CN103988307B - 掩模数目减少的自对准金属氧化物tft - Google Patents
掩模数目减少的自对准金属氧化物tft Download PDFInfo
- Publication number
- CN103988307B CN103988307B CN201280045617.4A CN201280045617A CN103988307B CN 103988307 B CN103988307 B CN 103988307B CN 201280045617 A CN201280045617 A CN 201280045617A CN 103988307 B CN103988307 B CN 103988307B
- Authority
- CN
- China
- Prior art keywords
- etch
- material layer
- layer
- metal
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 74
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 74
- 239000000463 material Substances 0.000 claims abstract description 133
- 239000002184 metal Substances 0.000 claims abstract description 103
- 229910052751 metal Inorganic materials 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 26
- 230000008021 deposition Effects 0.000 claims abstract description 25
- 239000003989 dielectric material Substances 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 239000003795 chemical substances by application Substances 0.000 claims description 28
- 238000005260 corrosion Methods 0.000 claims description 17
- 230000009467 reduction Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 238000004528 spin coating Methods 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000007639 printing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 4
- 238000003618 dip coating Methods 0.000 claims description 3
- 238000007641 inkjet printing Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000000654 additive Substances 0.000 claims 2
- 230000000996 additive effect Effects 0.000 claims 2
- 150000002927 oxygen compounds Chemical class 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 143
- 238000002161 passivation Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 230000005855 radiation Effects 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 101100489577 Solanum lycopersicum TFT10 gene Proteins 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000005300 metallic glass Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 244000038582 Lasianthus lucidus Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000007648 laser printing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010421 standard material Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
一种在透明衬底上制造MO TFT的方法，其包括以下步骤：在所述衬底的正面上布置限定栅极区域的不透明栅极金属，在所述衬底的正面上沉积覆盖所述栅极金属和周围区域的栅极电介质材料，以及在所述栅极电介质材料上沉积金属氧化物半导体材料。在所述半导体材料上沉积蚀刻终止材料。在所述蚀刻终止材料上布置光致抗蚀剂，所述蚀刻终止材料和所述光致抗蚀剂可被选择性去除，并且所述光致抗蚀剂限定所述半导体材料中的隔离区域。去除蚀刻终止的未覆盖部分。使用所述栅极金属作为掩模从所述衬底的背面使所述光致抗蚀剂曝光并且去除曝光部分以使得除了覆盖所述栅极金属且与所述栅极金属对准的部分以外的蚀刻终止材料是未覆盖的。蚀刻所述半导体材料的未覆盖部分以隔离TFT。使用所述光致抗蚀剂，选择性蚀刻所述蚀刻终止层以留下一部分蚀刻终止层覆盖所述栅极金属且与所述栅极金属对准并且限定所述半导体材料中的沟道区域。在所述蚀刻终止层上和所述半导体材料上沉积导电材料并将所述导电材料图案化以在所述沟道区域的相对侧上形成源极区域和漏极区域。
Description
技术领域
本发明大体上涉及金属氧化物TFT的自对准制造以在制造期间去除临界对准工具并且减少掩模数。
背景技术
作为用于大面积应用如有源矩阵有机发光二极管（AMOLED）的高性能TFT背板，金属氧化物薄膜晶体管（MOTFT）正逐渐获得人们的关注。MOTFT由于其在无定形状态下的高迁移率以及低的制造温度而得到普及。所述高迁移率使得需要高性能的应用如集成驱动器、驱动OLED显示器得以实现。参见例如2008年7月23日提交的名称为“Active Matrix LightEmitting Display（有源矩阵发光显示器）”、序列号为12/178,209的共同待审美国专利申请，所述申请以引用的方式并入本文中。无定形性质使得困扰多晶硅TFT的短距离均匀性得以实现。低的制造温度使得MOTFT对于大面积平板显示器（FPD）来说具有吸引力，因为它们可以在低成本衬底上得以制造并且甚至实现柔性FPD。
一些仍然存在的挑战在于降低寄生的栅极-源极电容和栅极-漏极电容。当一行中的像素数目以及信息量增加时，这些电容由于显示帧速而变得重要。栅极与源极/漏极区域之间的叠加（overlap）产生寄生的栅极-源极电容和栅极-漏极电容。为了确保沟道完全由栅极控制，叠加是必要的。但过度的叠加产生大的寄生电容。叠加程度由栅极层、沟道层以及源极/漏极金属层的图案化之间的对准能力决定。由于工具能力而将存在一定程度的未对准，其也可以通过本发明的方法来消除。另一个并且也是本文要解决的主要的未对准是由于衬底变形（即加工中衬底的变形，例如玻璃衬底中由于高温处理而引起的变形或塑料衬底中由于水分增加、化学和热处理而引起的变形）引起的。基本上，叠加被设计成使得在最坏的情况下仍将存在栅极与源极/漏极金属之间的叠加。对于低成本FPD来说，衬底的面积是大的并且曝光场的尺寸也是大的。在大的衬底和因此大的曝光场上，未对准将会相对较大。需要大的叠加设计来补偿所有潜在的未对准，从而产生大的寄生叠加电容。
典型地，由于变形引起的未对准随着曝光场的尺寸增大而增大。补偿变形的一种方式是通过在衬底上进行多次曝光、然后将多个图案拼接在一起来减小曝光场。然而，这种方法由于较低的生产量和高拼接成本而大幅度增加了制造成本。许多大面积应用使用玻璃或塑料衬底。为了以低成本在大面积上制造TFT，有利的是使用低成本光刻工具例如接近式/投影式对准器而不是更昂贵的步进工具。
大的寄生电容导致较慢的波形和更多的功率消耗。因此，重要的是降低寄生电容，同时保持栅极与源极/漏极之间的最小叠加以确保沟道完全由栅极控制。此外，无论衬底变形和工具对准能力如何，都必须在大的衬底面积上满足这些条件。
本文中要解决的另一个项目是TFT的制造成本。TFT的制造成本主要取决于制造过程期间使用的掩模数目。光刻占制造成本的很大一部分。因此，在仍然实现栅极与源极/漏极之间的自对准的同时减少掩模数目（例如从四个掩模减至三个掩模）可以导致总成本大幅降低。
具有不存在临界对准步骤或临界对准步骤较少的自对准工艺将是高度有利的。
因此，本发明的一个目的在于提供制造自对准金属氧化物TFT的改进的新方法。
本发明的另一个目的在于提供制造金属氧化物TFT的改进的新方法，所述方法不包括临界对准工具或步骤并使用最少的工艺步骤。
本发明的另一个目的在于提供制造自对准金属氧化物TFT的改进的新方法，所述方法使用数目减少的掩模。
本发明的另一个目的在于提供制造具有降低的极间电容的自对准金属氧化物TFT的改进的新方法。
本发明的另一个目的在于提供改进的新的无定形金属氧化物TFT，其具有降低的极间电容。
发明内容
简言之，为了根据本发明的优选实施方式实现本发明的期望的目的，提供了在透明衬底上制造金属氧化物TFT的方法，其包括以下步骤：提供具有正面和背面的透明衬底，在所述衬底的正面上布置限定TFT的栅极区域的不透明栅极金属，在所述衬底的正面上沉积覆盖所述栅极金属和周围区域的透明栅极电介质材料层以及在透明栅极电介质层的表面上沉积透明金属氧化物半导体材料层。
所述方法还包括在所述金属氧化物半导体材料层上沉积蚀刻终止材料层并且在所述蚀刻终止材料层上布置光致抗蚀剂材料。所述蚀刻终止材料和所述光致抗蚀剂材料可被选择性去除，并且所述光致抗蚀剂材料被图案化或被选择性去除以限定所述透明金属氧化物半导体材料层中的隔离区域。
然后，所述方法包括去除所述蚀刻终止材料层的未覆盖部分，所述蚀刻终止材料层的剩余部分形成金属氧化物半导体材料蚀刻掩模，并且所述方法包括以下步骤：使用所述衬底的正面上的所述不透明栅极金属作为掩模从所述衬底的背面使所述光致抗蚀剂材料曝光并且去除所述光致抗蚀剂材料的曝光部分以使得除了覆盖所述栅极金属且与所述栅极金属对准的部分以外的蚀刻终止材料层是未覆盖的。
使用金属氧化物半导体材料蚀刻掩模，蚀刻金属氧化物半导体材料的未覆盖部分以隔离TFT，并且使用直接覆盖栅极金属且与所述栅极金属对准的这部分光致抗蚀剂材料，选择性蚀刻所述蚀刻终止层的未覆盖部分，以留下一部分蚀刻终止层覆盖栅极金属且与所述栅极金属对准。这部分蚀刻终止层限定金属氧化物半导体材料层中的沟道区域并且充当金属氧化物的钝化层。所述方法的最终步骤是在覆盖栅极金属且与所述栅极金属对准的这部分蚀刻终止层上以及在金属氧化物半导体材料层上沉积导电材料并将所述导电材料图案化以在所述沟道区域的相对侧上形成源极区域和漏极区域。
无定形金属氧化物TFT具有降低的极间电容，通常是因为在不考虑衬底变形的情况下蚀刻终止层与栅极金属的基本上对准。此外，无定形金属氧化物TFT具有降低的极间电容，通常是因为蚀刻终止层比栅极电介质层显著更厚并且介电常数显著更低。
本发明的期望目的是根据本发明的优选实施方式进一步实现的，所述优选实施方式提供了具有降低的极间电容的金属氧化物TFT。所述TFT包括具有正面和背面的透明衬底、被布置在所述衬底的正面上并限定TFT的栅极区域的不透明栅极金属、被布置在所述衬底的正面上并覆盖所述栅极金属和周围区域的透明栅极电介质材料层，以及被布置在透明栅极电介质层的表面上的透明金属氧化物半导体材料层。蚀刻终止材料层被布置在所述金属氧化物半导体材料层上以覆盖所述栅极金属且与所述栅极金属对准。所述蚀刻终止材料层限定所述金属氧化物半导体材料层中的沟道区域。导电材料在覆盖栅极金属且与所述栅极金属对准的这部分蚀刻终止层上以及在金属氧化物半导体材料层上被图案化以在所述沟道区域的相对侧上形成源极区域和漏极区域。
在一个优选的实施方式中，蚀刻终止材料层具有比透明栅极电介质材料层的厚度更大的厚度以及比透明栅极电介质材料的介电常数更低的介电常数，以大幅度降低极间电容。
附图说明
根据本发明的优选实施方式的以下详细描述并结合附图，本发明的前述和其他更具体的目的和优点对于本领域技术人员来说将变得显而易见，其中：
图1示出了根据本发明的TFT制造中的第一阶段或状态；和
图2示出了根据本发明的TFT制造中的放大的最终阶段或状态；以及
图3至图9示出了根据本发明的另一种TFT制造工艺中的数个阶段或状态。
具体实施方式
现在参考附图，出于简要说明现有技术问题的目的，注意力首先指向图2。图2中所示的器件是底部栅极和顶部源极/漏极的金属氧化物TFT，所述金属氧化物TFT被标为10。TFT10包括衬底12，其上具有图案化的栅极金属14。栅极电介质层16被沉积在栅极金属14之上并且半导体有源层18被沉积在电介质层16之上，以将有源层18与栅极金属14隔离。在有源层18上将蚀刻终止/钝化区域20图案化，并且在蚀刻终止/钝化区域20的相对侧上、在有源层18的上表面上形成源极/漏极区域22。源极与漏极之间的空间，即蚀刻终止/钝化区域20，限定了TFT10的导电沟道，所述导电沟道被标为24。技术人员应理解，术语“蚀刻终止”和“钝化”在整个本公开中用于描述特定层的主要目的，但它们通常可互换并且所提供的名称并不旨在限制所述层的目的或用途。例如，区域20具有蚀刻终止层与钝化层的双重功能。
在制造TFT10的现有技术工艺中，普遍存在两个临界对准步骤。第一个临界对准步骤在钝化区域20（沟道保护层）与栅极金属14之间。栅极金属14应略大于钝化区域20，标示为叠加区域d1，其中d1>0。第二个临界对准在源极/漏极22的图案与钝化区域20之间。源极/漏极区域22与钝化区域20之间应存在微小叠加，标示为叠加区域d2，其中d2>0，因此在源极/漏极区域22的形成中蚀刻源极/漏极导体（即源极/漏极22之间的沟道空间）将不影响有源层18。有可能通过叠加d2来防止蚀刻剂从钝化区域20的周围穿过并到达有源层18。应理解，任何对准图案化都包括一些公差并且制造工艺包括一些变形公差。
因此为了使沟道长度为L（一般为钝化区域20的水平宽度），源极与漏极之间的距离应小于(L-2xd2)。在L的这种关系或描述中，d2包括任何对准和变形公差。此外，栅极金属14的水平宽度应大于(L+2xd1)。在L的这种关系或描述中，d1包括任何对准和变形公差。因此，叠加d1和d2的值取决于制造工艺期间的对准工具（即对准公差）和衬底变形量。对于低成本工具来说，叠加d1和d2相对较大，在没有来自衬底变形的额外贡献的情况下为约5微米。对于10ppm衬底变形来说，50cm的场尺寸可以贡献另外5微米公差。目前需要的是制造沟道长度小至10微米或小于10微米的TFT。然而，使用利用低成本工具和大的场尺寸的上述现有技术制造方法，不可能形成10微米的沟道长度，或者10微米的源极/漏极间隔将导致L等于30微米，因为叠加d1和d2中包括对准/变形公差。
为了理解本发明的自对准程序，图1和图2示出了根据本发明制造的实施方式中的顺序步骤。具体地参考图1，示出了透明衬底12，其可以为对自对准程序中使用的辐射（即自对准曝光）波长而言透明的任何方便的材料，例如玻璃、塑料等。在整个本公开中，术语“透明”和“不透明”意指所讨论或描述的材料对于自对准程序中使用的辐射（即曝光）波长而言是透明或不透明的。利用任何方便的手段在衬底12的上表面上将栅极金属层14图案化。因为栅极金属层14的位置并不关键，所以实际上可以使用任何非临界图案化技术。
本领域技术人员应理解，除了用接近式或投影式工具形成栅极金属层14以外，或者作为替代，可以用本领域中的专家已知的各种印刷工艺中的任一种来形成栅极层，包括喷墨、压印或胶版印刷方法，也可以用激光直写光刻将层14图案化。此外，栅极金属14是不能使自对准程序中使用的辐射波长透过的不透明导电金属。尽管为便于理解而示出了单个栅极金属14，但应理解这可能表示在背板或其他大面积应用中使用的一个或多个（甚至全部）TFT。
栅极电介质材料的薄层16被形成在栅极金属14和周围区域之上。对于本公开的目的来说，术语“周围区域”至少包括图中示出的区域（即栅极和沟道区域以及源极/漏极区域）。此外，层16可以是覆盖整个大面积应用的毯覆层，并且不需要对准。栅极电介质材料可以是为TFT操作提供期望的介电常数并且对自对准程序中使用的辐射波长而言透明的任何方便的材料。半导体金属氧化物的层18被沉积在层16的上表面之上。金属氧化物层18对自对准程序中使用的辐射波长而言是透明的。透明金属氧化物半导体材料的一些典型实例包括ZnO、InO、AlZnO、ZnInO、InAlZnO、InGaSnO、InAlSnO、InGaZnO、ZnSnO、GaSnO、InGaCuO、InCuO、AlSnO、AlCuO等。如上述共同待审的专利申请中所说明的，金属氧化物半导体可以是无定形或多晶型的，然而，无定形或纳米晶型是优选的。层18可以是毯覆层，或者它可以任选地被图案化，这主要取决于最终产品。
然后将对自对准程序中使用的辐射波长而言透明的钝化层沉积在层18之上。优选地，对钝化层的限制是：钝化层应具有极小的与下方的半导体金属氧化物层18的化学相互作用。关于这个特征的实例和说明，参见2008年7月16日提交的名称为“Metal Oxide TFTwith Improved Carrier Mobility（具有改进的载流子迁移率的金属氧化物TFT）”、序列号为12/173,995的共同待审美国专利申请，并且所述申请以引用的方式并入本文中。可以通过涂布工艺（例如旋涂、狭缝涂布、喷涂等）进行加工的钝化材料的实例包括聚合物PMGI、聚苯乙烯、PMMA、聚乙烯以及旋涂玻璃。可以通过真空沉积（例如热蒸发或溅射）进行加工的钝化材料的实例包括MgF2、TaO、SiO2、Al2O3、AlN等。
一旦沉积了钝化层，就例如通过旋涂、狭缝涂布、喷涂等在其上布置正型光致抗蚀剂层30。然后从背部（背面，图1中衬底12的下方，由箭头32表示）使光致抗蚀剂层30曝光。因为除了栅极金属以外的所有材料对于曝光用的光而言都是透明的，所以栅极金属14将充当用于钝化区域20的对准的掩模。因此，使光致抗蚀剂层30曝光并显影以形成用于将钝化层蚀刻成覆盖栅极金属14的钝化区域20的掩模。如图1中所示，光致抗蚀剂层30的所有曝光部分均被去除，这是因为正型光致抗蚀剂的曝光部分分解或解离（相对于未曝光部分发生改变）以允许曝光区域在显影阶段中被相对容易地去除。可以使用第一光致抗蚀剂作为掩模，通常使用对下表面无影响的光蚀刻剂或其他溶解材料，蚀刻掉曝光区域上方的钝化材料。
不管使用哪种方法或工艺将钝化区域20图案化，所述方法不应破坏或不利地影响半导体有源层18。可能需要或使用一些额外的掩模图案来将TFT10外部的产品的其他部件和临界栅极区域图案化。2007年12月3日提交的名称为“Self-Aligned Transparent MetalOxide TFT on Flexible Substrate（柔性衬底上的自对准透明金属氧化物TFT）”、序列号为11/949,477的共同待审美国专利申请中提供了关于TFT10外部的产品的这些部件的描述，并且所述申请以引用的方式并入本文中。这些非临界区域中的图案还可以通过印刷领域的技术人员已知的数种印刷方法（例如压印、喷墨印刷、溶液分配、激光印刷等）中的一种来形成。
应理解，在掩蔽和蚀刻阶段有可能无需另外的步骤或材料而实现对叠加d1的尺寸的基本上完全控制。例如，参考图1中所示的第一个掩蔽步骤，通过改变曝光时间或强度（例如增加或降低曝光时间或强度），剩余的光致抗蚀剂的量可能减少或增加，由此改变叠加d1的宽度。此外，可以增加与图1和图3中的图案中的任一种结合使用的蚀刻，以增加叠加d1。这些特征和如何调节这些特征是自对准领域中众所周知的，并且被包括在用于描述工艺时的术语“自对准”中。
由此可见，未进行需要昂贵工具的临界掩蔽步骤。此外，由于对叠加或临界区域的基本上完全的控制，可以在无需牺牲小的沟道长度的情况下提供从基本上为零至任何期望量的任何叠加。此外，不需要昂贵的掩模或工具并且在工艺期间可以使较大的区域曝光，以致不需要昂贵的步进和拼接等。
本发明的图3至图9中示出了另一种TFT制造工艺中的数个阶段或状态。具体地参考图3，示出了透明衬底52，其可以为对自对准程序中使用的辐射（即自对准曝光）波长而言透明的任何方便的材料，例如玻璃、塑料等。通过任何方便的手段将栅极金属层54图案化在衬底52的上表面上/中。因为栅极金属层54的位置并不关键，所以实际上可以使用任何非临界图案化技术。本领域技术人员应理解，除了用接近式或投影式工具形成栅极金属层54以外，或者作为替代，可以用上述各种印刷工艺中的任一种来形成栅极层，包括压印或胶版印刷方法。此外，栅极金属54是不能使自对准程序中使用的辐射波长透过的不透明导电金属。尽管为便于理解而示出了单个栅极金属54，但应理解这可能表示在背板或其他大面积应用中使用的一个或多个（甚至全部）TFT。在这个程序中，栅极金属54的图案化被认为是三个掩蔽或对准步骤中的第一个。
栅极电介质材料的薄层56被形成在栅极金属54和周围区域之上。对于本公开的目的来说，术语“周围区域”至少包括图中示出的区域（即栅极和沟道区域以及源极/漏极区域）。此外，层56可以是覆盖整个大面积应用的毯覆层，并且不需要对准。栅极电介质材料可以是为TFT操作提供期望的介电常数并且对自对准程序中使用的辐射波长而言透明的任何方便的材料。半导体无定形金属氧化物的层58被沉积在层56的上表面之上。金属氧化物层58对自对准程序中使用的辐射波长而言是透明的。透明金属氧化物的一些典型实例包括ZnO、InO、AlZnO、ZnInO、InAlZnO、InGaZnO、ZnSnO、GaSnO、InGaCuO、InCuO、AlCuO等。如上述共同待审的专利申请中所说明的，金属氧化物半导体可以是无定形或多晶型的，然而，无定形是优选的。层58可以是毯覆层，或者它可以任选地被图案化，这主要取决于最终产品。然而，因为所述图案化最多会非常大，并且因为它是任选的，所以这不被认为是本工艺的掩蔽步骤。
蚀刻终止材料层60以毯覆层形式沉积在金属氧化物半导体层58之上。从下面的描述应理解，层60尽管被称为“蚀刻终止材料”，但实际上具有蚀刻终止材料与钝化材料的双重功能，并且该名称并不旨在以任何方式限制本发明的范围。蚀刻终止层60一般被选择成可通过不使用或产生UV光的工艺如标准湿式蚀刻工艺来蚀刻。此外，蚀刻终止层60比栅极电介质层56厚得多并且介电常数比栅极电介质的介电常数低得多。举例来说，蚀刻终止层60的厚度通常比栅极电介质层56的两倍还大或为至少500nm厚，而电介质层56一般在100nm至200nm厚的范围内。应理解，蚀刻终止材料可以是满足这些要求的任何材料。光可图案化的材料、优选为正型光致抗蚀剂材料的层62以毯覆层形式涂布或沉积在蚀刻终止层60之上。光致抗蚀剂层62可以例如通过旋涂、狭缝涂布、喷涂等进行沉积。一般来说，光致抗蚀剂层62是在正常的光刻工艺中由典型的UV光源曝光的标准材料，并且不受用于去除部分的蚀刻终止层60的湿式蚀刻工艺影响。在第二个掩蔽步骤中，使用典型的UV光源（>350nm）并结合隔离掩模（未示出）使层62的外部部分64曝光和显影（去除）。应理解，层60和62被具体选择成可各自或选择性去除。为更好地理解本工艺，术语“非UV蚀刻”是不具有或不包括任何UV产生源的任何蚀刻工艺。
具体地参考图4，在层62的部分64被去除的情况下，可以使用非UV蚀刻、一般是湿式蚀刻来去除蚀刻终止层60的外部未覆盖部分。另外参考图5A，在优选的工艺中，然后从背部（背面，图5A中衬底52的下方）使光致抗蚀剂层62曝光。因为除了栅极金属54之外的所有材料对于曝光用的光而言都是透明的，所以栅极金属54将充当用于蚀刻终止层60的最终对准的掩模。因此，使光致抗蚀剂层62曝光并显影以形成用于蚀刻终止层60的后续蚀刻的掩模。另外参考图6，使用蚀刻终止层60作为掩模来蚀刻金属氧化物半导体层58以隔离或限定TFT有源层的界限。因为光致抗蚀剂层62已经被曝光并显影，所以此时不需要将用于蚀刻半导体层58的蚀刻工艺限制为非UV蚀刻，并且可以使用简单的干式蚀刻或任何其他方便的蚀刻。
应理解，从背面使光致抗蚀剂层62曝光并且显影或去除该材料的步骤以及蚀刻金属氧化物半导体层58的步骤可以以任何方便的次序进行，并且这两个步骤都不会被认为是本工艺的掩蔽步骤。举例来说并且参考图5B，可以看到金属氧化物半导体层58可以在光致抗蚀剂层62曝光并显影之前被蚀刻。然而，当使用这些工艺步骤时，在蚀刻金属氧化物半导体层58时必须使用非UV蚀刻工艺以便不影响光致抗蚀剂层62。然后从背部（背面，图5B中衬底52的下方）使光致抗蚀剂层62曝光以获得图6中所示的结构。
具体地参考图7，使用一些方便的蚀刻并使用光致抗蚀剂层62的剩余部分作为掩模来蚀刻蚀刻终止层60。因为光致抗蚀剂层62的剩余部分通过背部曝光工艺而与栅极金属54精确对准并且不受衬底变形的影响，所以蚀刻终止层60的剩余部分将与栅极金属54精确对准。
另外参考图8，光致抗蚀剂层62的剩余部分被简单并容易地剥离以留下一部分蚀刻终止层60覆盖金属氧化物半导体材料的有源层58。如图9中所示，沉积源极/漏极金属层64并将其图案化，使用蚀刻终止层60的剩余部分来限定金属氧化物半导体材料层58中的沟道。将金属层64图案化成间隔开的源极和漏极接点66是本工艺的第三个和最终的掩蔽步骤。
在一个优选实施方式中，源极/漏极金属层60由两个层组成。顶层可以是可提供良好导电性的任何金属如Al，并且可以在底层之上被选择性蚀刻。底层是可以在不蚀刻层58的金属氧化物的情况下被图案化的金属，例如Mo、Ti、Ta等或包括任何这种金属的金属合金。在优选的工艺中，首先蚀刻顶层，并改变化学来蚀刻底层。通过获得与栅极54的大叠加而以传统方式限定源极/漏极金属66，但是叠加电容由于蚀刻终止层60的厚度和低介电常数而被极大地降低。
在上述三掩模工艺的变化形式中，可以用隔离掩模图案（比蚀刻终止图案大得多并且因此是可行的）来印刷蚀刻终止层60。结果基本上为图5A中所示的蚀刻终止形成，但没有光致抗蚀剂的覆盖层62。印刷的蚀刻终止层60被用作掩模来蚀刻金属氧化物层58用于隔离。在金属氧化物层58被蚀刻后，规则的正型光致抗蚀剂层被毯覆涂布并且在无掩蔽的情况下从衬底52的背侧进行曝光。可以使用多种方法中的任一种来实现涂布，包括例如通过旋涂、浸涂、喷墨印刷、丝网印刷、凹版印刷等。显影后的光致抗蚀剂（通常如图6和图7中所示）被用作掩模以将蚀刻终止层60图案化。去除光致抗蚀剂，并且如上所述沉积源极/漏极金属并将其图案化。
在任一种情况下，应明确地注意到，还可以在TFT工艺期间同时制造平板电路中的其他部件，包括电容器和用于连接围绕显示区域的周边区域中的晶片基驱动器的接触垫。所述其他部件被容易地包括在该工艺中而无需另外的掩模或其他步骤。因此，本发明中公开的工艺可以在工艺步骤和劳动量大幅度减少的情况下方便地用于制造用于显示器或其他应用的整个背板。
因此，描述了用于制造MOTFT的另一种工艺，其具有大幅度减少的叠加，并且需要三个掩蔽步骤而不是如现有技术中的四个掩蔽步骤。此外，形成比栅极电介质层厚得多并且具有低得多的介电常数的蚀刻终止层。因此，除了大幅度减少的叠加之外，叠加中的电介质具有大幅度增加的厚度和更低的介电常数，以致电容大幅度降低。因此，在仍然实现栅极与源极/漏极之间的自对准的同时减少掩模数目（即从四个掩模减至三个掩模）导致总成本大幅降低。应进一步注意到，还可以在TFT工艺期间同时制造平板电路中的其他部件，包括电容器和用于连接围绕显示区域的周边区域中的晶片基驱动器的接触垫。本发明中公开的工艺因此可以用于制造用于显示器或其他应用的整个背板。
本领域技术人员容易想到对本文中出于说明目的而选择的实施方式作出各种变化和修改。在这些修改和变化不脱离本发明的精神的程度上，它们意欲被包括在本发明的范围内，本发明的范围只能通过权利要求书的合理解释进行评定。
在以这些清楚和简明的术语充分描述了本发明以使得本领域技术人员能够理解和实践本发明之后，本发明请求保护的内容如权利要求书所述。
Claims (26)
1.一种在透明衬底上制造金属氧化物TFT的方法，其包括以下步骤：
提供具有正面和背面的透明衬底；
在所述衬底的正面上布置限定TFT的栅极区域的不透明栅极金属；
在所述衬底的正面上沉积覆盖所述栅极金属和周围区域的透明栅极电介质材料层，并在透明栅极电介质层的表面上沉积透明金属氧化物半导体材料层；
在所述金属氧化物半导体材料层上沉积蚀刻终止材料层；
在所述蚀刻终止材料层上布置光致抗蚀剂材料，所述蚀刻终止材料和所述光致抗蚀剂材料可被选择性去除，所述光致抗蚀剂材料被图案化或被选择性去除以限定所述透明金属氧化物半导体材料层中的隔离区域；
去除所述蚀刻终止材料层的未覆盖部分，所述蚀刻终止材料层的剩余部分形成金属氧化物半导体材料蚀刻掩模；
使用所述衬底的正面上的所述不透明栅极金属作为掩模从所述衬底的背面使所述光致抗蚀剂材料曝光并且去除所述光致抗蚀剂材料的曝光部分以使得除了覆盖所述栅极金属且与所述栅极金属对准的部分以外的蚀刻终止材料层是未覆盖的；
使用所述金属氧化物半导体材料蚀刻掩模，蚀刻所述金属氧化物半导体材料的未覆盖部分以隔离所述TFT；
使用直接覆盖所述栅极金属且与所述栅极金属对准的这部分光致抗蚀剂材料，选择性蚀刻所述蚀刻终止层的未覆盖部分，以留下一部分蚀刻终止层覆盖所述栅极金属且与所述栅极金属对准，这部分蚀刻终止层限定所述金属氧化物半导体材料层中的沟道区域；以及
在覆盖所述栅极金属且与所述栅极金属对准的这部分蚀刻终止层上以及在所述金属氧化物半导体材料层上沉积导电材料并将所述导电材料图案化以在所述沟道区域的相对侧上形成源极区域和漏极区域。
2.根据权利要求1所述的方法，其中沉积蚀刻终止材料层的步骤包括沉积比所述透明栅极电介质材料层的厚度更厚的层。
3.根据权利要求2所述的方法，其中沉积比所述透明栅极电介质材料层的厚度更厚的蚀刻终止材料层的步骤包括沉积厚度比所述栅极电介质材料的厚度的两倍还大的蚀刻终止材料层。
4.根据权利要求2所述的方法，其中沉积比所述透明栅极电介质材料层的厚度更厚的蚀刻终止材料层的步骤包括沉积厚度大于500nm的蚀刻终止材料层。
5.根据权利要求1所述的方法，其中沉积蚀刻终止材料层的步骤包括沉积介电常数低于所述透明栅极电介质材料的介电常数的材料。
6.根据权利要求1所述的方法，其中布置光致抗蚀剂材料的步骤包括沉积正型光致抗蚀剂材料层，使用使部分正型光致抗蚀剂材料层曝光的隔离掩模，以及去除限定隔离区域的曝光部分。
7.根据权利要求1所述的方法，其中布置光致抗蚀剂材料的步骤包括形成正型光致抗蚀剂材料的毯覆层并且使用使部分毯覆层曝光并去除的第二掩模以限定所述透明金属氧化物半导体材料层中的隔离区域。
8.根据权利要求1所述的方法，其中布置光致抗蚀剂材料的步骤包括将被隔离区域隔开的光致抗蚀剂材料的区域图案化。
9.根据权利要求8所述的方法，其中将区域图案化的步骤包括使用旋涂、浸涂、喷墨印刷、丝网印刷以及凹版印刷中的一种来施加所述光致抗蚀剂材料。
10.根据权利要求1所述的方法，其中沉积蚀刻终止材料层的步骤包括被选择成可通过不包括使用UV的标准湿式蚀刻工艺来蚀刻的材料。
11.根据权利要求1所述的方法，其中沉积导电材料并将所述导电材料图案化的步骤包括沉积顶层和底层，所述顶层包括提供良好导电性并且能够在所述底层之上被选择性蚀刻的金属，所述底层包括能够在不蚀刻下方的金属氧化物层的情况下被图案化的金属。
12.根据权利要求1所述的方法，其中沉积透明金属氧化物半导体材料层的步骤包括沉积ZnO、InO、AlZnO、ZnInO、InAlZnO、InGaSnO、InAlSnO、InGaZnO、ZnSnO、GaSnO、InGaCuO、InCuO、AlSnO以及AlCuO中的一种。
13.一种在透明衬底上制造金属氧化物TFT的方法，所述方法使用三个掩模并包括以下步骤：
提供具有正面和背面的透明衬底；
用第一掩模将所述衬底的正面上限定TFT的栅极区域的不透明栅极金属图案化；
在所述衬底的正面上沉积覆盖所述栅极金属和周围区域的透明栅极电介质材料层，并在透明栅极电介质层的表面上沉积透明金属氧化物半导体材料层；
在所述金属氧化物半导体材料层上沉积蚀刻终止材料层；
用第二掩模将所述蚀刻终止材料层上的正型光致抗蚀剂材料图案化以限定所述透明金属氧化物半导体材料层中的隔离区域，所述蚀刻终止材料和所述光致抗蚀剂材料可被选择性去除；
去除所述蚀刻终止材料层的未覆盖部分，所述蚀刻终止材料层的剩余部分形成金属氧化物半导体材料蚀刻掩模；
使用所述衬底的正面上的所述不透明栅极金属作为掩模从所述衬底的背面使所述光致抗蚀剂材料曝光并且去除所述光致抗蚀剂材料的曝光部分以使得除了覆盖所述栅极金属且与所述栅极金属对准的部分以外的蚀刻终止材料层是未覆盖的；
使用所述金属氧化物半导体材料蚀刻掩模，蚀刻所述金属氧化物半导体材料的未覆盖部分以隔离所述TFT；
使用直接覆盖所述栅极金属且与所述栅极金属对准的这部分光致抗蚀剂材料，选择性蚀刻所述蚀刻终止层的未覆盖部分，以留下一部分蚀刻终止层覆盖所述栅极金属且与所述栅极金属对准，这部分蚀刻终止层限定所述金属氧化物半导体材料层中的沟道区域；以及
在覆盖所述栅极金属且与所述栅极金属对准的这部分蚀刻终止层上以及在所述金属氧化物半导体材料层上沉积导电材料并用第三掩模将所述导电材料图案化以在所述沟道区域的相对侧上形成源极区域和漏极区域。
14.根据权利要求13所述的方法，其中沉积蚀刻终止材料层的步骤包括沉积比所述透明栅极电介质材料层的厚度更厚的层。
15.根据权利要求14所述的方法，其中沉积比所述透明栅极电介质材料层的厚度更厚的蚀刻终止材料层的步骤包括沉积厚度比所述栅极电介质材料的厚度的两倍还大的蚀刻终止材料层。
16.根据权利要求14所述的方法，其中沉积比所述透明栅极电介质材料层的厚度更厚的蚀刻终止材料层的步骤包括沉积厚度大于500nm的蚀刻终止材料层。
17.根据权利要求13所述的方法，其中沉积蚀刻终止材料层的步骤包括沉积介电常数低于所述透明栅极电介质材料的介电常数的材料。
18.根据权利要求13所述的方法，其中沉积导电材料并将所述导电材料图案化的步骤包括沉积顶层和底层，所述顶层包括提供良好导电性并且能够在所述底层之上被选择性蚀刻的金属，所述底层包括能够在不蚀刻下方的金属氧化物层的情况下被图案化的金属。
19.根据权利要求13所述的方法，其中用第二掩模将正型光致抗蚀剂材料图案化的步骤包括形成正型光致抗蚀剂材料的毯覆层并且使用使部分毯覆层曝光并去除的第二掩模以限定所述透明金属氧化物半导体材料层中的隔离区域。
20.根据权利要求13所述的方法，其中用第二掩模将正型光致抗蚀剂材料图案化的步骤包括使用旋涂、浸涂、喷墨印刷、丝网印刷以及凹版印刷中的一种来施加所述光致抗蚀剂材料。
21.一种具有降低的极间电容的金属氧化物TFT，其包括：
具有正面和背面的透明衬底；
被布置在所述衬底的正面上并限定TFT的栅极区域的不透明栅极金属；
被布置在所述衬底的正面上并覆盖所述栅极金属和周围区域的透明栅极电介质材料层；
被布置在透明栅极电介质层的表面上的透明金属氧化物半导体材料层；
被布置在所述金属氧化物半导体材料层上并覆盖所述栅极金属且与所述栅极金属对准的蚀刻终止材料层，所述蚀刻终止材料层限定所述金属氧化物半导体材料层中的沟道区域，所述蚀刻终止材料层包括厚度大于所述透明栅极电介质材料层的厚度并且介电常数低于所述透明栅极电介质材料的介电常数的层；以及
在覆盖所述栅极金属且与所述栅极金属对准的这部分蚀刻终止层上以及在所述金属氧化物半导体材料层上被图案化以在所述沟道区域的相对侧上形成源极区域和漏极区域的导电材料。
22.根据权利要求21所述的具有降低的极间电容的金属氧化物TFT，其中更厚的蚀刻终止材料层具有的厚度大于所述栅极电介质材料的厚度的两倍。
23.根据权利要求21所述的具有降低的极间电容的金属氧化物TFT，其中所述蚀刻终止材料层具有至少500nm的厚度。
24.根据权利要求21所述的具有降低的极间电容的金属氧化物TFT，其中所述透明金属氧化物半导体材料层包括ZnO、InO、AlZnO、ZnInO、InAlZnO、InGaSnO、InAlSnO、InGaZnO、ZnSnO、GaSnO、InGaCuO、InCuO、AlSnO以及AlCuO中的一种。
25.根据权利要求21所述的具有降低的极间电容的金属氧化物TFT，其中所述金属氧化物TFT被包括在薄膜电路中。
26.根据权利要求25所述的具有降低的极间电容的金属氧化物TFT，其中所述薄膜电路是电子器件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/195,882 US8273600B2 (en) | 2009-04-21 | 2011-08-02 | Self-aligned metal oxide TFT with reduced number of masks |
| US13/195,882 | 2011-08-02 | ||
| PCT/US2012/049238 WO2013019910A1 (en) | 2011-08-02 | 2012-08-02 | Self-aligned metal oxide tft with reduced number of masks |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103988307A CN103988307A (zh) | 2014-08-13 |
| CN103988307B true CN103988307B (zh) | 2017-03-08 |
Family
ID=47629673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280045617.4A Expired - Fee Related CN103988307B (zh) | 2011-08-02 | 2012-08-02 | 掩模数目减少的自对准金属氧化物tft |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8273600B2 (zh) |
| KR (1) | KR20140052005A (zh) |
| CN (1) | CN103988307B (zh) |
| WO (1) | WO2013019910A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9318614B2 (en) * | 2012-08-02 | 2016-04-19 | Cbrite Inc. | Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption |
| US9412623B2 (en) * | 2011-06-08 | 2016-08-09 | Cbrite Inc. | Metal oxide TFT with improved source/drain contacts and reliability |
| TWI483344B (zh) | 2011-11-28 | 2015-05-01 | Au Optronics Corp | 陣列基板及其製作方法 |
| KR20130136063A (ko) | 2012-06-04 | 2013-12-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
| US9379247B2 (en) * | 2012-06-28 | 2016-06-28 | Cbrite Inc. | High mobility stabile metal oxide TFT |
| US8936973B1 (en) * | 2013-11-14 | 2015-01-20 | Cbrite Inc. | Anodization of gate with laser vias and cuts |
| CN104037129A (zh) * | 2014-06-20 | 2014-09-10 | 深圳市华星光电技术有限公司 | Tft背板的制造方法及tft背板结构 |
| CN105720105A (zh) * | 2014-12-02 | 2016-06-29 | 昆山国显光电有限公司 | 一种底栅型薄膜晶体管及其制备方法 |
| CN105895534B (zh) | 2016-06-15 | 2018-10-19 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法 |
| CN114744024B (zh) * | 2022-06-13 | 2022-08-26 | 深圳市时代速信科技有限公司 | 一种半导体器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043113A (en) * | 1995-07-31 | 2000-03-28 | 1294339 Ontario, Inc. | Method of forming self-aligned thin film transistor |
| CN102130009A (zh) * | 2010-12-01 | 2011-07-20 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9919913D0 (en) * | 1999-08-24 | 1999-10-27 | Koninkl Philips Electronics Nv | Thin-film transistors and method for producing the same |
| TWI294689B (en) * | 2005-09-14 | 2008-03-11 | Ind Tech Res Inst | Method of tft manufacturing and a base-board substrate structure |
| US7605026B1 (en) * | 2007-12-03 | 2009-10-20 | Cbrite, Inc. | Self-aligned transparent metal oxide TFT on flexible substrate |
| WO2009117438A2 (en) * | 2008-03-20 | 2009-09-24 | Applied Materials, Inc. | Process to make metal oxide thin film transistor array with etch stopping layer |
| US7977151B2 (en) * | 2009-04-21 | 2011-07-12 | Cbrite Inc. | Double self-aligned metal oxide TFT |
-
2011
- 2011-08-02 US US13/195,882 patent/US8273600B2/en active Active
-
2012
- 2012-08-02 KR KR1020147005766A patent/KR20140052005A/ko not_active Application Discontinuation
- 2012-08-02 WO PCT/US2012/049238 patent/WO2013019910A1/en active Application Filing
- 2012-08-02 CN CN201280045617.4A patent/CN103988307B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043113A (en) * | 1995-07-31 | 2000-03-28 | 1294339 Ontario, Inc. | Method of forming self-aligned thin film transistor |
| CN102130009A (zh) * | 2010-12-01 | 2011-07-20 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120168744A1 (en) | 2012-07-05 |
| US8273600B2 (en) | 2012-09-25 |
| CN103988307A (zh) | 2014-08-13 |
| WO2013019910A1 (en) | 2013-02-07 |
| KR20140052005A (ko) | 2014-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103988307B (zh) | 掩模数目减少的自对准金属氧化物tft | |
| CN102405517A (zh) | 双重自对准金属氧化物tft | |
| TWI300251B (en) | Manufacturing method of vertical thin film transistor | |
| US9318614B2 (en) | Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption | |
| JP6437574B2 (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
| KR20190077570A (ko) | 어레이 기판, 그 제조 방법 및 표시 장치 | |
| US9425193B2 (en) | Methods of manufacturing transistors including forming a depression in a surface of a covering of resist material | |
| WO2017020480A1 (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| US9263553B2 (en) | Transistor and its method of manufacture | |
| US10020377B2 (en) | Electronic devices | |
| EP1548837B1 (en) | Methods for fabricating an electronic thin film device | |
| US7605026B1 (en) | Self-aligned transparent metal oxide TFT on flexible substrate | |
| WO2013044796A1 (zh) | 阵列基板及其制作方法 | |
| US8592817B2 (en) | Self-aligned metal oxide TFT with reduced number of masks | |
| CN101150093B (zh) | 像素结构的制作方法 | |
| WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
| US20210217783A1 (en) | Transistor arrays | |
| TWI334647B (en) | Method for manufacturing pixel structure | |
| US20150255579A1 (en) | Vtft formation using selective area deposition | |
| US20040157168A1 (en) | Method of improving pattern profile of thin photoresist layer | |
| TW200949955A (en) | Display device and method of forming the same, and electronic device having the same | |
| KR930015096A (ko) | 박막 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: California, USA Patentee after: ABC Services Group Co. Address before: California, USA Patentee before: ABC Service Co. |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190625 Address after: The British Virgin Islands of Tortola Patentee after: Fantasy Shine Co.,Ltd. Address before: California, USA Patentee before: ABC Services Group Co. Effective date of registration: 20190625 Address after: California, USA Patentee after: ABC Service Co. Address before: California, USA Patentee before: Cbrite Inc. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170308 Termination date: 20210802 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |