CN105720105A - 一种底栅型薄膜晶体管及其制备方法 - Google Patents
一种底栅型薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN105720105A CN105720105A CN201410720641.4A CN201410720641A CN105720105A CN 105720105 A CN105720105 A CN 105720105A CN 201410720641 A CN201410720641 A CN 201410720641A CN 105720105 A CN105720105 A CN 105720105A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- substrate
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明所述一种底栅型薄膜晶体管,包括基板,依次在基板上形成栅极层、栅极绝缘层、多晶硅半导体层和源/漏电极层,所述基板设置有凹陷部,所述栅极层形成在所述凹陷部内,所述栅极层与所述栅极绝缘层的接触面与所述基板的上表面齐平。这样的设置使得本发明的多晶硅半导体层没有高度差,进而可以保证半导体层激光晶化过程中均匀性,从而提高了器件的稳定性。
Description
技术领域
本发明涉及显示技术领域,具体涉及一种底栅型薄膜晶体管及其制备方法,以及在平板显示装置中的应用。
背景技术
薄膜晶体管(英文全称ThinFilmTransistor,简称TFT)在显示技术领域有着广泛的应用,现有技术中底栅型薄膜晶体管,如图1所示,包括设置基板1上的栅极层2,覆盖在栅极层2上的栅极绝缘层3,多晶硅半导体层4和源/漏电极层6。
底栅型结构中的有源层是制作在栅极及栅极绝缘层之上,由于底栅的存在,导致有源层有高度差,且在栅极绝缘层上制备有源层的过程中,采用溅射等冲击力较大的工艺制备有源层时,会影响栅极绝缘层的膜后均一性,这样进一步加剧了有源层的高度差。而由于有源层高度差的存在,在通过激光晶化方式将非晶硅转变为多晶硅过程中,其会影响非晶硅转变为多晶硅的均匀性,进而影响薄膜晶体管的性能。
发明内容
为此,本发明为现有技术中制备底栅型薄膜晶体管的过程中,激光晶化半导体层过程中均匀性较差的问题,提供一种均匀性好、稳定性高的底栅型薄膜晶体管。
本发明采用的技术方案如下:
一种底栅型薄膜晶体管,包括基板,依次在基板上形成栅极层、栅极绝缘层、多晶硅半导体层和源/漏电极层,所述基板设置有凹陷部,所述栅极层形成在所述凹陷部内,所述栅极层与所述栅极绝缘层的接触面与所述基板的上表面齐平。
所述栅极层选自铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层。
所述多晶硅半导体层上还设置有钝化层。
一种底栅型薄膜晶体管的制备方法,包括如下步骤:
S1、在基板上刻蚀形成栅极图形样的凹陷部;
S2、在所述凹陷部内沉积栅极层,并去除基板表面的栅极层,以使所述栅极层的上表面与所述基板上表面齐平;
S3、在步骤S2的基础上依次形成覆盖栅极层的栅极绝缘层和非晶硅半导体层;
S4、对非晶硅半导体层进行准分子激光晶化,非晶硅半导体层转变为多晶硅半导体层;
S5、在所述多晶硅半导体层上形成与多晶硅半导体层的源区和漏区连接的源漏极层。
所述步骤S2是通过化学或物理气相沉积法将所述栅极层沉积在所述凹陷部内。
所述步骤S2中采用湿法刻蚀去除基板表面的栅极层。
所述步骤S4和S5之间还包括在所述多晶硅半导体层上形成覆盖所述多晶硅半导体层的钝化层,所述源漏极层通过所述钝化层上的过孔与所述多晶硅半导体层的源区和漏区连接。
本发明的上述技术方案相比现有技术具有以下优点:
本发明将栅极层设置在基板上形成的凹陷部内,且栅极层的上表面与基板上表面齐平,因此,在后续制作工艺中的栅极绝缘层和半导体层不存在高度差,在半导体层由非晶硅向多晶硅转化的过程中,保证了准分子激光晶化工艺的均匀性,从而提高薄膜晶体管的性能。
附图说明
为了使本发明的内容更容易被清楚的理解,下面根据本发明的具体实施例并结合附图,对本发明作进一步详细的说明,其中
图1是现有技术中底栅型薄膜晶体管的结构示意图;
图2是本发明的结构示意图;
图3是本发明基板与栅极结构示意图
图中附图标记表示为:1-基板、2-栅极层、3-栅极绝缘层、4-多晶硅半导体层、5-钝化层,6-源漏极层。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明可以以许多不同的形式实施,而不应该被理解为限于在此阐述的实施例。相反,提供这些实施例,使得本公开将是彻底和完整的,并且将把本发明的构思充分传达给本领域技术人员,本发明将仅由权利要求来限定。在附图中,为了清晰起见,会夸大层和区域的尺寸和相对尺寸。应当理解的是,当元件例如层、区域或基板被称作“形成在”或“设置在”另一元件“上”时,该元件可以直接设置在所述另一元件上,或者也可以存在中间元件。相反,当元件被称作“直接形成在”或“直接设置在”另一元件上时,不存在中间元件。
如图2和图3所示,本发明提供了一种底栅型薄膜晶体管,包括基板1,沿垂直基板1方向,依次在基板上形成的栅极层2、栅极绝缘层3、多晶硅半导体层4和源/漏电极层6,所述基板1设置有凹陷部,所述栅极层2形成在所述凹陷部内。优选地,所述栅极层2与所述栅极绝缘层3的接触面与所述基板1的上表面齐平。所述多晶硅半导体层上还设置有钝化层。
本发明中,所述栅极层2选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层,本实施例优选钼;本实施例中所述栅极层2的厚度为作为本发明的其他实施例,所述栅极层2的厚度还可以为均可以实现本发明的目的,属于本发明的保护范围。
所述栅极绝缘层3选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层,本实施例优选氧化硅层;本实施例中所述栅极绝缘层3的厚度为作为本发明的其他实施例,所述栅极绝缘层3的厚度还可以为均可以实现本发明的目的,属于本发明的保护范围。
所述多晶硅半导体层4在源/漏电极层6的图案化的过程中容易受到损伤,为此,本实施例中所述多晶硅半导体层上还设置有覆盖所述多晶硅半导体层4远离所述基板1的表面和侧面的钝化层5。所述钝化层选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层,均可以实现本发明的目的,属于本发明的保护范围。本实施例中所述钝化层5优选刻蚀阻挡层,所述刻蚀阻挡层优选氧化硅层,厚度为
在薄膜晶体管中,所述源极和漏极通常采用同种原料形成在同一层中,为此,为了方便描述,通常将所述源极和所述漏极所在层统称为源/漏极层6。源/漏极层6通过钝化层5中的过孔与多晶硅半导体层4的源区和漏区连接。在本发明所有附图中,所述源极和所述漏极的位置可以互换。所述源/漏极层6选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层,本实施例优选钼层;本实施例中所述源/漏电极层的厚度为作为本发明的其他实施例,所述源/漏电极层的厚度还可以为均可以实现本发明的目的,属于本发明的保护范围。
上述底栅型薄膜晶体管的制备方法,包括如下步骤:
S1、在基板1上按照栅极图形刻蚀基板形成栅极图形样凹陷部;
S2、在基板1上通过物理气相沉积工艺沉积栅极层,使栅极层2充满
所述基板1上的凹陷部,并去除基板表面上除栅极图形凹陷部以外所
有栅极层2,以使栅极层2的上表面与基板1上表面齐平;
S3、在基板1上通过化学或物理气相沉积工艺依次形成覆盖栅极层2的栅极绝缘层3;作为本发明的其他实施例,所述栅极绝缘层3还可以通过溶液法、原子层沉积、化学气相沉积法等工艺形成,均可以实现本发明的目的,属于本发明的保护范围。
通过化学或物理气相沉积工艺在栅极绝缘层3上直接形成非晶硅半导体材料层。作为本发明的其他实施例,所述非晶硅半导体层还可以通过溶液法等工艺形成,均可以实现本发明的目的,属于本发明的保护范围。
S4、对非晶硅半导体层进行准分子激光晶化,完成非晶硅半导体层到多晶硅半导体层4的转变;
S5、将多晶硅半导体层4图形化形成分别覆盖半导体层两端源区和漏区的源极和漏极。
优选地,所述步骤S2中是采用湿法刻蚀去除玻璃表面上除栅极图形凹陷部以外所有栅极金属层。
步骤S4之后还包括在所述栅极绝缘层上形成覆盖所述半导体层的钝化层,并图案化所述钝化层以露出所述半导体层两端源区和漏区的步骤。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (7)
1.一种底栅型薄膜晶体管,包括基板(1),依次在基板上形成栅极层(2)、栅极绝缘层(3)、多晶硅半导体层(4)和源/漏电极层(6),其特征在于,所述基板(1)设置有凹陷部,所述栅极层(2)形成在所述凹陷部内,所述栅极层(2)与所述栅极绝缘层(3)的接触面与所述基板的上表面齐平。
2.根据权利要求1或2所述底栅型薄膜晶体管,其特征在于,所述栅极层(2)选自铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层。
3.根据权利要求3所述底栅型薄膜晶体管,其特征在于,所述多晶硅半导体层(4)上还设置有钝化层(5)。
4.一种底栅型薄膜晶体管的制备方法,其特征在于,包括如下步骤:
S1、在基板(1)上刻蚀形成栅极图形样的凹陷部;
S2、在所述凹陷部内沉积栅极层(2),并去除基板(1)表面的栅极层(2),以使所述栅极层(2)的上表面与所述基板(1)上表面齐平;
S3、在步骤S2的基础上依次形成覆盖栅极层(2)的栅极绝缘层(3)和非晶硅半导体层;
S4、对非晶硅半导体层进行准分子激光晶化,非晶硅半导体层转变为多晶硅半导体层(4);
S5、在所述多晶硅半导体层(4)上形成与多晶硅半导体层(4)的源区和漏区连接的源漏极层(6)。
5.根据权利要求4所述底栅型薄膜晶体管,其特征在于,所述步骤S2是通过化学或物理气相沉积法将所述栅极层(2)沉积在所述凹陷部内。
6.根据权利要求4所述薄膜晶体管的制备方法,其特征在于,所述步骤S2中采用湿法刻蚀去除基板(1)表面的栅极层(2)。
7.根据权利要求5或6所述薄膜晶体管的制备方法,其特征在于,所述步骤S4和S5之间还包括在所述多晶硅半导体层(4)上形成覆盖所述多晶硅半导体层(4)的钝化层(5),所述源漏极层(6)通过所述钝化层(5)上的过孔与所述多晶硅半导体层(4)的源区和漏区连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410720641.4A CN105720105A (zh) | 2014-12-02 | 2014-12-02 | 一种底栅型薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410720641.4A CN105720105A (zh) | 2014-12-02 | 2014-12-02 | 一种底栅型薄膜晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105720105A true CN105720105A (zh) | 2016-06-29 |
Family
ID=56146268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410720641.4A Pending CN105720105A (zh) | 2014-12-02 | 2014-12-02 | 一种底栅型薄膜晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105720105A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111162128A (zh) * | 2019-12-30 | 2020-05-15 | 重庆康佳光电技术研究院有限公司 | 一种薄膜晶体管及其制备方法 |
CN111380926A (zh) * | 2018-12-28 | 2020-07-07 | 鸿富锦精密工业(深圳)有限公司 | 气体感测器及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1740882A (zh) * | 2005-09-27 | 2006-03-01 | 广辉电子股份有限公司 | 液晶显示器的阵列基板及其制造方法 |
CN101436601A (zh) * | 2008-12-18 | 2009-05-20 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板 |
CN102044568A (zh) * | 2009-10-13 | 2011-05-04 | 三星移动显示器株式会社 | 薄膜晶体管及其制造方法 |
CN103681284A (zh) * | 2012-09-11 | 2014-03-26 | 乐金显示有限公司 | 形成低电阻线的方法和使用该方法制造薄膜晶体管的方法 |
CN103730511A (zh) * | 2013-12-26 | 2014-04-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
CN103988307A (zh) * | 2011-08-02 | 2014-08-13 | 希百特股份有限公司 | 掩模数目减少的自对准金属氧化物tft |
-
2014
- 2014-12-02 CN CN201410720641.4A patent/CN105720105A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1740882A (zh) * | 2005-09-27 | 2006-03-01 | 广辉电子股份有限公司 | 液晶显示器的阵列基板及其制造方法 |
CN101436601A (zh) * | 2008-12-18 | 2009-05-20 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板 |
CN102044568A (zh) * | 2009-10-13 | 2011-05-04 | 三星移动显示器株式会社 | 薄膜晶体管及其制造方法 |
CN103988307A (zh) * | 2011-08-02 | 2014-08-13 | 希百特股份有限公司 | 掩模数目减少的自对准金属氧化物tft |
CN103681284A (zh) * | 2012-09-11 | 2014-03-26 | 乐金显示有限公司 | 形成低电阻线的方法和使用该方法制造薄膜晶体管的方法 |
CN103730511A (zh) * | 2013-12-26 | 2014-04-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111380926A (zh) * | 2018-12-28 | 2020-07-07 | 鸿富锦精密工业(深圳)有限公司 | 气体感测器及其制备方法 |
CN111162128A (zh) * | 2019-12-30 | 2020-05-15 | 重庆康佳光电技术研究院有限公司 | 一种薄膜晶体管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016045270A1 (zh) | 阵列基板及其制作方法、显示装置 | |
CN107425044B (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
US9117768B2 (en) | Display substrate having a thin film transistor and method of manufacturing the same | |
WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
WO2016206206A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
US10290663B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
WO2016000342A1 (zh) | 阵列基板及其制作方法、显示装置 | |
CN103403873A (zh) | 偏移电极tft结构 | |
CN105762195B (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
WO2015039381A1 (zh) | 阵列基板及其制备方法与显示装置 | |
CN107910302A (zh) | 阵列基板及其制造方法和显示装置 | |
CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
WO2019148579A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
US20160300955A1 (en) | Thin film transistor and method of manufacturing the same, display substrate, and display apparatus | |
CN105097548A (zh) | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 | |
WO2014169544A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
US9966450B2 (en) | Dual-gate TFT array substrate and manufacturing method thereof | |
CN110233156A (zh) | 薄膜晶体管基板的制作方法及薄膜晶体管基板 | |
CN107564966B (zh) | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 | |
US9478665B2 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
US10622387B2 (en) | Method for manufacturing active array switch | |
EP3627543B1 (en) | Method for manufacturing tft substrate | |
CN105720105A (zh) | 一种底栅型薄膜晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160629 |