CN103247669A - 双栅电荷俘获存储器及其制作方法 - Google Patents
双栅电荷俘获存储器及其制作方法 Download PDFInfo
- Publication number
- CN103247669A CN103247669A CN2012100261820A CN201210026182A CN103247669A CN 103247669 A CN103247669 A CN 103247669A CN 2012100261820 A CN2012100261820 A CN 2012100261820A CN 201210026182 A CN201210026182 A CN 201210026182A CN 103247669 A CN103247669 A CN 103247669A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- charge
- trapped
- bottom gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法。该双栅电荷俘获存储器具有两个多晶硅栅极，包括：半导体衬底；形成于该半导体衬底之上的第一介质缓冲层；形成于该第一介质缓冲层之上的第二介质缓冲层；形成于该第二介质缓冲层之上的多晶硅底栅；在该多晶硅底栅两侧对称分布的两个纳米线沟道；形成于该多晶硅底栅与该两个纳米线沟道之间的两个电荷俘获存储器介质层；形成于该两个纳米线沟道外侧的两个顶栅介质层；形成于该多晶硅底栅、该电荷俘获存储器介质层、该纳米线沟道及该顶栅介质层之上的硬质掩蔽层；形成于该硬质掩蔽层及该电荷俘获存储器介质层之上的多晶硅顶栅；以及跨越两个纳米线沟道的源区和漏区。
Description
技术领域
本发明涉及微电子技术领域，尤其涉及一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法。
背景技术
闪存存储技术是现在主流的一种存储技术，它既具有随机存取存储器(RAM)的优势，能够随时擦除和重写数据信息，又有只读存储器(ROM)的特点，在电路断电的情况下保持存储的数据信息，因此闪存存储器又被称为一种非易失存储器。
主流的闪存存储技术按照阵列结构和实现的功能可以分为两类：NAND型阵列架构的闪存存储技术和NOR型阵列架构的闪存存储技术。前者主要侧重于大容量数据信息的保存，后者则侧重于数据和编码处理过程中的数据寄存和快速读取擦除。
随着无线通讯数据通信量的增大和多媒体设备集成度的提高，对于嵌入式存储的要求日益提高，在要求数据高速存取的同时，还要求提高存储密度。这些都对NOR型阵列架构的闪存存储技术提出了新的要求。尤其是当今各类平板电子设备的不断发展，要求NOR型阵列架构的存储技术不仅要有更快的编擦速度，而且要求存储阵列由更高的存储密度。
传统的闪存存储器的存储单元为浮栅型电荷存储单元，其电荷存储区为嵌入硅基氧化物中的浮栅层，浮栅层主要由金属和多晶硅构成，所以又分为金属浮栅和多晶硅浮栅。浮栅存储器件通过特定的电荷写入和擦除方式，使电荷从沟道通过硅基氧化层注入浮栅层中。由于构成浮栅层的材料具有比较高的电子功函数，其与包裹它的硅基氧化物构成电子的二维能量束缚态，限制了电荷的运动，使器件存储了注入的电荷所带来的数据信息。但是，由于浮栅中束缚的电荷是连续分布的，如果器件局部存在电荷泄露现象，会导致整个器件中电荷全部丢失，从而丢失所保存的信息。为了提高器件的数据保持和可靠性，需要苛求包裹浮栅层的硅基氧化物都不能泄露电荷，其主要途径就是增厚氧化物厚度，但是这样又会影响数据的存取速度。
作为浮栅存储技术的替代者，电荷俘获存储技术改进了浮栅存储技术的缺点，在电荷俘获存储技术中，电荷俘获存储区由具有大量深能级缺陷的介质材料形成，使得存储的电荷离散分布与存储区介质的缺陷之中，减小电荷大量流失的可能性，提高了器件的可靠性。另一方面，电荷俘获存储单元由简单的三明治结构构成，易于在各个器件结构中进行集成。
为了提高存储器的存储密度，本发明在多晶硅纳米线场效应晶体管的基础上引入了双栅结构和电荷俘获存储单元。另一方面，由于采用的纳米线场效应晶体管的沟道为纳米线的薄膜沟道，可以有效提高沟道的载流子的密度和迁移率，减小场效应管的亚阈值摆幅，提高选择开关比，降低了器件的功耗。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法，以提高存储器的存储密度，提高器件的选择开关比和可靠性，降低器件的功耗。
(二)技术方案
为达到上述目的，本发明提供了一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，该双栅电荷俘获存储器具有两个相互独立控制的多晶硅栅极，具体包括：半导体衬底100；形成于该半导体衬底100之上的第一介质缓冲层101；形成于该第一介质缓冲层101之上的第二介质缓冲层102；形成于该第二介质缓冲层102之上的多晶硅底栅103；在该多晶硅底栅103两侧对称分布的两个纳米线沟道104；形成于该多晶硅底栅103与该两个纳米线沟道104之间以及该两个纳米线沟道104与该第二介质缓冲层102之间的两个电荷俘获存储器介质层105；形成于该两个纳米线沟道104外侧且位于该电荷俘获存储器介质层105之上的两个顶栅介质层106；形成于该多晶硅底栅103、该电荷俘获存储器介质层105、该纳米线沟道104及该顶栅介质层106之上的硬质掩蔽层107；形成于该硬质掩蔽层107及该电荷俘获存储器介质层105之上、该顶栅介质层106和该硬质掩蔽层107外侧的多晶硅顶栅108；以及跨越两个纳米线沟道104的源区109和漏区110。
为达到上述目的，本发明还提供了一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，包括：
在半导体衬底200上依次沉积硅基的氧化物薄膜201、硅基的氮化物薄膜202、n型掺杂的多晶硅薄膜203’和硬质掩膜层204’；
在硬质掩膜层204’上方涂覆光刻胶并曝光形成第一光刻胶图形205，随后通过RIE刻蚀技术对硬质掩膜层204’进行刻蚀，刻蚀未经光刻胶遮挡的部分，形成硬质掩膜层图形204；
去除第一光刻胶图形205，采用湿法刻蚀技术刻蚀硬质掩膜层图形204下方的多晶硅薄膜203’，在硬质掩膜层图形204下方形成多晶硅凹槽，最终形成多晶硅底栅203；
在多晶硅底栅203外侧由内向外依次沉积电荷隧穿层2061、电荷存储层2062和电荷阻挡层2063，形成电荷存储介质叠层206；
采用低压化学气相沉积技术沉积无定形硅薄膜，并退火形成了多晶硅薄膜层207’；
在多晶硅薄膜层207’上涂覆光刻胶，并曝光得到第二光刻胶图形208；
在第二光刻胶图形208的遮蔽下进行深能级大剂量离子注入，形成器件的源区209和漏区210，随后通过激光激活掺杂离子；
去除第二光刻胶图形208，然后涂覆反转光刻胶，仍采用源漏曝光图形，通过光刻对准技术对涂覆的反转光刻胶进行曝光，形成反转光刻胶图形211；
选择性刻蚀多晶硅薄膜207’，形成对称分布于多晶硅底栅203两侧的纳米线多晶硅沟道207；
采用低压化学气相沉积技术，沉积硅基氧化物薄膜212，填充多晶硅底栅203两侧的凹槽，并覆盖纳米线多晶硅沟道207的两侧；
采用低温化学气相沉积技术，在硅基氧化物薄膜212之上及两侧沉积n型的多晶硅薄膜，并经过平整化处理，形成多晶硅顶栅213；
分别从多晶硅底栅203、多晶硅顶栅213、源区209和漏区210引出金属互联，并退火完成器件的制备。
(三)有益效果
从上述技术方案可以看出，本发明具有如下有益效果：
1、本发明提供的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法，利用多晶硅纳米线作为器件的沟道，有效减薄了沟道的厚度，增强了两个栅极之间的耦合作用，通过特定的编程擦除方式，相比于传统的电荷俘获存储器结构，提高了器件的编程擦除速度。
2、本发明提供的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法，由于沟道厚度的减薄造成的体积反型效应，提高了沟道的载流子迁移率，增大了器件的开启电流，减小了亚阈值摆幅，提高了器件的开关选择比。器件的转移特性曲线更加陡直，使得一个阵列中的各个存储单元的阈值分布更加密集，减小了由于阈值漂移而造成的误读取错误，提高了器件的可靠性。
3、本发明提供的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法，由于体积反型效应，提高了沟道的载流子密度，减小了源漏之间的寄生电阻，降低了器件的功耗。
附图说明
图1为依照本发明实施例的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的俯视结构示意图；
图2为依照本发明实施例的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的三维结构示意图；
图3为依照本发明实施例的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的水平剖面，垂直于纳米线方向，各层材料的能带示意图；
图4至图20为依照本发明实施例制作基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1为依照本发明实施例的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的俯视结构示意图。从图1中可以看到，器件结构存在2个相互独立的多晶硅栅极，分别为位于器件底层的多晶硅栅1和位于器件顶层的多晶硅栅2，两个栅极之间的两个于多晶硅栅1两侧对称分布的多晶硅纳米线构成了器件的沟道部分。器件的源区和漏区穿过两个栅极之间交叠的部分，与纳米线沟道相连接，并从两侧引出。
图2为依照本发明实施例的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的三维结构示意图，该双栅电荷俘获存储器具有两个相互独立控制的多晶硅栅极，具体包括：半导体衬底100；形成于该半导体衬底100之上的第一介质缓冲层101；形成于该第一介质缓冲层101之上的第二介质缓冲层102；形成于该第二介质缓冲层102之上的多晶硅底栅103；在该多晶硅底栅103两侧对称分布的两个纳米线沟道104；形成于该多晶硅底栅103与该两个纳米线沟道104之间以及该两个纳米线沟道104与该第二介质缓冲层102之间的两个电荷俘获存储器介质层105；形成于该两个纳米线沟道104外侧且位于该电荷俘获存储器介质层105之上的两个顶栅介质层106；形成于该多晶硅底栅103、该电荷俘获存储器介质层105、该纳米线沟道104及该顶栅介质层106之上的硬质掩蔽层107；形成于该硬质掩蔽层107及该电荷俘获存储器介质层105之上、该顶栅介质层106和该硬质掩蔽层107外侧的多晶硅顶栅108；以及跨越两个纳米线沟道104的源区109和漏区110。
其中，所述两个相互独立控制的多晶硅栅极均由多晶硅材料形成，包括位于下层的多晶硅底栅103和位于最上层的多晶硅顶栅108，两个栅极之间通过硬质掩膜层107进行隔离。该硬质掩蔽层107用于隔离多晶硅底栅103和多晶硅顶栅108，该多晶硅顶栅108位于该双栅电荷俘获存储器的顶端。
该双栅电荷俘获存储器采用的半导体衬底100为硅衬底，在半导体衬底100与上层薄膜晶体管结构之间存在第一介质缓冲层101和第二介质缓冲层102。第一介质缓冲层101要求使用硅基的氧化物进行制备，第二介质缓冲层102要求使用硅基的氮化物或者氮氧化物来进行制备。
该双栅电荷俘获存储器是基于多晶硅沟道的薄膜晶体管实现的，该薄膜晶体管采用对称的多晶硅纳米线作为沟道，两个多晶硅纳米线沟道104对称分布于多晶硅底栅103的两侧，采用多晶硅纳米线制作而成，该纳米线沟道104的厚度取决于刻蚀工艺，通过刻蚀时间和速率进行控制；多晶硅纳米线沟道104中的多晶硅材料通过沉积无定形硅并高温退火转变形成。
该双栅电荷俘获存储器所采用的电荷俘获存储器介质层105为ONO三明治结构，其包含三层介质层，分别为电荷隧穿层1051、电荷存储层1052和电荷阻挡层1053。所述电荷隧穿层1051和所述电荷阻挡层1053由硅基氧化物沉积得到，所述电荷存储层1052由硅基的氮化物或者氮氧化物来进行制备。
所述跨越两个纳米线沟道104的源区109和漏区110形成于多晶硅底栅103与多晶硅顶栅108之间。图1为器件的结构示意图，如图1所示，源区109和漏区110位于多晶硅底栅103和多晶硅顶栅108两层中间，横跨两个纳米线沟道区。源区109和漏区110为多晶硅源漏掺杂区，通过在多晶硅薄膜中进行深能级大剂量离子注入形成，并通过激光激活。
图3为依照本发明实施例的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的水平剖面示意图，垂直于纳米线方向的能带示意图，其纳米线的的沟道厚度tNW约为几十个纳米范围内，而纳米线两侧的顶栅介质层和底栅电荷存储介质叠层的物理厚度也在十几个纳米范围内，即沟道的物理厚度与介质层势垒的厚度处在同一个数量级上，故而可以认为在垂直于纳米线的方向，纳米线沟道与分布在其两侧的多晶硅栅1和多晶硅栅2的介质层在能量分布上构成1个由两个势垒和一个势阱组成的能量局域态结构。由于沟道中的载流子的运动在垂直于沟道的方向受到势阱的限制束缚，故而可以认为沟道中的载流子是量子意义上的二维费米气分布。由于沟道的厚度为纳米量级，如果在两个栅极分别添加外加电场应力，分别靠近于两个栅极两侧的沟道表面的反型载流子会互相影响，即出现栅极之间的耦合现象。这种垂直于纳米线方向的短沟道效应被称为体积反型效应(volume inversion effect)。
体积反型效应，可以有效提高沟道中的载流子密度和载流子迁移率。从图3中可以看出，多晶硅栅1外加电场应力，向ONO三明治结构的电荷存储介质叠层的电荷存储区存储或者抽离电荷时，如果同时在多晶硅栅2上外加一个相同的电场应力，由于体积反型效应，栅与栅之间很强的耦合，位于靠近多晶硅栅2侧沟道表面的载流子亦会向多晶硅栅1的ONO电荷存储介质注入，提高了单位时间内注入硅基氮化物或者氮氧化物电荷存储区的载流子数量，提高了存储器的编程和擦除速度。具体的编程擦除操作参见下表。
其中，VG1表示多晶硅栅1上所加的电压，VG2表示多晶硅栅2上所加的电压，Id为漏极电流，Ith为阈值电流，0＜VP2＜VP1，0＜VE2＜VE1。
另一方面，由于体积反型效应，提高了沟道的载流子迁移率，减小了沟道表面对于载流子的散射，一方面提高了器件的开启电流，同时，能够有效的减小亚阈值摆幅，提高电流转移特性曲线的陡直程度，获得更高的器件开关比。由于沟道的厚度为纳米量级，多晶硅栅1和多晶硅栅2之间存在很强的耦合作用，提高了沟道载流子的密度，减小了源漏之间的寄生电阻。
基于图1至图3所示的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的结构和能带示意图，图4至图20为依照本发明实施例制作基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的工艺流程图，该方法具体包括以下步骤：
步骤1：在半导体衬底200上依次沉积硅基的氧化物薄膜201、硅基的氮化物薄膜202、n型掺杂的多晶硅薄膜203’和硬质掩膜层204’；
步骤2：在硬质掩膜层204’上方涂覆光刻胶并曝光形成第一光刻胶图形205，随后通过RIE刻蚀技术对硬质掩膜层204’进行刻蚀，刻蚀未经光刻胶遮挡的部分，形成硬质掩膜层图形204；
步骤3：去除第一光刻胶图形205，采用湿法刻蚀技术刻蚀硬质掩膜层图形204下方的多晶硅薄膜203’，在硬质掩膜层图形204下方形成多晶硅凹槽，最终形成多晶硅底栅203；
步骤4：在多晶硅底栅203外侧由内向外依次沉积电荷隧穿层2061、电荷存储层2062和电荷阻挡层2063，形成电荷存储介质叠层206；
步骤5：采用低压化学气相沉积技术沉积无定形硅薄膜，并退火形成了多晶硅薄膜层207’；
步骤6：在多晶硅薄膜层207’上涂覆光刻胶，并曝光得到第二光刻胶图形208；
步骤7：在第二光刻胶图形208的遮蔽下进行深能级大剂量离子注入，形成器件的源区209和漏区210，随后通过激光激活掺杂离子；
步骤8：去除第二光刻胶图形208，然后涂覆反转光刻胶，仍采用源漏曝光图形，通过光刻对准技术对涂覆的反转光刻胶进行曝光，形成反转光刻胶图形211；
步骤9：选择性刻蚀多晶硅薄膜207’，形成对称分布于多晶硅底栅203两侧的纳米线多晶硅沟道207；
步骤10：采用低压化学气相沉积技术，沉积硅基氧化物薄膜212，填充多晶硅底栅203两侧的凹槽，并覆盖纳米线多晶硅沟道207的两侧；
步骤11：采用低温化学气相沉积技术，在硅基氧化物薄膜212之上及两侧沉积n型的多晶硅薄膜，并经过平整化处理，形成多晶硅顶栅213；
步骤12：分别从多晶硅底栅203、多晶硅顶栅213、源区209和漏区210引出金属互联，并退火完成器件的制备。
其中，步骤3中所述采用湿法刻蚀技术刻蚀硬质掩膜层图形204下方的多晶硅薄膜203’，在硬质掩膜层图形204下方形成多晶硅凹槽，最终形成多晶硅底栅203，采用的湿法刻蚀工艺为：SF6和Cl2混合气体，经由等离子激活，选择性刻蚀多晶硅薄膜。
步骤4中所述在多晶硅底栅203外侧由内向外依次沉积电荷隧穿层2061、电荷存储层2062和电荷阻挡层2063，形成电荷存储介质叠层206，电荷隧穿层2061、电荷存储层2062和电荷阻挡层2063构成ONO的三明治结构，电荷隧穿层2061和电荷阻挡层2063由硅基氧化物沉积得到，电荷存储层2062由硅基的氮化物或者氮氧化物来进行制备。
步骤5中所述采用低压化学气相沉积技术沉积无定形硅薄膜，并退火形成了多晶硅薄膜层207’，是在氮气的气氛下，通过600℃，24小时的退火过程，将无定形硅薄膜转变成为多晶硅薄膜，最后对多晶硅薄膜进行平整化处理，形成多晶硅薄膜层207’。
步骤9中所述选择性刻蚀多晶硅薄膜207’，形成对称分布于下层多晶硅底栅203两侧的纳米线多晶硅沟道207，采用SF6和Cl2混合气体，经由等离子激活，选择性刻蚀多晶硅薄膜207’；由于SF6气体的高选择刻蚀性，反转光刻胶图形211和硬质掩膜层204下方的多晶硅没有被刻蚀，多晶硅薄膜层207’的其余部分均被刻蚀掉，最终保留了纳米线多晶硅沟道207，对称分布于多晶硅底栅203两侧；然后去除反转光刻胶图形211。
步骤12中所述分别从多晶硅底栅203、多晶硅顶栅213、源区209和漏区210引出金属互联，并退火完成器件的制备的步骤中，所述退火是在H2和N2气体气氛下，300℃，退火3个小时。
下面再次结合图4至图20，详细描述本发明制作基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的工艺。
根据图4所示，采用的半导体衬底为硅衬底200。随后在半导体衬底200上依次沉积硅基的氧化物薄膜201和硅基的氮化物薄膜202。201和202作为硅衬底200与上层器件之间的缓冲层。硅基氧化物和硅基氮化物薄膜通过低温化学气相沉积技术进行生长。然后，在缓冲层上方沉积n型掺杂的多晶硅薄膜203’和硬质掩膜层204’。
图1为器件的俯视结构示意图，沿图1中的AA’划开的剖面图的方向，根据图5所示，在硬质掩膜层204’上方涂覆光刻胶并曝光形成第一光刻胶图形205，随后通过RIE刻蚀技术对硬质掩膜层204’进行刻蚀，刻蚀未经光刻胶遮挡的部分，形成硬质掩膜层图形204。
仍然沿AA’剖面图方向，根据图6所示，去除第一光刻胶图形205，通过湿法刻蚀技术刻蚀硬质掩膜层图形204下方的多晶硅薄膜203’，由于湿法刻蚀在刻蚀过程中存在横向侵蚀，故在硬质掩膜层图形204下方形成多晶硅凹槽，最终形成多晶硅底栅203。具体的湿法刻蚀工艺为，SF6和Cl2混合气体，经由等离子激活，选择性刻蚀多晶硅薄膜。SF6气体具有很高的选择刻蚀比，其易于刻蚀多晶硅薄膜，而对于硅基氮化物掩膜层侵蚀很少。
仍然沿AA’剖面图方向，根据图7所示，在多晶硅底栅203外侧由内向外依次沉积电荷隧穿层2061、电荷存储层2062和电荷阻挡层2063，形成电荷存储介质叠层206；图8为电荷存储介质叠层的具体结构，电荷存储介质叠层206由3层组成，构成ONO的三明治结构，电荷隧穿层2061和电荷阻挡层2063由硅基氧化物沉积得到，电荷存储层2062由硅基的氮化物或者氮氧化物来进行制备。具体的薄膜生长过程由低压化学气相沉积技术完成。通过特定的参数调整，低压化学气相沉积技术可以使ONO介质叠层206完美的覆盖住多晶硅底栅203。
仍然沿AA’剖面图方向，根据图9所示，采用低压化学气相沉积技术沉积无定形硅薄膜。特定的参数条件下，沉积的无定形硅能够完美的填充凹槽部分。随后，在氮气的气氛下，通过600℃，24小时的退火过程，将无定形硅薄膜转变成为多晶硅薄膜。最后对多晶硅薄膜进行平整化处理，形成了多晶硅薄膜层207’。
图10为图1器件俯视结构示意图方向的源漏曝光图形，图中阴影部分为曝光后需要去除的图案部分，其余为需要保留的部分。在多晶硅薄膜层207’上涂覆光刻胶，并曝光得到第二光刻胶图形208。沿图1中的BB’划开的剖面图的方向，根据图11所示，207’为多晶硅薄膜层，208为第二光刻胶图形。
沿图1中的BB’划开的剖面图的方向，根据图12所示，在第二光刻胶图形208的遮蔽下进行深能级大剂量离子注入，由于光刻胶图形的遮挡作用，只有器件的源区209和漏区210存在掺杂离子注入，形成器件的源区209和漏区210，随后通过激光激活掺杂离子。
沿图1中的BB’划开的剖面图的方向，根据图13所示，去除第二光刻胶图形208，然后涂覆反转光刻胶，仍采用图10的源漏曝光图形，通过光刻对准技术，仍在原有位置对涂覆的反转光刻胶进行曝光。由于采用了反转光刻胶，图10中阴影部分曝光后保留，其余部分在曝光后被去除，形成反转光刻胶图形211。
沿图1中的BB’划开的剖面图的方向，根据图14所示，采用SF6和Cl2混合气体，经由等离子激活，选择性刻蚀多晶硅薄膜207’。由于SF6气体的高选择刻蚀性，反转光刻胶图形211和硬质掩膜层204下方的多晶硅没有被刻蚀，多晶硅薄膜层207’的其余部分均被刻蚀掉。最终保留了纳米线多晶硅沟道207，对称分布于多晶硅底栅203两侧。去除反转光刻胶图形211。图15为沿图1中的AA’划开的剖面图的方向，经过刻蚀后得到的器件结构。
沿图1中的AA’划开的剖面图的方向，根据图16所示，通过低压化学气相沉积技术，在特定的参数条件下，沉积硅基氧化物薄膜212，填充底侧多晶硅底栅203两侧的凹槽，并覆盖纳米线多晶硅沟道207的两侧。图17为此刻沿图1中的BB’划开的剖面图的方向的器件结构。
沿图1中的AA’划开的剖面图的方向，根据图18所示，在图16所示的器件结构上方，采用低温化学气相沉积技术，在硅基氧化物薄膜212之上及两侧沉积n型的多晶硅薄膜，并经过平整化处理，形成多晶硅顶栅213。图19为此刻沿图1中的BB’划开的剖面图的方向的器件结构。
如图1所示，分别从多晶硅底栅203、多晶硅顶栅213、源区209和漏区210引出金属互联，并在H2和N2气体气氛下，300℃，退火3个小时。最终形成如图20所示的器件结构。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，该双栅电荷俘获存储器具有两个相互独立控制的多晶硅栅极，具体包括：
半导体衬底(100)；
形成于该半导体衬底(100)之上的第一介质缓冲层(101)；
形成于该第一介质缓冲层(101)之上的第二介质缓冲层(102)；
形成于该第二介质缓冲层(102)之上的多晶硅底栅(103)；
在该多晶硅底栅(103)两侧对称分布的两个纳米线沟道(104)；
形成于该多晶硅底栅(103)与该两个纳米线沟道(104)之间以及该两个纳米线沟道(104)与该第二介质缓冲层(102)之间的两个电荷俘获存储器介质层(105)；
形成于该两个纳米线沟道(104)外侧且位于该电荷俘获存储器介质层(105)之上的两个顶栅介质层(106)；
形成于该多晶硅底栅(103)、该电荷俘获存储器介质层(105)、该纳米线沟道(104)及该顶栅介质层(106)之上的硬质掩蔽层(107)；
形成于该硬质掩蔽层(107)及该电荷俘获存储器介质层(105)之上、该顶栅介质层(106)和该硬质掩蔽层(107)外侧的多晶硅顶栅(108)；以及
跨越两个纳米线沟道(104)的源区(109)和漏区(110)。
2.根据权利要求1所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，所述两个相互独立控制的多晶硅栅极均由多晶硅材料形成，包括位于下层的多晶硅底栅(103)和位于最上层的多晶硅顶栅(108)，两个栅极之间通过硬质掩膜层(107)进行隔离。
3.根据权利要求1所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，该双栅电荷俘获存储器采用的半导体衬底(100)为硅衬底，在半导体衬底(100)与上层薄膜晶体管结构之间存在第一介质缓冲层(101)和第二介质缓冲层(102)。第一介质缓冲层(101)要求使用硅基的氧化物进行制备，第二介质缓冲层(102)要求使用硅基的氮化物或者氮氧化物来进行制备。
4.根据权利要求3所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，该双栅电荷俘获存储器是基于多晶硅沟道的薄膜晶体管实现的，该薄膜晶体管采用对称的多晶硅纳米线作为沟道，两个多晶硅纳米线沟道(104)对称分布于多晶硅底栅(103)的两侧；多晶硅纳米线沟道(104)中的多晶硅材料通过沉积无定形硅并高温退火转变形成。
5.根据权利要求1所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，该双栅电荷俘获存储器所采用的电荷俘获存储器介质层(105)为ONO三明治结构，其包含三层介质层，分别为电荷隧穿层(1051)、电荷存储层(1052)和电荷阻挡层(1053)。
6.根据权利要求5所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，所述电荷隧穿层(1051)和所述电荷阻挡层(1053)由硅基氧化物沉积得到，所述电荷存储层(1052)由硅基的氮化物或者氮氧化物来进行制备。
7.根据权利要求1所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，所述跨越两个纳米线沟道(104)的源区(109)和漏区(110)形成于多晶硅底栅(103)与多晶硅顶栅(108)之间，源区(109)和漏区(110)为多晶硅源漏掺杂区，通过在多晶硅薄膜中进行深能级大剂量离子注入形成，并通过激光激活。
8.一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，包括：
在半导体衬底(200)上依次沉积硅基的氧化物薄膜(201)、硅基的氮化物薄膜(202)、n型掺杂的多晶硅薄膜(203’)和硬质掩膜层(204’)；
在硬质掩膜层(204’)上方涂覆光刻胶并曝光形成第一光刻胶图形(205)，随后通过RIE刻蚀技术对硬质掩膜层(204’)进行刻蚀，刻蚀未经光刻胶遮挡的部分，形成硬质掩膜层图形(204)；
去除第一光刻胶图形(205)，采用湿法刻蚀技术刻蚀硬质掩膜层图形(204)下方的多晶硅薄膜(203’)，在硬质掩膜层图形(204)下方形成多晶硅凹槽，最终形成多晶硅底栅(203)；
在多晶硅底栅(203)外侧由内向外依次沉积电荷隧穿层(2061)、电荷存储层(2062)和电荷阻挡层(2063)，形成电荷存储介质叠层(206)；
采用低压化学气相沉积技术沉积无定形硅薄膜，并退火形成了多晶硅薄膜层(207’)；
在多晶硅薄膜层(207’)上涂覆光刻胶，并曝光得到第二光刻胶图形(208)；
在第二光刻胶图形(208)的遮蔽下进行深能级大剂量离子注入，形成器件的源区(209)和漏区(210)，随后通过激光激活掺杂离子；
去除第二光刻胶图形(208)，然后涂覆反转光刻胶，仍采用源漏曝光图形，通过光刻对准技术对涂覆的反转光刻胶进行曝光，形成反转光刻胶图形(211)；
选择性刻蚀多晶硅薄膜(207’)，形成对称分布于多晶硅底栅(203)两侧的纳米线多晶硅沟道(207)；
采用低压化学气相沉积技术，沉积硅基氧化物薄膜(212)，填充多晶硅底栅(203)两侧的凹槽，并覆盖纳米线多晶硅沟道(207)的两侧；
采用低温化学气相沉积技术，在硅基氧化物薄膜(212)之上及两侧沉积n型的多晶硅薄膜，并经过平整化处理，形成多晶硅顶栅(213)；
分别从多晶硅底栅(203)、多晶硅顶栅(213)、源区(209)和漏区(210)引出金属互联，并退火完成器件的制备。
9.根据权利要求8所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，所述采用湿法刻蚀技术刻蚀硬质掩膜层图形(204)下方的多晶硅薄膜(203’)，在硬质掩膜层图形(204)下方形成多晶硅凹槽，最终形成多晶硅底栅(203)的步骤中，采用的湿法刻蚀工艺为：SF6和Cl2混合气体，经由等离子激活，选择性刻蚀多晶硅薄膜。
10.根据权利要求8所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，所述在多晶硅底栅(203)外侧由内向外依次沉积电荷隧穿层(2061)、电荷存储层(2062)和电荷阻挡层(2063)，形成电荷存储介质叠层(206)的步骤中，电荷隧穿层(2061)、电荷存储层(2062)和电荷阻挡层(2063)构成ONO的三明治结构，电荷隧穿层(2061)和电荷阻挡层(2063)由硅基氧化物沉积得到，电荷存储层(2062)由硅基的氮化物或者氮氧化物来进行制备。
11.根据权利要求8所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，所述采用低压化学气相沉积技术沉积无定形硅薄膜，并退火形成了多晶硅薄膜层(207’)的步骤中，是在氮气的气氛下，通过600℃，24小时的退火过程，将无定形硅薄膜转变成为多晶硅薄膜，最后对多晶硅薄膜进行平整化处理，形成多晶硅薄膜层(207’)。
12.根据权利要求8所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，所述选择性刻蚀多晶硅薄膜(207’)，形成对称分布于下层多晶硅底栅(203)两侧的纳米线多晶硅沟道(207)的步骤中，采用SF6和Cl2混合气体，经由等离子激活，选择性刻蚀多晶硅薄膜(207’)；由于SF6气体的高选择刻蚀性，反转光刻胶图形(211)和硬质掩膜层(204)下方的多晶硅没有被刻蚀，多晶硅薄膜层(207’)的其余部分均被刻蚀掉，最终保留了纳米线多晶硅沟道(207)，对称分布于多晶硅底栅(203)两侧；然后去除反转光刻胶图形(211)。
13.根据权利要求8所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，所述分别从多晶硅底栅(203)、多晶硅顶栅(213)、源区(209)和漏区(210)引出金属互联，并退火完成器件的制备的步骤中，所述退火是在H2和N2气体气氛下，300℃，退火3个小时。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210026182.0A CN103247669B (zh) | 2012-02-07 | 2012-02-07 | 双栅电荷俘获存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210026182.0A CN103247669B (zh) | 2012-02-07 | 2012-02-07 | 双栅电荷俘获存储器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103247669A true CN103247669A (zh) | 2013-08-14 |
| CN103247669B CN103247669B (zh) | 2015-06-17 |
Family
ID=48927045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210026182.0A Active CN103247669B (zh) | 2012-02-07 | 2012-02-07 | 双栅电荷俘获存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103247669B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107301879A (zh) * | 2016-04-15 | 2017-10-27 | 东南大学 | 一种阈值电压可调的薄膜晶体管作为非易失性存储器的用途 |
| CN110785847A (zh) * | 2019-09-29 | 2020-02-11 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
| WO2020228421A1 (zh) * | 2019-05-13 | 2020-11-19 | 京东方科技集团股份有限公司 | 阵列基板、其制备方法及显示面板 |
| CN113871486A (zh) * | 2021-09-27 | 2021-12-31 | 北京大学 | 一种多浮栅叠层型突触晶体管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399209A (zh) * | 2008-09-26 | 2009-04-01 | 中国科学院微电子研究所 | 非挥发存储器的制备方法 |
| CN102044497A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
| CN102117812A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 一种基于应变硅的纳米晶非挥发性存储器及其制作方法 |
-
2012
- 2012-02-07 CN CN201210026182.0A patent/CN103247669B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399209A (zh) * | 2008-09-26 | 2009-04-01 | 中国科学院微电子研究所 | 非挥发存储器的制备方法 |
| CN102044497A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
| CN102117812A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 一种基于应变硅的纳米晶非挥发性存储器及其制作方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107301879A (zh) * | 2016-04-15 | 2017-10-27 | 东南大学 | 一种阈值电压可调的薄膜晶体管作为非易失性存储器的用途 |
| CN107301879B (zh) * | 2016-04-15 | 2020-06-02 | 东南大学 | 一种阈值电压可调的薄膜晶体管作为非易失性存储器的用途 |
| WO2020228421A1 (zh) * | 2019-05-13 | 2020-11-19 | 京东方科技集团股份有限公司 | 阵列基板、其制备方法及显示面板 |
| CN112018032A (zh) * | 2019-05-13 | 2020-12-01 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示面板 |
| US11715744B2 (en) | 2019-05-13 | 2023-08-01 | Boe Technology Group Co., Ltd. | Array substrate, preparation method thereof, and display panel |
| CN110785847A (zh) * | 2019-09-29 | 2020-02-11 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
| CN110785847B (zh) * | 2019-09-29 | 2021-02-09 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
| CN113871486A (zh) * | 2021-09-27 | 2021-12-31 | 北京大学 | 一种多浮栅叠层型突触晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103247669B (zh) | 2015-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101004213B1 (ko) | 반도체 장치 | |
| US8687426B2 (en) | Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accesssing and forming the same | |
| CN107665894B (zh) | 基于二维半导体材料的半浮栅存储器及其制备方法 | |
| CN103811496A (zh) | 用于具有提高编程效率的非易失性存储单元的方法和装置 | |
| CN104882447B (zh) | 一种漏区嵌入反型层的半浮栅器件及制造方法 | |
| CN104282761A (zh) | 垂直沟道存储器及其制造方法与应用其的操作方法 | |
| KR20020085989A (ko) | 게이트 전극과 단전자 저장 요소 사이에 양자점을구비하는 단전자 메모리 소자 및 그 제조 방법 | |
| CN103247669B (zh) | 双栅电荷俘获存储器及其制作方法 | |
| CN103887313A (zh) | 一种半浮栅器件及其制备方法 | |
| CN103681681A (zh) | 双位元闪存及其制造方法和操作方法 | |
| CN102339833B (zh) | 具有高速低压操作的高可靠分裂栅非挥发性存储器结构 | |
| CN104091802B (zh) | 存储器单元及其形成方法和读取方法 | |
| CN104465727B (zh) | 分离栅闪存结构的形成方法 | |
| CN104091801B (zh) | 存储器单元阵列及其形成方法和驱动方法 | |
| CN100382322C (zh) | 半导体存储器件和便携式电子装置 | |
| CN102760737A (zh) | 浮栅型eeprom器件及其制造方法 | |
| CN101330008A (zh) | 一种制作金属纳米晶非挥发性存储器的方法 | |
| US9570457B2 (en) | Method to control the common drain of a pair of control gates and to improve inter-layer dielectric (ILD) filling between the control gates | |
| CN103872059B (zh) | P型沟道闪存器件及其制造方法 | |
| CN106169479B (zh) | Sonos存储器及工艺方法 | |
| CN110277399B (zh) | Sonos存储器及其制造方法 | |
| CN100456454C (zh) | 闪速存储器及其制造方法以及闪存块擦除方法及其结构 | |
| CN103999194B (zh) | 具有竖直漏极到栅极电容耦合的非易失性存储器器件 | |
| JP2010040634A (ja) | 半導体装置およびその製造方法 | |
| CN102800675A (zh) | 一种电荷俘获非挥发存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |