CN101399209A - 非挥发存储器的制备方法 - Google Patents

非挥发存储器的制备方法 Download PDF

Info

Publication number
CN101399209A
CN101399209A CNA2008102233458A CN200810223345A CN101399209A CN 101399209 A CN101399209 A CN 101399209A CN A2008102233458 A CNA2008102233458 A CN A2008102233458A CN 200810223345 A CN200810223345 A CN 200810223345A CN 101399209 A CN101399209 A CN 101399209A
Authority
CN
China
Prior art keywords
preparation
nonvolatile memory
layer
oxide
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102233458A
Other languages
English (en)
Other versions
CN101399209B (zh
Inventor
朱晨昕
贾锐
李维龙
陈晨
李昊峰
王琴
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2008102233458A priority Critical patent/CN101399209B/zh
Publication of CN101399209A publication Critical patent/CN101399209A/zh
Application granted granted Critical
Publication of CN101399209B publication Critical patent/CN101399209B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明是关于一种非挥发存储器的制备方法,其包括以下步骤:A.在半导体衬底上注入杂质形成沟道层;B.在沟道层上依次生长隧穿氧化层、纳米晶浮栅层、栅氧化层,其中纳米晶浮栅层由快速热退火方法形成;C.进行形成台面的工序;D.进行形成栅区以及分别形成源电极、漏电极和栅电极的工序。通过采取快速热退火的方式得到纳米晶层,并采用与耗尽型MOS器件制作工艺相兼容的流程最终可完成三端耗尽型MOS纳米晶浮栅型非挥发存储器的制作。该方法简化了制备工艺,降低了制备成本,提高了工艺稳定性和制备效率。

Description

非挥发存储器的制备方法
技术领域
本发明涉及一种半导体制造技术领域的非挥发存储器的制备方法,尤其涉及一种采用快速热退火方法形成纳米晶层的工序及与之兼容的制作源、漏电极和栅电极的工序最终完成三端耗尽型MOS纳米晶浮栅型非挥发存储器的方法。
背景技术
非挥发性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息。它既有只读存储器(ROM)的特点,又有很高的存取速度,而且易于擦除和重写,功耗较小。随着多媒体应用、移动通信等对大容量、低功耗存储的需要,非挥发性存储器,特别是闪速存储器(Flash),所占半导体器件的市场份额变得越来越大,也越来越成为一种相当重要的存储器类型。
传统的Flash存储器是采用多晶硅薄膜浮栅结构的硅基非挥发存储器,其局限主要与器件隧穿介质层(一般是氧化层)的厚度有关:一方面要求隧穿介质层比较薄,以实现快速有效的P/E操作,另一方面要求具备较好的数据保持性能以保持电荷存储十年以上。自1995年S.Tiwari首次提出采用硅纳米晶作为存储节点的概念后,纳米晶浮栅存储器由于其突出的可缩小性能、高可靠性、低压低功耗操作等一系列优点,引起了广泛的研究兴趣。
纳米晶浮栅存储器利用纳米晶体作为电荷存储介质,每一个纳米晶粒与周围晶粒绝缘且只存储少量几个电子,从而实现分立电荷存储。分立电荷存储的优点是显而易见的:对于传统的浮栅存储结构,隧穿介质层上的一个缺陷即会形成致命的放电通道;而分立电荷存储可以降低此问题的危害,隧穿介质层上的缺陷只会造成局部纳米晶上的电荷泄漏,这样使电荷保持更稳定。
随着微电子技术的迅猛发展,半导体器件的尺寸进一步按比例缩小,传统的氧化硅栅氧化层厚度相应减薄。这时电子的隧穿电流更趋明显,成为器件等比例缩小的一个限制性因素。用高介电常数栅介质材料如氧化钛、氧化铪替代氧化硅,可以通过增加栅介质层的物理厚度降低栅泄漏电流,改善器件性能。
耗尽型器件通过工艺的方法在器件衬底的表面形成一层反型层,通常采用离子注入的方式在器件的表面形成与衬底掺杂类型相反的区域,由于离子注入可以精确控制掺杂浓度,因此器件的夹断电压值具有可控性。
在这类纳米晶浮栅存储器的制作中,尺寸小、分布均匀、具有纳米量级的量子点的制作是一个关键。到目前为止,制造纳米晶浮栅型非挥发性存储器中量子点的方法有:申请号为CN200410056605.9的中国发明专利提供了一种“具纳米晶体或纳米点之存储单元”,硅、锗纳米晶通过离子注入的方式形成。申请号为CN200310116438的中国发明专利提供了一种“制造带有纳米点的存储器的方法”,通过多孔模板(通过氧化形成)掩蔽刻蚀电荷存储层(Si、Si3N4、Al2O3)形成纳米点,过程为先沉积模板层,接着氧化形成多孔模板,淀积量子点材料,刻蚀并平坦化。上海中芯国际公司(Semiconductor Manufacturing International Corp.)采用低压化学气相沉积(Low Pressure Chemical Vapor Deposition)的方法得到量子点,过程为首先在500℃下淀积非掺杂非晶硅薄膜,接着通硅烷(SiH4)气流并将温度升高至550℃,然后在氮气(N2)氛围下高温退火。这些方法都存在工艺过程复杂,加工成本过高,难以大规模集成的缺点。
有鉴于上述现有的非挥发存储器的制备方法存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,积极加以研究创新,以期创设一种新的非挥发存储器的制备方法,使其更具有实用性。
发明内容
本发明的主要目的在于,克服现有的非挥发存储器的制备方法存在的缺陷,而提供一种新的非挥发存储器的制备方法,所要解决的技术问题是使制备工艺简化,从而提高制造效率,提高纳米晶层的稳定性,从而更加适于实用,且具有产业上的利用价值。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发存储器的制备方法,其包括:
A、在半导体衬底上注入杂质形成沟道层;
B、在沟道层上依次生长隧穿氧化层、纳米晶浮栅层、栅氧化层,其中纳米晶浮栅层由快速热退火方法形成;
C、进行形成台面的工序;
D、进行形成栅区以及分别形成源、漏电极和栅电极的工序。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
优选的,前述的非挥发存储器的制备方法,所述的步骤A中所述半导体衬底为P型硅片或绝缘体上硅。
优选的,前述的非挥发存储器的制备方法,所述的步骤A中所述的杂质为磷。
优选的,前述的非挥发存储器的制备方法,所述的步骤B中所述隧穿氧化层材料为氧化硅、氧化铪、氧化锆、氧化铝或氧化铌,该隧穿氧化层的厚度为5-10nm。
优选的,前述的非挥发存储器的制备方法,所述的步骤B中所述纳米晶浮栅层材料为二氧化硅,厚度为3nm-8nm。
优选的,前述的非挥发存储器的制备方法,所述步骤B中所述的快速热退火法的退火条件是温度550-650℃,时间5-10分钟。
优选的,前述的非挥发存储器的制备方法,所述的步骤B中所述的栅氧化层材料为氧化硅、氧化铪、氧化锆、氧化铝或氧化铌,该栅氧化层厚度为15nm-20nm。
优选的,前述的非挥发存储器的制备方法,所述的步骤C中所述形成台面的工序包括:针对大尺寸器件的光学曝光方法或针对小尺寸器件的电子束曝光方法,采用的光刻胶包括光学光刻胶或电子束抗蚀剂光刻胶。
优选的,前述的非挥发存储器的制备方法,所述的步骤C中所述形成台面的工序包括湿法或干法刻蚀,刻蚀终止于衬底层。
优选的,前述的非挥发存储器的制备方法,所述的步骤D中所述形成栅区的工序包括:包括针对大尺寸器件的光学曝光方法或针对小尺寸器件的电子束曝光方法,光刻胶为光学光刻胶或电子束抗蚀剂光刻胶,并采用湿法刻蚀或干法刻蚀,刻蚀终止于N型沟道层。
优选的,前述的非挥发存储器的制备方法,所述的步骤D中所述形成源、漏电极和栅电极的工序包括:针对大尺寸器件的光学曝光方法或针对小尺寸器件的电子束曝光方法、光刻胶为光学光刻胶或电子束抗蚀剂光刻胶;源、漏电极和栅电极材料是金属Al和Au混合,采用电子束蒸发、热蒸发或者溅射的方法得到,剥离采用丙酮、乙醇、去离子水液体超声方法;先制作源、漏电极,经退火以形成欧姆接触;后制作栅电极,不退火。
本发明与现有技术相比具有明显的优点和有益效果。本发明非挥发存储器的制备方法,用于制造三端耗尽型MOS纳米晶浮栅型非挥发存储器,其经过四次光刻工艺,一次离子注入工艺,两次金属剥离工艺。该方法至少具有下列优点:
1、利用快速热退火的方式得到纳米晶层,并采用与耗尽型MOS器件制作工艺相兼容的流程,最终可完成三端耗尽型MOS纳米晶浮栅型非挥发存储器。
2、本发明中的快速热退火的方式是一种有效的形成纳米晶的加工手段,可以获得性能稳定的纳米晶层,并能很好地控制纳米晶中硅量子点的颗粒大小,获得的量子点颗粒直径在3-5nm范围内。
3、本发明提供了易于引入各类高介电常数材料作为栅介质层的方法,可使器件性能不断改善。
4、利用本发明提供的制备三端耗尽型MOS纳米晶浮栅型非挥发存储器的方法,从需要的设备及原料上来说,主要是采用了电子束蒸发设备,比采用低压化学气相沉积(Low Pressure Chemical Vapor Deposition)、分子束外延(Molecular Beam Epitaxy)、原子层沉积(Atomic LayerDeposition)等方法的设备价格低,且不需要硅烷等易燃、易爆或有毒性的气体,所需的硅和氧化铪粉末价格低廉;从制备的工艺步骤上来说,本发明形成纳米晶的过程步骤少,工艺简单。这些都大大简化了制备工艺,降低了制备成本,提高了工艺稳定性和制备效率,非常有利于本发明的广泛推广和应用。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明的非挥发存储器的制备方法的流程图;
图2为在半导体衬底上进行注入形成沟道层示意图;
图3-1至图3-4为在沟道层上依次生长隧穿氧化层、纳米晶浮栅层、栅氧化层的工序流程示意图;
图4-1和图4-2为进行形成台面的工序流程示意图;
图5-1至图5-3为进行形成栅区以及分别形成源、漏电极和栅电极的工序流程示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的非挥发存储器的制备方法其具体实施方式、结构、特征及其功效,详细说明如后。
如图1所示,为本发明提供的制作三端耗尽型MOS纳米晶浮栅型非挥发存储器的方法流程图,该方法包括以下步骤:
步骤101:在半导体衬底上进行注入形成沟道层。所述半导体衬底为平整、洁净的P型(100)晶向硅片,或为绝缘体上硅SOI。采用离子注入的方法,掺入杂质磷,在P型硅衬底表面附近形成N型沟道层。
步骤102:在沟道层上依次生长薄隧穿氧化层、纳米晶浮栅层、较厚的栅氧化层,其中浮栅层由快速热退火方法生成半导体纳米晶,作为电荷存储的节点。所述薄隧穿氧化层材料为氧化硅、氧化铪、氧化锆、氧化铝或氧化铌,厚度在5nm到10nm范围内,形成方法为化学气相淀积。纳米晶浮栅层材料为二氧化硅,厚度在3nm到8nm范围内,所用设备为低温真空电子束蒸发装置,采用快速热退火法形成半导体纳米晶的条件为温度550-650℃下退火5-10分钟。较厚的栅氧化层材料为氧化硅、氧化铪、氧化锆、氧化铝或氧化铌,厚度在15nm到20nm范围内,形成方法为化学气相淀积。
步骤103:进行形成台面的工序,实现各器件之间的隔离。所述形成台面的工序包括:台面图形的光刻方法,采用针对大尺寸器件的光学曝光方法和针对小尺寸器件的电子束曝光方法,所采用的光刻胶为光学光刻胶或者电子束抗蚀剂光刻胶。形成台面的方法为湿法或干法刻蚀,刻蚀终止于衬底层,以实现各个器件之间的隔离。
步骤104:进行形成栅区以及形成栅电极和源、漏电极的工序。形成栅区工序包括:形成栅区图形光刻方法,采用针对大尺寸器件的光学曝光方法和针对小尺寸器件的电子束曝光方法,所采用的光刻胶包括光学光刻胶和电子束抗蚀剂光刻胶。形成栅区的方法为湿法或干法刻蚀,刻蚀终止于N型沟道层。形成源、漏电极和栅电极图形需要分别进行光刻,光刻方法包括针对大尺寸器件的光学曝光方法和针对小尺寸器件的电子束曝光方法,光刻胶包括光学光刻胶和电子束抗蚀剂光刻胶。栅电极和源、漏电极材料是金属Al和Au混合层,采用电子束蒸发、热蒸发或者溅射的方法得到,剥离采用丙酮、乙醇、去离子水液体超声方法。源、漏电极制作完成后,在400℃下退火15分钟以形成良好的欧姆接触。栅电极制作完成后,不需要退火。
实施例1
在本发明的一个实施例中,制备三端耗尽型MOS纳米晶浮栅型非挥发存储器,首先在半导体衬底上进行注入形成沟道层,然后在沟道层上依次生长薄隧穿氧化层、纳米晶浮栅层、较厚的栅氧化层,其中浮栅层由快速热退火方法生成半导体纳米晶,作为电荷存储的节点;接着进行形成台面的工序,实现各器件之间的隔离;最后进行形成栅区以及分别形成源、漏电极和栅电极的工序;这样得到完整的三端耗尽型MOS纳米晶浮栅型非挥发存储器。具体分为以下过程:
请参阅图2所示,是在半导体衬底上进行注入形成沟道层的过程,将平整、洁净的P型(100)晶向硅片进行离子注入,掺入杂质磷,面密度为3×1015/cm2,从而在P型硅衬底表面附近形成N型沟道层。
请参阅图3-1至图3-4所示,是本实施例中在沟道层上依次生长薄隧穿氧化层、纳米晶浮栅层、较厚的栅氧化层的过程。
如图3-1,采用PECVD(等离子体增强化学气相沉积)法生长材料为二氧化硅的薄隧穿氧化层5nm;如图3-2,然后,采用低温真空电子束蒸发在薄隧穿氧化层上形成厚度为5nm的二氧化硅层;如图3-3,采用快速热退火的方法在600℃下退火5分钟,形成半导体纳米晶,得到纳米晶浮栅层;如图3-4,采用PECVD法生长材料为二氧化硅的较厚的栅氧化层,其厚度为15nm。
请参阅图4-1和图4-2所示,是本实施例中进行形成台面的工序过程。形成台面的工序包括:如图4-1,台面图形光刻,采用旋涂的方法涂敷9918光刻胶,时间1分钟,转速为3000转/分,前烘后采用光学曝光方法确定器件的尺寸;如图4-2,湿法腐蚀,采用湿法腐蚀的方法刻蚀至衬底层,实现各个器件之间的隔离。
请参阅图5-1至图5-3所示,是进行形成栅区以及分别形成源、漏电极和栅电极的工序流程示意图。包括:如图5-1,栅区图形光刻,其采用9918光刻胶,采用光学曝光方法确定器件的尺寸;如图5-2,进行湿法腐蚀,采用湿法腐蚀至N型沟道层形成栅区;如图5-3,形成源电极502、漏电极503和栅电极501,源电极、漏电极和栅电极的图形需要分别进行光刻,光刻工序中采用9918光刻胶,采用光学曝光方法确定器件的尺寸,栅电极和源电极、漏电极材料是采用电子束蒸发金属Al和Au获得,厚度为200nm;金属剥离采用丙酮、乙醇、去离子水液体超声方法。
源电极、漏电极制作完成后,在400℃下退火15分钟以形成良好的欧姆接触。栅电极制作完成后,不需要退火。
由上述可知,在本发明的实施例中,通过采取快速热退火的方式得到纳米晶层的方法,获得性能稳定、颗粒大小可控的纳米晶浮栅层,进行形成台面、形成栅区以及分别形成源、漏电极和栅电极的工序,最终完成三端耗尽型MOS纳米晶浮栅型非挥发存储器的制作,大大简化了制备工艺,降低了制备成本,提高了工艺稳定性和制备效率。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (11)

1、一种非挥发存储器的制备方法,其特征在于,该方法包括:
A、在半导体衬底上注入杂质形成沟道层;
B、在沟道层上依次生长隧穿氧化层、纳米晶浮栅层、栅氧化层,其中纳米晶浮栅层由快速热退火方法形成;
C、进行形成台面的工序;
D、进行形成栅区以及分别形成源电极、漏电极和栅电极的工序。
2、根据权利要求1所述的非挥发存储器的制备方法,其特征在于,所述的步骤A中所述半导体衬底为P型硅片或绝缘体上硅。
3、根据权利要求1所述的非挥发存储器的制备方法,其特征在于,所述的步骤A中所述的杂质为磷。
4、根据权利要求1所述的非挥发存储器的制备方法,其特征在于,所述的步骤B中所述隧穿氧化层材料为氧化硅、氧化铪、氧化锆、氧化铝或氧化铌,该隧穿氧化层的厚度为5-10nm。
5、根据权利要求1所述的非挥发存储器的制备方法,其特征在于,所述的步骤B中所述纳米晶浮栅层材料为二氧化硅,厚度为3nm-8nm。
6、根据权利要求1所述的非挥发存储器的制备方法,其特征在于,所述步骤B中所述的快速热退火法的退火条件是温度550-650℃,时间5-10分钟。
7、根据权利要求1所述的非挥发存储器的制备方法,其特征在于,所述的步骤B中所述的栅氧化层材料为氧化硅、氧化铪、氧化锆、氧化铝或氧化铌,该栅氧化层厚度为15nm-20nm。
8、根据权利要求1所述的非挥发存储器的制备方法,其特征在于,所述的步骤C中所述形成台面的工序包括:针对大尺寸器件的光学曝光方法或针对小尺寸器件的电子束曝光方法,采用的光刻胶包括光学光刻胶或电子束抗蚀剂光刻胶。
9、根据权利要求1所述的非挥发存储器的制备方法,其特征在于,所述的步骤C中所述形成台面的工序包括湿法或干法刻蚀,刻蚀终止于衬底层。
10、根据权利要求1所述的非挥发存储器的制备方法,其特征在于,所述的步骤D中所述形成栅区的工序包括:包括针对大尺寸器件的光学曝光方法或针对小尺寸器件的电子束曝光方法,光刻胶为光学光刻胶或电子束抗蚀剂光刻胶,并采用湿法刻蚀或干法刻蚀,刻蚀终止于N型沟道层。
11、根据权利要求1所述的非挥发存储器的制备方法,其特征在于,所述的步骤D中所述形成源电极、漏电极和栅电极的工序包括:针对大尺寸器件的光学曝光方法或针对小尺寸器件的电子束曝光方法、光刻胶为光学光刻胶或电子束抗蚀剂光刻胶;源电极、漏电极和栅电极材料是金属Al和Au混合层,采用电子束蒸发、热蒸发或者溅射的方法得到,剥离采用丙酮、乙醇、去离子水液体超声方法;先制作源、漏电极,经退火以形成欧姆接触,后制作栅电极。
CN2008102233458A 2008-09-26 2008-09-26 非挥发存储器的制备方法 Expired - Fee Related CN101399209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102233458A CN101399209B (zh) 2008-09-26 2008-09-26 非挥发存储器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102233458A CN101399209B (zh) 2008-09-26 2008-09-26 非挥发存储器的制备方法

Publications (2)

Publication Number Publication Date
CN101399209A true CN101399209A (zh) 2009-04-01
CN101399209B CN101399209B (zh) 2010-11-10

Family

ID=40517647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102233458A Expired - Fee Related CN101399209B (zh) 2008-09-26 2008-09-26 非挥发存储器的制备方法

Country Status (1)

Country Link
CN (1) CN101399209B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247669A (zh) * 2012-02-07 2013-08-14 中国科学院微电子研究所 双栅电荷俘获存储器及其制作方法
CN103779190A (zh) * 2012-10-17 2014-05-07 中国科学院微电子研究所 精细线条制备方法
CN108231823A (zh) * 2018-03-16 2018-06-29 湖北大学 一种基于氧化锆隧穿层的氧化铌选通器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247669A (zh) * 2012-02-07 2013-08-14 中国科学院微电子研究所 双栅电荷俘获存储器及其制作方法
CN103247669B (zh) * 2012-02-07 2015-06-17 中国科学院微电子研究所 双栅电荷俘获存储器及其制作方法
CN103779190A (zh) * 2012-10-17 2014-05-07 中国科学院微电子研究所 精细线条制备方法
CN103779190B (zh) * 2012-10-17 2019-08-06 中国科学院微电子研究所 精细线条制备方法
CN108231823A (zh) * 2018-03-16 2018-06-29 湖北大学 一种基于氧化锆隧穿层的氧化铌选通器件及其制造方法
CN108231823B (zh) * 2018-03-16 2020-03-24 湖北大学 一种基于氧化锆隧穿层的氧化铌选通器件及其制造方法

Also Published As

Publication number Publication date
CN101399209B (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
Ostraat et al. Synthesis and characterization of aerosol silicon nanocrystal nonvolatile floating-gate memory devices
CN102208442B (zh) 一种适合于半导体闪存器件的栅叠层结构及制备方法
CN107240606B (zh) 一种铁电场效应晶体管及其制备方法
EP2672514A1 (en) Thin film transistor memory and preparation method therefor
CN102339833B (zh) 具有高速低压操作的高可靠分裂栅非挥发性存储器结构
CN101692463B (zh) 一种混合纳米晶存储器的电容结构及其制备方法
CN101399209B (zh) 非挥发存储器的制备方法
CN104882490B (zh) 一种基于金属异质量子点的浮栅存储器的制备方法
CN101330008A (zh) 一种制作金属纳米晶非挥发性存储器的方法
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
CN105006488B (zh) 基于有机场效应晶体管的多晶硅浮栅存储器及其制备方法
CN100583400C (zh) 非挥发存储器的制备方法
CN105070763B (zh) Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法
WO2012139363A1 (zh) 一种快闪存储器及其制备方法
CN103094355A (zh) 一种纳米晶存储器及其制作方法
CN102810560B (zh) 分裂栅存储器及其制造方法
Wang et al. Nickel Nanocrystals Embedded in Metal–Alumina–Nitride–Oxide–Silicon Type Low-Temperature Polycrystalline-Silicon Thin-Film Transistor for Low-Voltage Nonvolatile Memory Application
CN101369607B (zh) 闪存单元结构及其制作方法
CN109273449A (zh) 存储器及其制造方法
Choe et al. Hybrid nanocrystal FinFET with large P/E window for MLC NAND Flash memory application
Kim et al. Memory characteristics of MOSFET with silicon nanoclusters formed using a pulse-type gas-feeding technique in the LPCVD system
CN108598083A (zh) 浮栅的制备方法及半导体结构的制备方法
You et al. Electrical characteristics of a ZrO2/SiO2 modified tunnel barrier for low-temperature non-volatile memory
Wang et al. Iridium Nanocrystal Thin-Film Transistor Nonvolatile Memory with Si3N4/SiO2 Stack of Asymmetric Tunnel Barrier
Kuang et al. Investigation of silicon NC memory with improved threshold voltage window

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INST OF MICROELECTRONICS, C. A. S

Effective date: 20130419

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20130419

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20130419

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Institute of Microelectronics

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20200926