CN102800704A - 沟槽式mos晶体管及其制造方法、集成电路 - Google Patents

沟槽式mos晶体管及其制造方法、集成电路 Download PDF

Info

Publication number
CN102800704A
CN102800704A CN2012103131053A CN201210313105A CN102800704A CN 102800704 A CN102800704 A CN 102800704A CN 2012103131053 A CN2012103131053 A CN 2012103131053A CN 201210313105 A CN201210313105 A CN 201210313105A CN 102800704 A CN102800704 A CN 102800704A
Authority
CN
China
Prior art keywords
polysilicon gate
groove
mos transistor
metal silicide
groove mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103131053A
Other languages
English (en)
Inventor
吴亚贞
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012103131053A priority Critical patent/CN102800704A/zh
Publication of CN102800704A publication Critical patent/CN102800704A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种沟槽式MOS晶体管及其制造方法、集成电路。根据本发明的沟槽式MOS晶体管包括：依次形成在衬底正面的外延层、沟道区以及源端，其中多晶硅栅位于沟道区及外延层的沟槽中，在多晶硅栅侧面及底面包围有栅氧化层；并且该沟槽式MOS晶体管还包括形成在衬底背面的漏端；其中，在所述多晶硅栅的与所述沟槽同平面的表面上形成有多晶硅栅金属硅化物层。根据本发明沟槽式MOS晶体管通过在多晶硅栅表面添加一层多晶硅栅金属硅化物层，有效地降低了栅极结构的电阻，从而降低了功耗，尤其是当沟槽式MOS晶体管被用作功率器件时的功耗。

Description

沟槽式MOS晶体管及其制造方法、集成电路
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种沟槽式MOS晶体管及其制造方法，此外，本发明还涉及一种采用了该沟槽式MOS晶体管的集成电路。
背景技术
沟槽型MOS（trench MOS）晶体管作为一种新型垂直结构器件，是在VDMOS（垂直双扩散金属-氧化物半导体场效应晶体管）的基础上发展起来的，两者均属于高元胞密度器件。但该结构与前者相比有许多性能优点：如更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关速度。同时由于沟槽型MOS晶体管的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。
图1是沟槽式MOS晶体管的剖面结构示意图。以沟槽式NMOS功率MOS晶体管为例，该沟槽式MOS晶体管在硅衬底上生长有一层N型外延层4，电子由源端1经沟道区3从衬底流出，漏端从衬底底面的金属层引出。多晶硅栅2位于沟道区3及N型外延层4的沟槽中，在多晶硅栅2侧面及底面包围有栅氧化层，用于将多晶硅栅2隔离。
相应地，在现有技术的沟槽式MOS晶体管制造方法中，首先在衬底上形成沟槽，随后在沟槽的内表面上沉积栅极氧化物层，此后在沟槽中沉积栅极多晶硅以形成多晶硅栅，这样就形成了沟槽式MOS晶体管的栅极结构。随后，在形成沟槽式MOS晶体管的栅极结构之后形成阱，之后形成源极。最后，形成接触孔以及位线的硅化物，然后形成金属布线。
但是，对于现有技术的沟槽式MOS晶体管，其栅极结构的电阻较大，不适合用于例如作为功率沟槽式MOS晶体管之类的应用情况。
因此，希望能够提供一种可以有效降低沟槽式MOS晶体管的栅极结构的电阻大小的技术方案。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效降低沟槽式MOS晶体管的栅极结构的电阻大小的沟槽式MOS晶体管及其制造方法，以及采用了该沟槽式MOS晶体管的集成电路。
为了实现上述技术目的，本发明的第一方面提出一种沟槽式MOS晶体管，其包括：依次形成在衬底正面的外延层、沟道区以及源端，其中多晶硅栅位于沟道区及外延层的沟槽中，在多晶硅栅侧面及底面包围有栅氧化层；并且该沟槽式MOS晶体管还包括形成在衬底背面的漏端；其中，在所述多晶硅栅的与所述沟槽同平面的表面上形成有多晶硅栅金属硅化物层。
优选的，所述多晶硅栅金属硅化物层是通过下述步骤形成的：首先溅射金属钛，此后进行第一次快速退火，在多晶硅栅表面形成高阻相的金属硅化物，此后去除多晶硅栅区域以外因氧化层阻挡未形成硅化物的金属钛，最后进行第二次快速退火形成低阻相的金属硅化物。
优选的，所述沟槽式MOS晶体管被用作功率器件。
根据本发明的第二方面，提供了一种沟槽式MOS晶体管制造方法，其包括：第一步骤：提供衬底；第二步骤：在衬底上形成沟槽；第三步骤：在沟槽的内表面上沉积栅极氧化物层；第四步骤：在沟槽中沉积栅极多晶硅以形成多晶硅栅；第五步骤：在所述多晶硅栅的与所述沟槽同平面的表面上形成多晶硅栅金属硅化物层；由此形成沟槽式MOS晶体管的栅极结构。
优选的，在所述第五步骤中，所述多晶硅栅金属硅化物层是通过下述步骤形成的：首先溅射金属钛，此后进行第一次快速退火，在多晶硅栅表面形成高阻相的金属硅化物，此后去除多晶硅栅区域以外因氧化层阻挡未形成硅化物的金属钛，最后进行第二次快速退火形成低阻相的金属硅化物。
优选的，所述第一次快速退火的退火温度为600℃-700℃。
优选的，所述第二次快速退火的退火温度为750℃-850℃。
优选的，在所述第五步骤中，通过湿法刻蚀来去除金属钛。
根据本发明的第三方面，提供了一种采用了根据本发明的第一方面所述的沟槽式MOS晶体管的集成电路。
根据本发明,通过在多晶硅栅表面添加一层多晶硅栅金属硅化物层，有效地降低了栅极结构的电阻，从而降低了功耗，尤其是当沟槽式MOS晶体管被用作功率器件时的功耗。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的沟槽式MOS晶体管的结构。
图2示意性地示出了根据本发明第一实施例的沟槽式MOS晶体管的结构。
图3示意性地示出了根据本发明第二实施例的沟槽式MOS晶体管制造方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
<第一实施例>
图2示意性地示出了根据本发明第一实施例的沟槽式MOS晶体管的结构。
如图2所示，根据本发明第一实施例的沟槽式MOS晶体管包括：依次形成在衬底正面的外延层4、沟道区3以及源端1，其中多晶硅栅2位于沟道区3及外延层4的沟槽中，在多晶硅栅2侧面及底面包围有栅氧化层5（用于将多晶硅栅2隔离）；并且该沟槽式MOS晶体管还包括形成在衬底背面的漏端。
与现有技术不同的是，在所述多晶硅栅2的与所述沟槽同平面的表面上形成有多晶硅栅金属硅化物层6。
根据本发明第一实施例的沟槽式MOS晶体管通过在多晶硅栅2表面添加一层多晶硅栅金属硅化物层6，有效地降低了栅极结构的电阻，从而降低了功耗，尤其是当根据本发明第一实施例的沟槽式MOS晶体管被用作功率器件时的功耗。
优选的，所述多晶硅栅金属硅化物层6是通过下述步骤形成的：首先溅射金属钛，此后进行第一次快速退火（例如退火温度为600℃-700℃），在多晶硅栅表面形成高阻相的金属硅化物，此后去除多晶硅栅区域以外，因氧化层阻挡未形成硅化物的金属钛（例如通过湿法刻蚀来去除金属钛），最后进行第二次快速退火形成低阻相的金属硅化物（例如退火温度为750℃-850℃）。
根据本发明的另一优选实施例，本发明还提供了一种采用了上述沟槽式MOS晶体管的集成电路。
<第二实施例>
图3示意性地示出了根据本发明第二实施例的沟槽式MOS晶体管制造方法的流程图。
如图3所示，根据本发明第二实施例的沟槽式MOS晶体管制造方法包括：
第一步骤S1：提供衬底；
第二步骤S2：在衬底上形成沟槽；
第三步骤S3：在沟槽的内表面上沉积栅极氧化物层；
第四步骤S4：在沟槽中沉积栅极多晶硅以形成多晶硅栅；
第五步骤S5：在所述多晶硅栅的与所述沟槽同平面的表面上形成多晶硅栅金属硅化物层；这样就形成了沟槽式MOS晶体管的栅极结构。
此后，例如，如图3所示，可随后执行第六步骤S6：形成阱，并形成源极；以及例如可进一步执行第七步骤S7：形成接触孔以及位线的硅化物，然后形成金属布线。
其中，在所述第五步骤S5中，优选的，所述多晶硅栅金属硅化物层6是通过下述步骤形成的：首先溅射金属钛，此后进行第一次快速退火（例如退火温度为600℃-700℃），在多晶硅栅表面形成高阻相的金属硅化物，此后去除多晶硅栅区域以外，因氧化层阻挡未形成硅化物的金属钛（例如通过湿法刻蚀来去除金属钛），最后进行第二次快速退火形成低阻相的金属硅化物（例如退火温度为750℃-850℃）。
根据本发明第二实施例的沟槽式MOS晶体管制造方法通过在多晶硅栅表面添加一层多晶硅栅金属硅化物层，有效地降低了栅极结构的电阻，从而降低了功耗，尤其是当根据本发明第一实施例的沟槽式MOS晶体管被用作功率器件时的功耗。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种沟槽式MOS晶体管，其特征在于包括：依次形成在衬底正面的外延层、沟道区以及源端，其中多晶硅栅位于沟道区及外延层的沟槽中，在多晶硅栅侧面及底面包围有栅氧化层；并且该沟槽式MOS晶体管还包括形成在衬底背面的漏端；其中，在所述多晶硅栅的与所述沟槽同平面的表面上形成有多晶硅栅金属硅化物层。
2.如权利要求1所述的沟槽式MOS晶体管，其特征在于，所述多晶硅栅金属硅化物层是通过下述步骤形成的：首先溅射金属钛，此后进行第一次快速退火，在多晶硅栅表面形成高阻相的金属硅化物，此后去除多晶硅栅区域以外因氧化层阻挡未形成硅化物的金属钛，最后进行第二次快速退火形成低阻相的金属硅化物。
3.如权利要求1或2所述的沟槽式MOS晶体管，其特征在于，所述沟槽式MOS晶体管被用作功率器件。
4.一种沟槽式MOS晶体管制造方法，其特征在于包括：
第一步骤：提供衬底；
第二步骤：在衬底上形成沟槽；
第三步骤：在沟槽的内表面上沉积栅极氧化物层；
第四步骤：在沟槽中沉积栅极多晶硅以形成多晶硅栅；
第五步骤：在所述多晶硅栅的与所述沟槽同平面的表面上形成多晶硅栅金属硅化物层；由此形成沟槽式MOS晶体管的栅极结构。
5.如权利要求4所述的沟槽式MOS晶体管制造方法，其特征在于，在所述第五步骤中，所述多晶硅栅金属硅化物层是通过下述步骤形成的：首先溅射金属钛，此后进行第一次快速退火，在多晶硅栅表面形成高阻相的金属硅化物，此后去除多晶硅栅区域以外因氧化层阻挡未形成硅化物的金属钛，最后进行第二次快速退火形成低阻相的金属硅化物。
6.如权利要求5所述的沟槽式MOS晶体管制造方法，其特征在于，所述第一次快速退火的退火温度为600℃-700℃。
7.如权利要求5或6所述的沟槽式MOS晶体管制造方法，其特征在于，所述第二次快速退火的退火温度为750℃-850℃。
8.如权利要求5或6所述的沟槽式MOS晶体管制造方法，其特征在于，在所述第五步骤中，通过湿法刻蚀来去除金属钛。
9.一种采用了根据权利要求1至3之一所述的沟槽式MOS晶体管的集成电路。
CN2012103131053A 2012-08-29 2012-08-29 沟槽式mos晶体管及其制造方法、集成电路 Pending CN102800704A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103131053A CN102800704A (zh) 2012-08-29 2012-08-29 沟槽式mos晶体管及其制造方法、集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103131053A CN102800704A (zh) 2012-08-29 2012-08-29 沟槽式mos晶体管及其制造方法、集成电路

Publications (1)

Publication Number Publication Date
CN102800704A true CN102800704A (zh) 2012-11-28

Family

ID=47199763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103131053A Pending CN102800704A (zh) 2012-08-29 2012-08-29 沟槽式mos晶体管及其制造方法、集成电路

Country Status (1)

Country Link
CN (1) CN102800704A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913780A (zh) * 2023-07-20 2023-10-20 瑶芯微电子科技(上海)有限公司 一种屏蔽栅沟槽型mos器件结构及其制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030168695A1 (en) * 2002-03-07 2003-09-11 International Rectifier Corp. Silicide gate process for trench MOSFET
US6635535B2 (en) * 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US20040012050A1 (en) * 2002-07-19 2004-01-22 Hitachi, Ltd. Semiconductor device
US20040041207A1 (en) * 2002-09-02 2004-03-04 Kabushiki Kaisha Toshiba Trench gate type semiconductor device and fabricating method of the same
CN1586012A (zh) * 2001-11-15 2005-02-23 通用半导体公司 具有低栅极电荷的沟槽金属氧化物半导体场效应晶体管
CN1700422A (zh) * 2004-05-19 2005-11-23 上海宏力半导体制造有限公司 改善金属硅化物工艺产生桥连现象的清洗方法
US20060197148A1 (en) * 2005-02-04 2006-09-07 Hsu Hsiu-Wen Trench power moset and method for fabricating the same
CN101140871A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 半导体器件中金属硅化物接触的制造方法
CN101656268A (zh) * 2009-07-24 2010-02-24 上海宏力半导体制造有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN101937841A (zh) * 2009-07-02 2011-01-05 上海华虹Nec电子有限公司 降低功率场效应晶体管栅极电阻的方法及结构
CN102376756A (zh) * 2010-08-26 2012-03-14 上海华虹Nec电子有限公司 多晶硅栅极结构
CN102446973A (zh) * 2010-09-30 2012-05-09 飞兆半导体公司 通过低温处理形成的umos半导体器件
CN102496571A (zh) * 2011-12-19 2012-06-13 杭州士兰集成电路有限公司 低势垒肖特基二极管的制作方法及结构
US20120256258A1 (en) * 2011-04-11 2012-10-11 Great Power Semiconductor Corp. Trench power mosfet structure with high cell density and fabrication method thereof

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1586012A (zh) * 2001-11-15 2005-02-23 通用半导体公司 具有低栅极电荷的沟槽金属氧化物半导体场效应晶体管
US6635535B2 (en) * 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US20030168695A1 (en) * 2002-03-07 2003-09-11 International Rectifier Corp. Silicide gate process for trench MOSFET
US20040012050A1 (en) * 2002-07-19 2004-01-22 Hitachi, Ltd. Semiconductor device
US20040041207A1 (en) * 2002-09-02 2004-03-04 Kabushiki Kaisha Toshiba Trench gate type semiconductor device and fabricating method of the same
CN1700422A (zh) * 2004-05-19 2005-11-23 上海宏力半导体制造有限公司 改善金属硅化物工艺产生桥连现象的清洗方法
US20060197148A1 (en) * 2005-02-04 2006-09-07 Hsu Hsiu-Wen Trench power moset and method for fabricating the same
CN101140871A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 半导体器件中金属硅化物接触的制造方法
CN101937841A (zh) * 2009-07-02 2011-01-05 上海华虹Nec电子有限公司 降低功率场效应晶体管栅极电阻的方法及结构
CN101656268A (zh) * 2009-07-24 2010-02-24 上海宏力半导体制造有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN102376756A (zh) * 2010-08-26 2012-03-14 上海华虹Nec电子有限公司 多晶硅栅极结构
CN102446973A (zh) * 2010-09-30 2012-05-09 飞兆半导体公司 通过低温处理形成的umos半导体器件
US20120256258A1 (en) * 2011-04-11 2012-10-11 Great Power Semiconductor Corp. Trench power mosfet structure with high cell density and fabrication method thereof
CN102496571A (zh) * 2011-12-19 2012-06-13 杭州士兰集成电路有限公司 低势垒肖特基二极管的制作方法及结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
严利人，周卫，刘道广编著: "《微电子制造技术概论》", 31 March 2010 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913780A (zh) * 2023-07-20 2023-10-20 瑶芯微电子科技(上海)有限公司 一种屏蔽栅沟槽型mos器件结构及其制备方法

Similar Documents

Publication Publication Date Title
CN105514111B (zh) 非挥发性存储器
US9607989B2 (en) Forming self-aligned NiSi placement with improved performance and yield
US10388650B2 (en) Semi-floating-gate power device and manufacturing method therefor
US9437731B2 (en) Semiconductor device having vertical channel, resistive memory device including the same, and method of manufacturing the same
JP2016541114A5 (ja) 半導体構造、集積回路構造、及びそれらの製造方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
TW201620131A (zh) 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法
CN103594365A (zh) Pmos晶体管的形成方法
CN103579112B (zh) Cmos及其形成方法
CN102110710A (zh) 形成有沟道应力层的半导体结构及其形成方法
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
US9460957B2 (en) Method and structure for nitrogen-doped shallow-trench isolation dielectric
US9570588B2 (en) Methods of forming transistor structures including forming channel material after formation processes to prevent damage to the channel material
CN104425520A (zh) 半导体器件及形成方法
CN104733389A (zh) 晶体管的形成方法
US9349815B2 (en) Semiconductor structure and a fabricating method thereof
CN102800704A (zh) 沟槽式mos晶体管及其制造方法、集成电路
CN104064463A (zh) 晶体管及其形成方法
CN102800583A (zh) 平面型功率mos晶体管及其制造方法
TW201423849A (zh) 半導體裝置的形成方法及半導體裝置
CN102790052B (zh) 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法
CN104143530B (zh) 晶体管及其制作方法
CN103426758B (zh) 深耗尽沟道场效应晶体管及其制备方法
CN102610592A (zh) 沟槽式mos静电释放结构制造方法以及集成电路
CN104425383B (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140430

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140430

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20121128

RJ01 Rejection of invention patent application after publication