CN104733389A - 晶体管的形成方法 - Google Patents

Abstract

一种晶体管的形成方法，包括：在基底上形成有第一栅极、位于第一栅极两侧基底中的第一源极、第一漏极；在第一源极、第一漏极上形成金属硅化物；形成刻蚀阻挡层和第一介质层，刻蚀阻挡层覆盖基底、第一栅极和金属硅化物，第一介质层高于第一栅极上的刻蚀阻挡层部分；去除高出第一栅极上表面的第一介质层和刻蚀阻挡层，至第一栅极和第一介质层上表面持平；在第一介质层上形成第二介质层，第二介质层覆盖第一栅极；刻蚀第一介质层、第二介质层和刻蚀阻挡层，形成接触孔，在刻蚀刻蚀阻挡层的条件下，不会刻蚀金属硅化物。金属硅化物的厚度符合预期厚度，金属硅化物的品质较好，可降低接触电阻，提升晶体管和其他器件之间的性能。

Description

晶体管的形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管的形成方法。

背景技术

随着集成电路的飞速发展，SiO₂作为传统的栅介质将不能满足CMOS器件高集成度的要求，需要一种高K介质材料来替代传统的SiO₂。但是，在应用中，多晶硅与高K介质材料的结合会出现许多问题，例如，多晶硅耗尽效应、过高的栅电阻等，因此，现在通常采用金属栅极替代多晶硅栅电极。目前，通常采用后栅技术形成金属栅极，后栅技术是在基底上进行源/漏区离子注入操作以及退火步骤完成之后形成金属栅极。使用高K栅介质层加金属栅极的CMOS器件与传统的CMOS器件相比，可以显著降低MOS场效应晶体管的阈值电压(Threshold voltage，Vt)。

现有的使用金属栅极的CMOS器件形成方法包括：

参照图1，在基底1中形成浅沟槽隔离结构2，浅沟槽隔离结构2的一侧为N阱区，另一侧为P阱区；

在N阱区形成位于基底上的第一伪栅极3和在P阱区形成位于基底上的第二伪栅极4，在第一伪栅极3两侧基底中形成具有P型掺杂的sigma形锗硅层5，两锗硅层5分别作为PMOS场效应晶体管的源极、漏极，在第二伪栅极4两侧基底中形成有具有N型掺杂的U形碳硅层6，两碳硅层6分别作为NMOS场效应晶体管的源极、漏极，在锗硅层5和碳硅层6上外延生长硅帽7。为给后续形成刻蚀阻挡层和第一介质层预留足够空间，硅帽7的厚度不宜过厚；

在基底1上形成刻蚀阻挡层8，该刻蚀阻挡层8厚度较薄，覆盖基底1和基底1上的器件，之后，在刻蚀阻挡层8上形成第一介质层9，该第一介质层9上表面与基底1上表面平行，且高于第一伪栅极3和第二伪栅极4上表面。

参照图2，对第一介质层9和刻蚀阻挡层8进行化学机械研磨，至第一伪栅极3和第二伪栅极4露出，且第一介质层9上表面与第一伪栅极3和第二伪栅极4上表面基本持平。

参照图3，去除第一伪栅极形成第一伪栅沟槽（图中未示出），和去除第二伪栅极形成第二伪栅沟槽（图中未示出），之后，形成覆盖第一伪栅沟槽侧壁和底部的第一高K栅介质层10、和填充满第一伪栅沟槽的第一金属栅极11，和形成覆盖第二沟槽侧壁和底部的第二高K栅介质层12、和填充满第二伪栅沟槽的第二金属栅极13。需要说明的是，在形成第一高K栅介质层10和第二高K栅介质层12后，还要进行退火，以稳定第一高K栅介质层10和第二高K栅介质层12。

参照图4，形成第二介质层14，第二介质层14覆盖第一介质层9和第一介质层9所包围的部件，接着刻蚀硅帽7（参照图3）上的第一介质层9，露出刻蚀阻挡层8，刻蚀阻挡层8用于阻挡在刻蚀第一介质层9后继续对硅帽7造成过刻蚀；

继续刻蚀所述刻蚀阻挡层8，露出硅帽7，形成连通硅帽7的接触孔15；

之后，对硅帽7进行金属硅化处理形成金属硅化物16。需要说明的是，金属硅化物16是在第一高K栅介质层10和第二高K栅介质层12形成之后形成的，这是因为形成第一高K栅介质层10和第二高K栅介质层12过程的退火工艺会影响金属硅化物中各原子之间的稳定性，降低金属硅化物的性能。

参照图5，在所述接触孔15（参照图4）中填充满导电材料形成导电插塞17，导电插塞17与金属硅化物16电连接，实现导电插塞17和PMOS场效应晶体管的源极、漏极电连接，和NMOS场效应晶体管的源极、漏极电连接。金属硅化物16可降低导电插塞17和锗硅层5之间、导电插塞17和碳硅层16之间的接触电阻。

但是，现有的使用金属栅极的CMOS器件形成方法得到的CMOS器件性能不佳。

发明内容

本发明解决的问题是，现有的使用金属栅极的CMOS器件形成方法得到的CMOS器件性能不佳。

为解决上述问题，本发明提供一种晶体管的形成方法，该晶体管的形成方法包括：

提供基底，在所述基底上形成有第一栅极、位于所述第一栅极两侧基底中的第一源极、第一漏极；

在所述第一源极、第一漏极上形成金属硅化物；

形成刻蚀阻挡层和位于所述刻蚀阻挡层上的第一介质层，所述刻蚀阻挡层覆盖所述基底、第一栅极和金属硅化物，所述第一介质层高于所述第一栅极上的刻蚀阻挡层部分；

去除高出所述第一栅极上表面的第一介质层和刻蚀阻挡层，至所述第一栅极上表面和第一介质层上表面持平；

在所述第一介质层上形成第二介质层，所述第二介质层覆盖第一栅极；

刻蚀所述第一介质层、第二介质层和刻蚀阻挡层，形成连通金属硅化物的接触孔，在刻蚀所述刻蚀阻挡层的条件下，刻蚀阻挡层相比金属硅化物具有高刻蚀选择比，不会刻蚀金属硅化物。

可选地，所述第一栅极为前栅工艺形成的栅极。

可选地，所述第一栅极为后栅工艺形成的金属栅极。

可选地，所述金属栅极、第一源极和第一漏极的形成方法包括：

在所述基底上形成伪栅极；

在所述伪栅极两侧基底中形成第一源极、第一漏极；

在所述基底上形成第三介质层，所述第三介质层覆盖所述基底和伪栅极，所述第三介质层上表面和伪栅极上表面持平；

去除所述伪栅极形成伪栅沟槽，之后在所述伪栅沟槽中形成金属栅极；

去除所述第三介质层。

可选地，所述金属硅化物的形成方法包括：

在形成所述第一源极、第一漏极后，在所述第一源极、第一漏极上形成硅帽，所述第三介质层覆盖所述硅帽；

在去除所述第三介质层后，对所述硅帽进行金属硅化处理形成金属硅化物。

可选地，所述金属硅化物的形成方法包括：

在去除所述第三介质层后，在所述第一源极、第一漏极上形成硅帽；

对所述硅帽进行金属硅化处理形成金属硅化物。

可选地，形成所述第一源极、第一漏极的方法包括：

在所述伪栅极两侧基底中形成凹槽；

在所述凹槽中外延生长半导体材料层；

所述半导体材料层具有掺杂，具有掺杂的半导体材料层分别作为第一源极、第一漏极。

可选地，在所述凹槽中外延生长半导体材料层后，对所述半导体材料层进行离子注入，或者在外延生长半导体材料层时，对所述半导体材料层进行原位离子注入。

可选地，当所述晶体管为P型晶体管，所述凹槽为sigma形凹槽；当所述晶体管为N型晶体管，所述凹槽为U形凹槽。

可选地，当所述晶体管为P型晶体管，所述半导体材料为锗硅；当所述晶体管为N型晶体管，所述半导体材料为碳硅。

可选地，形成所述硅帽的方法为外延生长。

可选地，所述硅帽的厚度范围为

可选地，所述金属硅化物中的金属为镍、钴或钛。

可选地，所述刻蚀阻挡层的材料为SiN或SiON。

可选地，在所述伪栅沟槽侧壁、底部形成高K栅介质层，所述金属栅极覆盖所述高K栅介质层。

可选地，在所述伪栅沟槽中形成高K栅介质层和金属栅极的方法包括：

形成高K介质材料层和位于高K介质材料层上的金属栅极材料层，所述高K介质材料层覆盖所述第三介质层、伪栅沟槽侧壁和底部，所述金属栅极材料层填充满伪栅沟槽；

去除高出第三介质层上表面的高K介质材料层和金属栅极材料层，所述伪栅沟槽中剩余的高K介质材料层作为高K栅介质层，剩余的金属栅极材料层作为金属栅极。

可选地，所述晶体管为鳍式场效应晶体管；

所述基底包括底部硅层、位于所述底部硅层上的绝缘层、和位于所述绝缘层上的顶部硅层；

对所述顶部硅层进行图形化形成鳍部，所述第一栅极横跨所述鳍部；

所述第一源极、以漏极位于所述第一栅极两侧的鳍部部分中。

可选地，在所述基底上还形成有形成第二栅极、位于所述第二栅极两侧基底中的第二源极、第二漏极，所述第一栅极和第二栅极相邻，所述第二源极、第二漏极的掺杂类型和所述第一源极、第一漏极的掺杂类型相反；

在所述第二源极、第二漏极上形成金属硅化物；

所述刻蚀阻挡层还覆盖所述第二栅极，在所述第一栅极和第二栅极之间的第一介质层中形成有气孔；

去除高出所述第一栅极上表面的第一介质层和刻蚀阻挡层，所述气孔露出且形成位于第一介质层上表面的凹槽；

所述第二介质层覆盖第二栅极、填充满所述凹槽。

可选地，还包括：

在所述接触孔中填充满导电材料，所述导电材料作为导电插塞，所述导电插塞与金属硅化物电连接。

与现有技术相比，本发明的技术方案具有以下优点：

在形成刻蚀阻挡层之前，在第一源极、第一漏极上形成金属硅化物。在刻蚀所述刻蚀阻挡层的条件下，相比硅，金属硅化物对刻蚀阻挡层具有低刻蚀选择比，基本不会刻蚀金属硅化物。金属硅化物的厚度符合预期厚度，金属硅化物的品质较好，可降低接触电阻，提升晶体管和其他器件之间的性能。

进一步地，在基底上形成第一栅极时，还在基底上形成第二栅极，第一栅极和第二栅极分别为类型相反的两晶体管的栅极，且所述第一栅极和第二栅极相邻。在形成第一介质过程中，会在第一栅极和第二栅极之间的第一介质层中形成有气孔。在去除高出所述第一栅极上表面的第一介质层和刻蚀阻挡层后，气孔露出且形成位于第一介质层上表面的凹槽。之后，第二介质层填充满所述凹槽。相比于现有技术的凹槽被金属材料填充，本技术方案的凹槽被介质材料填充，确保第一介质层和第二介质层起到良好的隔离效果。

附图说明

图1～图5是现有技术的包括金属栅极的CMOS器件在形成过程中的剖面结构示意图；

图6～图14是本发明具体实施例的晶体管在形成过程中的剖面结构示意图；

图15～图17是本发明另一实施例的晶体管在形成过程中的剖面结构示意图；

图18～图23是本发明又一实施例的晶体管在形成过程中的剖面结构示意图。

具体实施方式

针对现有技术存在的问题进行分析，发现：参照图4，相比于硅帽7的厚度，金属硅化物16的厚度明显变薄，小于预期厚度，这使得后续导电插塞17和锗硅层5（参照图5）之间的接触电阻、导电插塞17和碳硅层6（参照图5）之间的接触电阻增大，信号传递稳定性下降、速率较低，进而造成CMOS器件性能不佳。究其原因，虽然刻蚀阻挡层8可在刻蚀第一介质层9后阻挡过刻蚀硅帽7，但是，在接着刻蚀所述刻蚀阻挡层8时，为使硅帽7全部露出以进行金属硅化处理形成金属硅化物16，通常会在刻蚀所述刻蚀阻挡层8时，过刻蚀硅帽7，这就造成硅帽7的厚度减薄最终形成的金属硅化物16的厚度较薄。

另外，参照图1，随着集成度提高，相邻两第一伪栅极3和第二伪栅极4之间的间距减小，在沉积形成第一介质层9时，在第一伪栅极3和第二伪栅极4之间的第一介质层9中形成气孔20，气孔20与第一伪栅极3上表面和第二伪栅极4上表面基本持平。参照图2，在化学机械研磨第一介质层9后，气孔20（参照图1）破裂，在对应气孔20（参照图1）位置的第一介质层9上表面形成一个较小凹槽21。参照图3，在形成第一金属栅极11和第二金属栅极13过程，凹槽21（参照图2）中填充满金属材料22。参照图4，金属材料22被第二介质层14所覆盖。当CMOS器件工作时，该金属材料22会降低第一介质层9和第二介质层14的隔离效果，造成相邻第一金属栅极和第二金属栅极的信号串扰，影响CMOS器件的性能。

为解决上述问题，本发明技术方案提出了一种新的晶体管形成方法。使用该方法，在形成刻蚀阻挡层之前，在所述第一源极、第一漏极上形成金属硅化物。在刻蚀所述刻蚀阻挡层的条件下，相比硅，金属硅化物对刻蚀阻挡层具有低刻蚀选择比，基本不会刻蚀金属硅化物。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

在本实施例中，使用后栅工艺形成金属栅极。

参照图6，提供基底100，在所述基底100上形成有伪栅极101；

在所述伪栅极101侧壁形成侧墙102；

以所述侧墙102为掩模，对伪栅极101两侧基底进行离子注入形成第一源极103、第一漏极104。

在具体实施例中，在基底100上形成伪栅极101的方法包括：

在所述基底100上形成伪栅极材料层，所述伪栅极材料为非晶碳、或多晶硅，具体使用化学气相沉积（Chemical Vapor Deposition，CVD）或物理气相沉积（Physical Vapor Deposition，PVD）形成；

对所述伪栅极材料层进行图形化形成伪栅极101。

在伪栅极101侧壁形成侧墙102的方法包括：

在基底100上形成侧墙材料层，侧墙材料层覆盖伪栅极101和基底100，侧墙材料为SiN、SiON、SiOBN或SiOCN，具体使用化学气相沉积或原子层沉积（Atomic Layer Deposition，ALD）；

回刻蚀所述侧墙材料层，去除伪栅极101上、基底100上的侧墙材料层，剩余伪栅极101侧壁的侧墙材料层作为侧墙102。

对第一源极103和第一漏极104中注入的离子类型与待形成的晶体管的类型有关：当待形成的晶体管为P型晶体管，第一源极103和第一漏极104中注入的离子为P型离子；当待形成的晶体管为N型晶体管，第一源极103和第一漏极104中注入的离子为N型离子。

在具体实施例中，基底100可以是硅基底、锗基底或者绝缘体上硅基底等；或者基底100的材料还可以包括其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本领域的技术人员可以根据需要选择基底，因此基底的类型不应限制本发明的保护范围。

参照图7，在第一源极103、第一漏极104上形成硅帽105。

在第一源极103和第一漏极104上形成硅帽105的方法为外延生长。具体地，在基底上形成掩模层，该掩模层露出第一源极103和第一漏极104，之后使用外延生长法，在第一源极103和第一漏极104上形成硅帽105。

硅帽105的厚度范围为如果硅帽105的厚度小于后续金属硅化物较薄，无法起到降低导电插塞和源极、漏极之间的接触电阻的作用。如果硅帽105的厚度大于则后续金属硅化物厚度较大，将没有足够的空间形成刻蚀阻挡层和第一介质层。

参照图8，在基底100上形成第三介质层113，第三介质层113覆盖基底100、硅帽105和伪栅极101，第三介质层113上表面和伪栅极101上表面基本持平。

在基底100上形成第三介质层113的方法包括：

第三介质层113的材料为氧化硅，使用高密度等离子体(High DensityPlasma，HDP)沉积、HARP或流动化学气相沉积（Flowable Chemical VaporDeposition，FCVD）形成氧化硅层，此三种工艺均具有良好的填充性，其中HARP为CVD工艺的一种，该氧化硅层覆盖基底100、硅帽105和伪栅极101，且高于伪栅极101；

化学机械研磨或回刻蚀氧化硅层，至伪栅极101上表面露出，剩余氧化硅层作为第一介质层113，第一介质层113和伪栅极101上表面持平，。

第三介质层113的厚度范围为以足够填充伪栅极101周围基底上的的空间。

参照图9，去除伪栅极101（参照图8）形成伪栅沟槽（图中未示出）；

在伪栅沟槽侧壁和底部形成高K栅介质层106，和填充满伪栅沟槽的金属栅极107，金属栅极106覆盖高K栅介质层106，金属栅极107上表面和第三介质层113上表面基本持平。

在伪栅沟槽中形成高K栅介质层106和金属栅极107的方法包括：

形成高K介质材料层和位于高K介质材料层上的金属栅极材料层，具体可使用化学气相沉积或物理气相沉积，高K介质材料层覆盖所述第三介质层113、伪栅沟槽侧壁和底部，所述金属栅极材料层覆盖高K介质材料层并填充满伪栅沟槽；

使用化学机械研磨或回刻蚀，去除高出第三介质层113上表面的高K介质材料层和金属栅极材料层，伪栅沟槽中剩余的高K介质材料层作为高K栅介质层106，剩余的金属栅极材料层作为金属栅极107。

本实施例的高K栅介质层和金属栅极的形成方法，尤其适用于20nm技术节点工艺及20nm以下技术节点工艺。

在其他实施例中，也可在形成伪栅极之前或在形成伪栅极时，形成高K栅介质层。

参照图10，去除第三介质层113（参照图9），硅帽105（参照图9）露出；

对硅帽105进行金属硅化处理形成金属硅化物108。

在具体实施例中，对硅帽105进行金属硅化处理的方法包括：

在硅帽105上形成金属材料，该金属材料为镍、钴或钛，具体可使用化学气相沉积或物理气相沉积，在本实施例中使用物理气相沉积，如溅射；

接着，进行高温处理，金属材料进入硅帽105，并与硅帽105中的硅反应生成金属硅化物108。

在其他实施例中，金属硅化物的形成方法还可以是：在去除第三介质层后，在第一源极、第一漏极上形成硅帽；之后，对硅帽进行金属硅化处理形成金属硅化物。

参照图11，在基底100上形成刻蚀阻挡层（Contact Etch Stop Layer，CESL）109和位于刻蚀阻挡层109上的第一介质层111，刻蚀阻挡层109覆盖基底100、金属栅极107和金属硅化物108，第一介质层111高于金属栅极107上的刻蚀阻挡层部分。

在具体实施例中，形成刻蚀阻挡层109和第一介质层111的方法包括：

刻蚀阻挡层109的材料为SiN或SiON，具体使用化学气相沉积、原子层沉积或其他适合工艺形成刻蚀阻挡层109；

使用等离子体增强化学气相沉积（Plasma Enhanced Chemical VaporDeposition，PECVD）、HDP沉积、HARP沉积或FCVD工艺形成第一介质层111，由于金属栅极107远高于基底和基底上的其他器件，因此，金属栅极107上的第一介质层的厚度明显大于基底上的第一介质层的厚度。

刻蚀阻挡层109在后续刻蚀第一介质层和第二介质层时，阻挡对金属硅化物造成过刻蚀。刻蚀阻挡层109的厚度范围为如果刻蚀阻挡层109的厚度小于刻蚀阻挡层109不足以起到刻蚀阻挡作用。如果刻蚀阻挡层109的厚度大于不仅是极大浪费，而且刻蚀所述刻蚀阻挡层过程也很费力。

另外，刻蚀阻挡层109还可为金属栅极107提供应力，进而改变金属栅极107的功函数，提升晶体管的性能。当待形成的晶体管为P型晶体管，刻蚀阻挡层109为金属栅极107提供压应力，当待形成的晶体管为N型晶体管，刻蚀阻挡层109为金属栅极107提供拉应力。

第一介质层111的厚度范围为如果第一介质层111的厚度小于由于金属栅极107上的第一介质层部分会高于基底100上的第一介质层部分，在后续平坦化第一介质层111时，当金属栅极107露出，金属栅极107周围的第一介质层上表面已低于金属栅极107上表面。当第一介质层111的厚度大于会造成极大浪费。

参照图12，使用化学机械研磨，去除高出金属栅极107上表面的刻蚀阻挡层和第一介质层部分，至金属栅极107上表面和第一介质层111上表面基本持平。

参照图13，在第一介质层111上形成第二介质层112，第二介质层112上表面平坦，第二介质层112覆盖第一介质层111和金属栅极107；

刻蚀第一介质层111、第二介质层112和刻蚀阻挡层109形成连通金属硅化物108的接触孔110。在刻蚀第一介质层111部分后，刻蚀阻挡层109阻挡对金属硅化物108造成过刻蚀；之后，继续刻蚀所述刻蚀阻挡层109，在刻蚀所述刻蚀阻挡层109的条件下，相比于硅，金属硅化物108对刻蚀阻挡层109具有非常低的刻蚀选择比，在保证金属硅化物108全露出的前提下，基本不会过刻蚀金属硅化物，或者可能对金属硅化物108造成微量刻蚀，该微量刻蚀不会影响金属硅化物的品质。

与现有技术相比，金属硅化物108的厚度基本不会有损耗，金属硅化物108的厚度符合预期厚度，金属硅化物108可保持较好品质。

金属硅化物108上的第一介质层部分和第二介质层部分定义了接触孔110的深度，第二介质层112的厚度范围为

参照图14，在接触孔110（参照图13）中填充满导电材料形成导电插塞120，导电插塞120电连接金属硅化物108，实现导电插塞120和第一源极、第一漏极电连接。

在本实施例中，晶体管为平面MOS晶体管。在其他实施例中，还可使用本实施例的方法形成鳍式场效应晶体管。

具体地，提供基底，基底包括底部硅层、位于底部硅层上的绝缘层、和位于所述绝缘层上的顶部硅层；

对顶部硅层进行图形化形成鳍部，金属栅极横跨鳍部；

第一源极、第一漏极位于金属栅极两侧鳍部部分中，后续将在鳍部上形成金属硅化物。除了与平面晶体管的结构差异外，其他工艺方法皆相同，可作相应参考。

本发明实施例还提供另一种半导体器的形成方法

在本实施例中，第一源极和第一漏极为嵌入式锗硅或嵌入式碳硅。

形成第一源极和第一漏极的方法包括：

参照图15，在伪栅极201两侧基底中形成凹槽202，本实施例的待形成的晶体管为P型晶体管，凹槽202为sigma形凹槽，在其他实施例中，当待形成的晶体管为N型晶体管，凹槽为U形凹槽；

参照图16，在凹槽202（参照图15）中外延生长半导体材料层203，本实施例的半导体材料层203为锗硅层，锗硅层为sigma形且具有高出基底200上表面的部分，当待形成的晶体管为N型晶体管，半导体材料层为碳硅层；

在半导体材料层203中具有掺杂，具有掺杂的半导体材料层分别作为第一源极和第一漏极。

在具体实施例中，可在凹槽202中外延生长半导体材料层203后，对半导体材料层203进行离子注入，或者在外延生长半导体材料层203时，对半导体材料层203进行原位离子注入。

参照图17，在形成高K栅介质层206和位于高K栅介质层206上的金属栅极207后，在半导体材料层203上形成金属硅化物208。对金属硅化物208的形成方法可参考前述实施例的相关介绍。

之后的工艺与前述实施例相同，可作相应参考，在此不再详述。

本发明实施例还提供又一种晶体管的形成方法。

在本实施例中，将在基底上形成两个晶体管，该两个晶体管的类型相反，并协作构成CMOS器件。

参照图18，基底300中的浅沟槽隔离结构301一侧为P阱区，另一侧为N阱区，在P阱区形成有第一伪栅极302和在N阱区形成有第二伪栅极303；

在N阱区形成有位于第一伪栅极302两侧基底中的嵌入式锗硅层304，该嵌入式锗硅层304为sigma形，具有高出基底300上表面部分，该嵌入式锗硅层304中具有P型掺杂，分别作为第一源极、第一漏极；

在P阱区形成有位于第二伪栅极303两侧基底中的嵌入式碳硅层305，该嵌入式碳硅层305为U形，具有高出基底300上表面部分，该嵌入式碳硅层305中具有N型掺杂，分别作为第二源极、第二漏极；

在两锗硅层304上、碳硅层305上形成有硅帽306；

在基底300上形成有第三介质层313，该第三介质层313上表面和第一伪栅极302、第二伪栅极303上表面基本持平。

参照图19，在第一伪栅极302（参照图18）位置形成第一高K栅介质层307、和第一金属栅极308；和在第二伪栅极303（参照图18）位置形成第二高K栅介质层309、和第二金属栅极310。

参照图20，去除第三栅介质层313（参照图19），之后，对硅帽306（参照图19）进行金属硅化处理形成金属硅化物314。

参照图21，在基底300上形成刻蚀阻挡层315和位于刻蚀阻挡层315上的第一介质层311，刻蚀阻挡层315覆盖第一金属栅极308、第二金属栅极310和金属硅化物314，第一介质层311高于第一金属栅极308和第二金属栅极310上表面。

由于第一金属栅极308和第二金属栅极310之间的间距很小，这样第一金属栅极308和第二金属栅极310之间的第一介质层中形成有气孔316，该气孔316的位置大约与第一金属栅极308和第二金属栅极310上表面持平。

参照图22，化学机械研磨第一介质层311和刻蚀阻挡层315，至第一金属栅极308、第二金属栅极310上表面和第一介质层311上表面基本持平，气孔露出且形成位于第一介质层311上表面的凹槽317。

参照图23，沉积第二介质层312，第二介质层312覆盖第一金属栅极308和第二金属栅极310、填充满凹槽317（参照图23），第二介质层312上表面和第一金属栅极308、第二金属栅极310上表面持平；

之后，在第一介质层311和第二介质层312中形成电连接金属硅化物314的导电插塞318。

在现有技术中，相邻两第一金属栅极和第二金属栅极之间的第二介质层上表面的凹槽被金属材料填充。与现有技术相比，本实施例的第一介质层311上表面的凹槽被介质材料填充，确保第一介质层311和第二介质层312起到良好的隔离效果。

在前述实施例中，形成晶体管的工艺为后栅工艺。但不限于此，在其他实施例中，也可使用前栅工艺形成晶体管。除与后栅工艺的区别之外，在形成栅极、源极和漏极后的工艺与后栅工艺基本相同，可作相应参考。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种晶体管的形成方法，其特征在于，包括：

提供基底，在所述基底上形成有第一栅极、位于所述第一栅极两侧基底中的第一源极、第一漏极；

在所述第一源极、第一漏极上形成金属硅化物；

形成刻蚀阻挡层和位于所述刻蚀阻挡层上的第一介质层，所述刻蚀阻挡层覆盖所述基底、第一栅极和金属硅化物，所述第一介质层高于所述第一栅极上的刻蚀阻挡层部分；

去除高出所述第一栅极上表面的第一介质层和刻蚀阻挡层，至所述第一栅极上表面和第一介质层上表面持平；

在所述第一介质层上形成第二介质层，所述第二介质层覆盖第一栅极；

刻蚀所述第一介质层、第二介质层和刻蚀阻挡层，形成连通金属硅化物的接触孔，在刻蚀所述刻蚀阻挡层的条件下，刻蚀阻挡层相比金属硅化物具有高刻蚀选择比，不会刻蚀金属硅化物。

2.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一栅极为前栅工艺形成的栅极。

3.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一栅极为后栅工艺形成的金属栅极。

4.如权利要求3所述的晶体管的形成方法，其特征在于，所述金属栅极、第一源极和第一漏极的形成方法包括：

在所述基底上形成伪栅极；

在所述伪栅极两侧基底中形成第一源极、第一漏极；

在所述基底上形成第三介质层，所述第三介质层覆盖所述基底和伪栅极，所述第三介质层上表面和伪栅极上表面持平；

去除所述伪栅极形成伪栅沟槽，之后在所述伪栅沟槽中形成金属栅极；

去除所述第三介质层。

5.如权利要求4所述的晶体管的形成方法，其特征在于，所述金属硅化物的形成方法包括：

在形成所述第一源极、第一漏极后，在所述第一源极、第一漏极上形成硅帽，所述第三介质层覆盖所述硅帽；

在去除所述第三介质层后，对所述硅帽进行金属硅化处理形成金属硅化物。

6.如权利要求4所述的晶体管的形成方法，其特征在于，所述金属硅化物的形成方法包括：

在去除所述第三介质层后，在所述第一源极、第一漏极上形成硅帽；

对所述硅帽进行金属硅化处理形成金属硅化物。

7.如权利要求3所述的晶体管的形成方法，其特征在于，形成所述第一源极、第一漏极的方法包括：

在所述伪栅极两侧基底中形成凹槽；

在所述凹槽中外延生长半导体材料层；

所述半导体材料层具有掺杂，具有掺杂的半导体材料层分别作为第一源极、第一漏极。

8.如权利要求7所述的晶体管的形成方法，其特征在于，在所述凹槽中外延生长半导体材料层后，对所述半导体材料层进行离子注入，或者在外延生长半导体材料层时，对所述半导体材料层进行原位离子注入。

9.如权利要求7所述的晶体管的形成方法，其特征在于，当所述晶体管为P型晶体管，所述凹槽为sigma形凹槽；当所述晶体管为N型晶体管，所述凹槽为U形凹槽。

10.如权利要求7所述的晶体管的形成方法，其特征在于，当所述晶体管为P型晶体管，所述半导体材料为锗硅；当所述晶体管为N型晶体管，所述半导体材料为碳硅。

11.如权利要求5或6所述的晶体管的形成方法，其特征在于，形成所述硅帽的方法为外延生长。

12.如权利要求5或6所述的晶体管的形成方法，其特征在于，所述硅帽的厚度范围为

13.如权利要求1所述的晶体管的形成方法，其特征在于，所述金属硅化物中的金属为镍、钴或钛。

14.如权利要求1所述的晶体管的形成方法，其特征在于，所述刻蚀阻挡层的材料为SiN或SiON。

15.如权利要求4所述的晶体管的形成方法，其特征在于，在所述伪栅沟槽侧壁、底部形成高K栅介质层，所述金属栅极覆盖所述高K栅介质层。

16.如权利要求15所述的晶体管的形成方法去，其特征在于，在所述伪栅沟槽中形成高K栅介质层和金属栅极的方法包括：

形成高K介质材料层和位于高K介质材料层上的金属栅极材料层，所述高K介质材料层覆盖所述第三介质层、伪栅沟槽侧壁和底部，所述金属栅极材料层填充满伪栅沟槽；

去除高出第三介质层上表面的高K介质材料层和金属栅极材料层，所述伪栅沟槽中剩余的高K介质材料层作为高K栅介质层，剩余的金属栅极材料层作为金属栅极。

17.如权利要求1所述的晶体管的形成方法，其特征在于，所述晶体管为鳍式场效应晶体管；

所述基底包括底部硅层、位于所述底部硅层上的绝缘层、和位于所述绝缘层上的顶部硅层；

对所述顶部硅层进行图形化形成鳍部，所述第一栅极横跨所述鳍部；

所述第一源极、以漏极位于所述第一栅极两侧的鳍部部分中。

18.如权利要求1所述的晶体管的形成方法，其特征在于，在所述基底上还形成有形成第二栅极、位于所述第二栅极两侧基底中的第二源极、第二漏极，所述第一栅极和第二栅极相邻，所述第二源极、第二漏极的掺杂类型和所述第一源极、第一漏极的掺杂类型相反；

在所述第二源极、第二漏极上形成金属硅化物；

所述刻蚀阻挡层还覆盖所述第二栅极，在所述第一栅极和第二栅极之间的第一介质层中形成有气孔；

去除高出所述第一栅极上表面的第一介质层和刻蚀阻挡层，所述气孔露出且形成位于第一介质层上表面的凹槽；

所述第二介质层覆盖第二栅极、填充满所述凹槽。

19.如权利要求1所述的晶体管的形成方法，其特征在于，还包括：

在所述接触孔中填充满导电材料，所述导电材料作为导电插塞，所述导电插塞与金属硅化物电连接。