CN103730433A

CN103730433A - 导电栓塞及导电栓塞的形成方法

Info

Publication number: CN103730433A
Application number: CN201210393120.3A
Authority: CN
Inventors: 韩秋华; 黄敬勇
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2012-10-16
Filing date: 2012-10-16
Publication date: 2014-04-16
Anticipated expiration: 2032-10-16
Also published as: CN103730433B

Abstract

一种导电栓塞及导电栓塞的形成方法，其中，导电栓塞的形成方法包括：提供半导体衬底，在半导体衬底上形成有栅极，栅极两侧的半导体衬底内形成有源区和漏区；在半导体衬底上形成应力层和位于应力层上的层间介质层，应力层覆盖栅极、源区和漏区；在层间介质层和应力层中形成接触孔；在接触孔的侧壁形成衬垫层；形成衬垫层后，清洗接触孔，以清除在形成接触孔过程中产生的聚合物，其中衬垫层用于防止应力层在清洗接触孔过程中遭到腐蚀；在形成接触孔后，在接触孔内沉积导电材料，形成导电栓塞。衬垫层的存在，可以避免后续清洗接触孔中聚合物时的应力层遭到腐蚀，进一步使得栅极与导电栓塞不会发生接触，确保半导体器件性能良好。

Description

导电栓塞及导电栓塞的形成方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种导电栓塞及导电栓塞的形成方法。

背景技术

现有技术的形成导电栓塞的方法：参照图1，提供半导体衬底10，在所述半导体衬底10上依次形成栅介质层11、栅极12、位于栅极12周围的侧墙13；在半导体衬底10上形成源区、漏区（未示出）；参照图1，在栅极12、源区和漏区上形成金属硅化物（Silicide）14，例如硅化镍（Ni₂Si）；参照图2，使用应力接近技术（Stress Proximity Technology，SPT）去除侧墙13；继续参照图2，在半导体衬底10上形成应力层15，所述应力层15的材料选择氮化硅；参照图3，在应力层15上形成层间介质层16；参照图4，在层间介质层16上形成图形化的光刻胶层，定义出接触孔17的位置，然后以图形化的光刻胶层为掩膜刻蚀层间介质层16、应力层15形成接触孔17，至金属硅化物14暴露停止刻蚀；之后在接触孔17内填充导电材料，形成导电栓塞。

当形成的晶体管为PMOS晶体管时，应力层15对栅极12下的沟道区的应力为压应力；在所述晶体管为NMOS晶体管时，应力层15对所述沟道区的应力为张应力。应力层15对沟道区提供应力，可以改变沟道区中硅材料的晶格参数，从而改变其能隙和载流子迁移率，因此通过引入应力来改善晶体管的电学性能成为越来越常用的手段。而且，在形成应力层15之前，应用应力接近技术，去除栅极周围的侧墙13，使得应力层15更接近所述沟道区，对沟道区的应力增大，进一步提高沟道区的载流子迁移率，提升半导体器件的性能。但是随着半导体器件之间的最小间距（pitch）越小，传统材料的应力层已无法提供较大的应力，使得半导体器件的性能出现显著下降。

因此，在现有技术中，人们使用类金刚石碳（Diamond-Like Carbon）材料的应力层，相对于传统的氮化硅材料的应力层，类金刚石碳可以提供更大的应力，预期可以更好地改善半导体器件的性能。但是，在现实生产中，半导体器件的性能并没有如预期的那样得到明显的提升。

更多关于导电栓塞的形成方法的介绍，请参见2012年8月22日公开的、公开号为CN101882594B的中国专利文献。

发明内容

本发明解决的问题是利用现有技术的方法形成导电栓塞，使得半导体器件的性能下降。

为解决上述问题，本发明提供了一种新的导电栓塞的形成方法，包括：

提供半导体衬底，在所述半导体衬底上形成有栅极，栅极两侧的半导体衬底内形成有源区和漏区；

在所述半导体衬底上形成应力层和位于所述应力层上的层间介质层，所述应力层覆盖所述栅极、源区和漏区；

在所述层间介质层和应力层中形成接触孔；

在所述接触孔的侧壁形成衬垫层；

形成所述衬垫层后，清洗所述接触孔，以清除在形成接触孔过程中产生的聚合物，其中所述衬垫层用于防止所述应力层在清洗接触孔过程中遭到腐蚀；

在形成所述接触孔后，在所述接触孔内沉积导电材料，形成导电栓塞。

可选的，所述应力层的材料为类金刚石碳。

可选的，形成应力层之前，还包括：在所述半导体衬底上形成氧化硅层。

可选的，所述衬垫层的材料为氧化硅。

可选的，所述在接触孔的侧壁形成衬垫层的方法包括：

在所述层间介质层上、接触孔的底部和侧壁沉积衬垫层；

去除层间介质层上、接触孔底部的衬垫层，剩余接触孔侧壁的衬垫层。

可选的，所述沉积衬垫层的方法为化学气相沉积方法。

可选的，在所述化学气相沉积方法中，沉积的温度范围为200～300℃，通入的气体包括硅烷气体和氧气。

可选的，所述去除层间介质层上、接触孔底部的衬垫层的方法，使用光刻、刻蚀工艺。

可选的，所述在层间介质层和应力层中形成接触孔的方法，使用光刻、刻蚀工艺。

可选的，所述清洗接触孔，使用的清洗剂包括H₂SO₄和H₂O₂的混合溶液，或包括NH₄OH、H₂O₂和H₂O的混合溶液。

可选的，所述衬垫层的厚度为3～10nm。

可选的，所述提供半导体衬底，在栅极周围的半导体衬底上形成有侧墙，所述侧墙在形成所述应力层前被去除。

可选的，所述栅极的材料为多晶硅，在形成应力层之前，在所述栅极、源区和漏区上形成金属硅化物。

可选的，所述栅极作为伪栅极，所述伪栅极的材料为多晶硅，在形成应力层之前，在所述源区和漏区上形成金属硅化物。

可选的，所述导电材料为钨或铜。

本发明还提供一种导电栓塞，包括：

位于半导体衬底上的接触孔，所述半导体衬底上还形成有栅极，栅极两侧的半导体衬底内形成有源区和漏区，在所述半导体衬底上还具有应力层和位于所述应力层上的层间介质层，所述应力层覆盖所述栅极、源区和漏区，其中，所述接触孔位于所述层间介质层和所述应力层中；

在所述接触孔侧壁形成有衬垫层，所述衬垫层用于防止所述应力层在清洗接触孔过程中遭到腐蚀；

在接触孔内填充有导电材料。

可选的，所述应力层的材料为类金刚石碳。

可选的，所述应力层与所述半导体衬底之间还具有氧化硅层。

可选的，所述导电材料为钨或铜。

与现有技术相比，本发明具有以下优点：

本发明在形成接触孔后，在接触孔的侧壁形成衬垫层，该衬垫层为应力层与导电栓塞之间的阻挡层。衬垫层的存在，可以避免后续清洗接触孔中聚合物时的应力层遭到腐蚀，进一步使得栅极与导电栓塞不会发生接触，确保半导体器件性能良好。

在具体实施例中，使用类金刚石碳材料的应力层，可以更好地发挥应力作用，提升沟道区中载流子迁移率，提高半导体器件的性能。而且，衬垫层对保护类金刚石碳应力层可以起到更明显的保护效果，这主要是因为类金刚石碳更容易遭到清洗接触孔过程中的酸性溶液的腐蚀。衬垫层的保护作用，使得类金刚石碳应力层更好地发挥应力作用，显著提升沟道区中载流子迁移率。

另外，在形成接触孔的光刻、刻蚀过程中，去除图形化的光刻胶步骤中通常通入氧气，类金刚石碳与氧气发生反应而遭到损伤，而形成空洞，衬垫层可以起到填充应力层空洞的作用，避免因应力层遭到腐蚀而使得导电栓塞与栅极间距离减小，进一步消除因距离减小而在栅极与导电栓塞之间产生的寄生电容，提升半导体性能。

附图说明

图1～图4是现有技术的导电栓塞的形成方法的结构示意图；

图5是本发明具体实施例的导电栓塞形成方法的流程图；

图6～图11是本发明具体实施例的导电栓塞形成方法的结构示意图。

具体实施方式

发明人针对现有技术的导电栓塞的形成方法进行了分析，发现：在形成接触孔工艺中，使用灰化工艺刻蚀层间介质层和应力层的过程中，会在接触孔中形成聚合物，因此在形成接触孔后，需要清洗接触孔，以清除该聚合物。但是，在清洗过程中通常使用的H₂SO₄和H₂O₂的混合溶液（SPM），会对应力层的侧壁造成腐蚀。尤其当所述应力层的材料为类金刚石碳时，SPM酸性溶液会腐蚀类金刚石碳应力层的侧壁。当应力层的侧壁遭到腐蚀后，存在栅极与接触孔内的导电材料直接发生接触的现象，导致栅极与相邻接触孔内的导电材料发生短路，其结果必然影响到半导体器件的性能，使半导体器件的性能下降。即使现有技术中没有应用应力接近技术去除侧墙，侧墙可以在导电栓塞与栅极之间起到一定的阻挡作用，但导电栓塞与栅极的距离减小，也会在导电材料与栅极之间产生较大的寄生电容，同样会影响到半导体器件的性能。

发明人针对以上问题，经过创造性劳动，提出了本发明的导电栓塞的形成方法。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明能够以很多不同于在此描述的其他方式来实施。基于本发明实施例，本领域技术人员没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参照图6，并结合图5，执行步骤S51，提供半导体衬底100，在所述半导体衬底100上形成有栅极101，在栅极101两侧的半导体衬底100内形成有源区和漏区。

在具体实施例中，半导体衬底100的材料可以为单晶或硅锗；也可以是绝缘体上硅（SOI）；或者还可以包括其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。在半导体衬底100中形成有隔离沟槽结构（图中未示），将相邻的有源区相互隔离。半导体衬底100内还具有阱区（图中未示）。

在具体实施例中，所述栅极101和半导体衬底100之间形成栅介质层（未示出），所述栅介质层的材料可以为氧化硅等本领域技术人员公知的材料。

在具体实施例中，所述栅极101的材料为多晶硅或者金属，所述多晶硅栅极以及金属栅极的形成方法为本领域技术人员所知的现有技术，在此不再赘述。

在具体实施例中，在栅极101周围形成有侧墙，侧墙起到对栅极的保护作用。所述侧墙可以为单层结构也可以为叠层结构，侧墙的材料为氮化硅、氮氧化硅或氧化硅的一种或多种组合。所述侧墙在后续形成应力层前会被减薄或去除，以减小应力层与沟道区的距离，增大应力层对沟道区的应力，提高沟道区中载流子的迁移率。

在具体实施例中，以栅极101为掩模，在栅极101两侧进行离子注入，形成源区和漏区。在具体实施例中，为防止栅极101受到离子损伤，通常在栅极101上形成硬掩模层，所述硬掩模层在后续形成应力层之前被去除。若栅极周围形成有侧墙，侧墙也起到掩模作用。形成源区和漏区的工艺为本领域技术人员所熟知的技术，在此不再赘述。

在具体实施例中，若栅极为前栅工艺制成，即栅极101的材料为多晶硅，参照图7，在形成源区、漏区后，可以在栅极101、源区和漏区（未全示出）上形成金属硅化物103；若所述栅极101为后栅工艺的伪栅极，可以在源区和漏区上形成金属硅化物103。所述金属硅化物103的材料选择硅化镍或者硅化钴。

在具体实施例中，形成所述金属硅化物103的方法采用溅射技术来沉积。以硅化镍材料的金属硅化物，在溅射情况下，栅极、源区和漏区顶部的硅原子在镍沉积期间可以与镍原子反应，在栅极、源区和漏区顶部形成（硅化镍）Ni₂Si层。所述Ni₂Si层可以降低在栅极、源区和漏区上形成的导电栓塞与栅极、源区和漏区的接触电阻。

参照图8，并结合图5，执行步骤S52，在半导体衬底100上依次形成应力层104、位于应力层104上的层间介质层105。所述应力层104覆盖半导体衬底100上的栅极101、源区和漏区及半导体衬底100的其他区域。在其他实施例中，当栅极、源区和漏区上形成有金属硅化物时，所述应力层覆盖金属硅化物。

在具体实施例中，所述应力层104选择类金刚石碳（Diamond-LikeCarbon）。形成所述应力层104的方法可以采用化学气相沉积工艺。与传统的氮化硅应力层相比，类金刚石碳应力层可以对栅极101下的沟道区提供更稳定更大的应力，而且类金刚石碳应力层的厚度更薄。具体地说，传统的氮化硅应力层可以提供2～3GPa的应力，而类金刚石碳应力层却可以提供大于6.4GPa的应力。更稳定、更大的应力作用，可以提高栅极101下的沟道区中载流子的迁移率，提升半导体器件的性能。在具体实施例中，在离子注入形成的晶体管为PMOS晶体管时，应力层104的应力为压应力，在所述晶体管为NMOS晶体管时，应力层104的应力为张应力。

在具体实施例中，为了使类金刚石碳应力层的粘附更加牢固，起到较佳的应力作用，可以在半导体衬底100上形成应力层104之前，在半导体衬底100上形成一层氧化硅层106，所述类金刚石碳应力层覆盖氧化硅层106并与氧化硅层106紧密贴合，确保类金刚石碳应力层的生长更加牢固，不易疏松。

在具体实施例中，所述层间介质层105的材料为氧化硅。当然，层间介质层105的材料不限于氧化硅，也可以为低k材料以及超低k材料。形成层间介质层105的方法为本发明技术人员所熟知的技术，在此不再赘述。

参照图9和图10，并结合图5，执行步骤S53，在层间介质层105和应力层104中形成接触孔107，其中，接触孔107的底部为栅极、源区、漏区（未全示出）。在具体实施例中，当栅极、源区和漏区上形成有金属硅化物时，接触孔107的底部为金属硅化物。

在具体实施例中，形成接触孔107的方法，使用光刻、刻蚀工艺，包括步骤：首先，在层间介质层105上形成图形化的光刻胶层，所述图形化的光刻胶层定义接触孔107的位置；以所述图形化的光刻胶层为掩模依次刻蚀层间介质层105、应力层104；去除图形化的光刻胶层，形成接触孔107。在本实施例中，所述刻蚀层间介质层105和应力层104的方法，使用干法刻蚀工艺，可以实现较佳的各向异性的精确刻蚀。

参照图9和图10，并结合图5，执行步骤S54，在形成接触孔107后，在接触孔107的侧壁形成衬垫层108，所述衬垫层108使得应力层104与接触孔107中的导电材料隔开，用于防止应力层104在后续清洗接触孔过程中遭到腐蚀。

在具体实施例中，在接触孔107的侧壁形成衬垫层108的方法，包括步骤：在层间介质层105、接触孔107的底部和侧壁沉积衬垫层，使用化学气相沉积法；在沉积衬垫层后，去除层间介质层105上、接触孔107底部的衬垫层，剩余接触孔侧壁的衬垫层，在该过程中，使用干法刻蚀，可以实现各向异性刻蚀。

在具体实施例中，所述衬垫层108的材料选择氧化硅。在本实施例的化学气相沉积方法中，温度范围为200～300℃。若化学气相沉积工艺的温度低于该温度范围，无法形成衬垫层；若温度高于该温度范围，如高于类金刚石碳应力层的温度，会影响类金刚石碳的性质（如分子结构）而改变类金刚石碳应力层的应力大小或方向，并影响该应力层对栅极的应力作用。其中，通入的气体包括硅烷气体和氧气。最终，形成的侧壁衬垫层108的厚度范围为3～10nm。

参照图9和10，并结合图5，执行步骤S55，在形成衬垫层108后，清洗接触孔107，以清除在形成接触孔107过程中产生的聚合物。在具体工艺中，所述聚合物为使用干法刻蚀工艺刻蚀层间介质层105、应力层104过程中产生的副产物，沉积在接触孔107中，主要沉积在接触孔底部，所述聚合物会影响到后续的导电栓塞与栅极、源区、漏区之间的连结性能，并最终影响半导体器件的性能。因此，在本实施例中，可以使用H₂SO₄和H₂O₂的混合溶液（SPM），或NH₄OH、H₂O₂和H₂O的混合溶液（SC1）清除该聚合物。在清除该聚合物的过程中，由于衬垫层108的存在，所述应力层104不会遭到额外腐蚀，消除栅极101与接触孔107内的导电材料发生接触短路的可能性，提升半导体器件性能。在本实施例中，应力层104的材料使用类金刚石碳，类金刚石碳应力层的完整性可以更好地发挥应力作用，为沟道区提供更大的应力作用。

在具体实施例中，正如前文所述，在提供的半导体衬底100上栅极101的周围形成有侧墙，但是一般应用应力接近技术，在应力层104形成之前就被去除。即使所述侧墙并没有被去除，可以起到阻挡接触孔107内的导电材料与栅极101接触。但是，在具体实践中，最终形成的导电栓塞与栅极101之间产生了较大的寄生电容，寄生电容的产生会影响半导体器件之间的信号传递。因此，本实施例的衬垫层108可以填充应力层104的被腐蚀部分留下的空洞，避免导电栓塞与栅极101之间的距离减小，消除可能出现的寄生电容。

另外，在前述形成接触孔107的过程中的去除图形化的光刻胶层步骤，通入的气体中包含氧气，氧气会与类金刚石碳中的碳发生反应而损伤类金刚石碳应力层，增大了栅极101与导电栓塞发生接触短路的可能性。本实施例的衬垫层108可以填充应力层104遭损伤留下的空洞，阻挡栅101极与导电栓塞发生接触。

参照图10和图11，并结合图5，执行步骤S56，在形成接触孔107后，在接触孔107内沉积导电材料，形成导电栓塞109。在具体实施例中，首先使用化学气相沉积工艺在层间介质层105和接触孔107中沉积导电材料，然后使用化学机械抛光工艺，使接接触孔107内的导电材料的表面与层间介质层105持平，形成导电栓塞109。

在具体实施例中，所述导电材料为钨或铜金属。优选钨金属，则导电栓塞为钨塞。当导电材料为钨时，由于衬垫层108的阻挡，使得沉积过程中钨金属不会扩散接触到类金刚石碳应力层，避免钨腐蚀类金刚石碳应力层，防止钨接触到栅极101，进一步确保半导体器件之间不会发生导通，提升了半导体器件的性能。另外，氮化钛层也进一步充当了金属钨的扩散阻挡层。

参照图10和图11，本发明还提供一种导电栓塞109，所述导电栓塞109包括：

位于半导体衬底100上的接触孔107，所述半导体衬底100上还形成有栅极101，栅极101两侧的半导体衬底100内形成有源区和漏区（未示出），在半导体衬底100上还具有应力层104和位于应力层104上的层间介质层105，应力层104覆盖栅极101、源区和漏区，其中，所述接触孔107位于层间介质层105和应力层104中；

在所述接触孔的侧壁上形成有衬垫层108，衬垫层108用于防止应力层104在清洗接触孔107过程中遭到腐蚀；

在所述接触孔107内填充有导电材料。

在具体实施例中，所述衬垫层108起到隔离导电材料与应力层104和层间介质层105的作用。

在具体实施例中，衬垫层108的材料选择氧化硅。

在具体实施例中，应力层104的材料为类金刚石碳。

在具体实施例中，在应力层104与半导体衬底100之间还具有氧化硅层（未示出）。所述氧化硅层确保类金刚石碳应力层更牢固附着在半导体衬底，防止所述应力层疏松脱落。

在具体实施例中，所述接触孔底部为栅极、源区和漏区。在具体实施例中，所述导电材料选择钨或铜金属。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种导电栓塞的形成方法，其特征在于，包括：

在所述层间介质层和应力层中形成接触孔；

在所述接触孔的侧壁形成衬垫层；

2.如权利要求1所述的导电栓塞的形成方法，其特征在于，所述应力层的材料为类金刚石碳。

3.如权利要求2所述的导电栓塞的形成方法，其特征在于，形成应力层之前，还包括：在所述半导体衬底上形成氧化硅层。

4.如权利要求1所述的导电栓塞的形成方法，其特征在于，所述衬垫层的材料为氧化硅。

5.如权利要求1所述的导电栓塞的形成方法，其特征在于，所述在接触孔的侧壁形成衬垫层的方法包括：

在所述层间介质层上、接触孔的底部和侧壁沉积衬垫层；

6.如权利要求5所述的导电栓塞的形成方法，其特征在于，所述沉积衬垫层的方法为化学气相沉积方法。

7.如权利要求6所述的导电栓塞的形成方法，其特征在于，在所述化学气相沉积方法中，沉积的温度范围为200～300℃，通入的气体包括硅烷气体和氧气。

8.如权利要求5所述的导电栓塞的形成方法，其特征在于，所述去除层间介质层上、接触孔底部的衬垫层的方法，使用光刻、刻蚀工艺。

9.如权利要求1所述的导电栓塞的形成方法，其特征在于，所述在层间介质层和应力层中形成接触孔的方法，使用光刻、刻蚀工艺。

10.如权利要求1所述的导电栓塞的形成方法，其特征在于，所述清洗接触孔，使用的清洗剂包括H₂SO₄和H₂O₂的混合溶液，或包括NH₄OH、H₂O₂和H₂O的混合溶液。

11.如权利要求1所述的导电栓塞的形成方法，其特征在于，所述衬垫层的厚度为3～10nm。

12.如权利要求1所述的导电栓塞的形成方法，其特征在于，所述提供半导体衬底，在栅极周围的半导体衬底上形成有侧墙，所述侧墙在形成所述应力层前被去除。

13.如权利要求1所述的导电栓塞的形成方法，其特征在于，所述栅极的材料为多晶硅，在形成应力层之前，在所述栅极、源区和漏区上形成金属硅化物。

14.如权利要求1所述的导电栓塞的形成方法，其特征在于，所述栅极作为伪栅极，所述伪栅极的材料为多晶硅，在形成应力层之前，在所述源区和漏区上形成金属硅化物。

15.如权利要求1所述的导电栓塞的形成方法，其特征在于，所述导电材料为钨或铜。

16.一种导电栓塞，其特征在于，包括：

在接触孔内填充有导电材料。

17.如权利要求16所述的导电栓塞，其特征在于，所述衬垫层的材料为氧化硅。

18.如权利要求16所述的导电栓塞，其特征在于，所述应力层的材料为类金刚石碳。

19.如权利要求16所述的导电栓塞，其特征在于，所述应力层与所述半导体衬底之间还具有氧化硅层。

20.如权利要求16所述的导电栓塞，其特征在于，所述导电材料为钨或铜。