CN113506770B - 一种半导体器件的制备方法及半导体器件 - Google Patents
一种半导体器件的制备方法及半导体器件 Download PDFInfo
- Publication number
- CN113506770B CN113506770B CN202110785513.8A CN202110785513A CN113506770B CN 113506770 B CN113506770 B CN 113506770B CN 202110785513 A CN202110785513 A CN 202110785513A CN 113506770 B CN113506770 B CN 113506770B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- forming
- dielectric layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 169
- 239000011241 protective layer Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000002955 isolation Methods 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims description 28
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- 239000011259 mixed solution Substances 0.000 claims description 8
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000000908 ammonium hydroxide Substances 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 230000003073 embolic effect Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000007521 mechanical polishing technique Methods 0.000 claims description 3
- 238000010992 reflux Methods 0.000 claims description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 20
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 9
- 230000008569 process Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体器件的制备方法及半导体器件，其制备方法包括：在衬底表面形成隔绝层；在隔绝层形成凹槽，凹槽贯穿隔绝层；在凹槽内和隔绝层上形成保护层；在保护层上形成介质层；形成接触孔，接触孔分别贯穿保护层和介质层至衬底表面。本发明的半导体器件的制备方法不仅可用于化学气相沉积也可用于物理气相沉积中金属导线短路的工艺中。本发明的制备方法简单、易操作，还可以避免金属前介电层结构中的隔绝层与形成的磷酸接触，保护金属前介电层结构的完整性，从而防止隔绝层易被腐蚀导致半导体器件短路。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种半导体器件的制备方法及半导体器件。
背景技术
在半导体器件生产过程中，目前广泛应用四乙基硅酸盐(TEOS)掺杂硼磷，通过CVD(化学气相沉积)方法形成硼磷硅玻璃(BPSG)作为金属前介电层(PMD),BPSG(硼磷硅玻璃)在高温回流后具有良好的台阶覆盖的能力，有益于后续金属层的平坦化。BPSG(硼磷硅玻璃)吸收水汽的能力很强，在一定的磷浓度下，磷容易从BPSG(硼磷硅玻璃)薄膜中析出，以五氧化二磷的形式存在，遇到环境中的水汽，易结合形成磷酸，特别在有化学清洗剂的工序或者薄膜长时间暴露空气中，析出的磷与水结合形成磷酸的几率更大。即便是采用其他材料作为金属介电层，也会形成其他种类的酸性物质，酸会腐蚀隔绝层，造成PMD结构缺失，金属填充导致器件短路失效。
发明内容
为解决上述问题，本发明的第一方面提供了一种半导体器件的制备方法，包括：在衬底表面形成隔绝层；在所述隔绝层形成凹槽，所述凹槽贯穿所述隔绝层，且所述凹槽靠近所述衬底一侧的截面积到远离所述衬底一侧的截面积逐渐增大；在所述凹槽内和所述隔绝层上形成保护层；在所述保护层上形成介质层；形成接触孔，所述接触孔分别贯穿所述保护层和所述介质层至所述衬底表面。
进一步地，在所述接触孔内形成导电栓塞；在所述导电栓塞上和所述介质层上形成金属导电层，制得半导体器件。
进一步地，所述隔绝层的厚度为20-50nm。
进一步地，所述保护层的厚度大于200nm。
进一步地，所述在所述凹槽内和所述隔绝层上形成保护层之后，还包括：高温回流。
进一步地，所述形成接触孔之后，还包括：超声波清洗。
进一步地，所述超声波清洗包括：使用体积比例为2-8：1的硫酸和双氧水混合液去除残留光刻胶有机物；使用体积比例为1：1：3-8的氢氧化铵、双氧水和纯水的混合液去除杂质微粒和部分聚合物。
进一步地，所述在所述保护层上形成介质层之后，还包括：使用化学机械抛光技术对所述介质层的表面进行打磨。
进一步地，所述在所述导电栓塞上和所述介质层上形成金属导电层包括：在所述导电栓塞上和所述介质层上利用物理气相沉积法溅镀铝金属层。
进一步地，所述在所述接触孔内形成导电栓塞包括：使用物理气相淀积法淀积金属钨薄膜，直至各所述接触孔完全填满金属钨。
根据本发明的另一个方面，提供一种半导体器件，通过采用上述方案任一项所述的制备方法所制备。
根据本发明的又一个方面，提供一种半导体器件，包括：衬底；在所述衬底表面依次层叠设置的介质层、保护层和隔绝层，所述隔绝层直接覆盖在所述衬底表面；接触孔，其贯穿所述介质层、所述保护层和隔绝层层，所述隔绝层与所述接触孔的连接处被所述保护层覆盖。
进一步地，还包括：导电栓塞，其填充满所述接触孔。
进一步地，还包括：金属导电层，其设在所述介质层远离所述衬底的表面上，且覆盖所述导电栓塞和所述介质层。
本发明的半导体器件的制备方法不仅可用于化学气相沉积也可用于物理气相沉积中金属导线短路的工艺中。本发明的半导体器件的制备方法简单、易操作，还可以避免金属前介电层结构中的隔绝层与形成的磷酸接触，保护金属前介电层结构的完整性，从而防止隔绝层易被腐蚀导致半导体器件短路。
附图说明
图1是根据本发明一实施例的半导体器件的制备方法的流程图。
图2是根据本发明一实施例的在衬底表面制备隔绝层的结构示意图。
图3是根据本发明一实施例的在所述隔绝层处开设凹槽的结构示意图。
图4是根据本发明一实施例的在所述凹槽内和所述隔绝层上形成保护层的结构示意图。
图5是根据本发明一实施例的在所述保护层上形成介质层的结构示意图。
图6是根据本发明一实施例的形成接触孔的结构示意图。
图7是根据本发明一实施例的在所述接触孔内形成导电栓塞的结构示意图。
图8是根据本发明另一实施例的半导体器件的制备方法的流程图。
图9是根据本发明一实施例的在所述导电栓塞上和所述介质层上形成金属导电层的结构示意图。
附图标记：
100：衬底；200：隔绝层；300：凹槽；400：保护层；500：介质层；600：接触孔；700：导电栓塞；800：属导电层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
图1是根据本发明一实施例的半导体器件的制备方法的流程图。
如图1所示，在本发明一实施例中，提供了一种半导体器件的制备方法，可以包括以下步骤：
图2是根据本发明一实施例的在衬底表面制备隔绝层的结构示意图。
如图2所示，
S1、在衬底100表面形成隔绝层200。
图3是根据本发明一实施例的在所述隔绝层处开设凹槽的结构示意图。
如图3所示，
S2、在所述隔绝层200形成凹槽300，所述凹槽300贯穿所述隔绝层200。
图4是根据本发明一实施例的在所述凹槽内和所述隔绝层上形成保护层的结构示意图。
如图4所示，
S3、在所述凹槽300内和所述隔绝层200上形成保护层400。
图5是根据本发明一实施例的在所述保护层上形成介质层的结构示意图。
如图5所示，
S4、在所述保护层400上形成介质层500。
S41、使用化学机械抛光技术对所述介质层500的表面进行打磨。
图6是根据本发明一实施例的形成接触孔的结构示意图。
如图6所示，
S5、形成接触孔600，所述接触孔600分别贯穿所述保护层400和所述介质层500至所述衬底100表面。
S51、将带有所述保护层400的衬底100进行高温回流。
S52、将带有所述保护层400的衬底100进行超声波清洗。
S521、使用体积比例为2-8：1的硫酸和双氧水混合液去除残留光刻胶有机物。
S522、使用体积比例为1：1：3-8的氢氧化铵、双氧水和纯水的混合液去除杂质微粒和部分聚合物。
图7是根据本发明一实施例的在所述接触孔内形成导电栓塞的结构示意图。
图8是根据本发明另一实施例的半导体器件的制备方法的流程图。
如图7和图8所示，
S6、在所述接触孔600内形成导电栓塞700。
S61、使用物理气相淀积法淀积金属钨薄膜，直至各所述接触孔600完全填满金属钨。
图9是根据本发明一实施例的在所述导电栓塞上和所述介质层上形成金属导电层的结构示意图。
如图9所示，
S7、在所述导电栓塞700上和所述介质层500上形成金属导电层800，制得半导体器件。
S71、在所述导电栓塞700上和所述介质层500上利用物理气相沉积法溅镀铝金属层。
本发明的半导体器件的制备方法不仅可用于化学气相沉积也可用于物理气相沉积中金属导线短路的工艺中。本发明的半导体器件的制备方法简单、易操作，还可以避免金属介电层500结构中的隔绝层200与形成的磷酸接触，保护金属介电层500结构的完整性，从而防止隔绝层200易被腐蚀导致半导体器件短路。
所述半导体器件的制备方法还可以包括：所述半导体器件的制备方法还包括：在衬底100表面形成隔绝层200；在所述隔绝层200形成凹槽300，所述凹槽300贯穿所述隔绝层200；
在一可选实施例中，所述衬底100为金属硅化物。
在一可选实施例中，所述隔绝层200为氮化硅薄膜。
在一可选实施例中，所述在衬底100表面形成隔绝层200可以包括：在衬底100表面使用化学气相淀积法制备一层氮化硅薄膜。
在一可选实施例中，所述在所述隔绝层200形成凹槽300可以包括：利用干法刻蚀在在所述隔绝层200开设所述凹槽300。
在一可选实施例中，所述在所述隔绝层200形成凹槽300可以包括：通过曝光显影找出并确定所述凹槽300的位置。
在一可选实施例中，所述凹槽300内的所述隔绝层200将作为形成接触孔刻蚀的停止层。
在一可选实施例中，所述半导体器件的制备方法还可以包括：在所述凹槽300内和所述隔绝层200上形成保护层400。
在一可选实施例中，所述保护层400为硼磷硅玻璃薄膜。
在一可选实施例中，所述在所述凹槽300内和所述隔绝层200上形成保护层400可以包括：在所述凹槽300内和所述隔绝层200上使用化学气相淀积法制备一层硼磷硅玻璃薄膜。
在一可选实施例中，所述半导体器件的制备方法还可以包括：在所述保护层400上形成介质层500。
在一可选实施例中，所述介质层500为二氧化硅薄膜。
在一可选实施例中，所述在所述保护层400上形成介质层500可以包括：在所述保护层400上使用化学气相淀积法制备一层二氧化硅薄膜。
在一可选实施例中，所述介质层500的厚度大于200nm。所述保护层400的硬度相对较小，后续平坦化工艺容易造成划伤，沉积这一层二氧化硅薄膜可以减轻划伤的发生。
在一可选实施例中，所述半导体器件的制备方法还可以包括：形成接触孔600，所述接触孔600分别贯穿所述保护层400和所述介质层500至所述衬底100表面。
本发明中，氮化硅薄膜与磷酸反应造成结构缺失，不限于此，为避免其他性质的薄膜与其他可能形成的腐蚀性溶液进行反应，此方法同样适用。
在一可选实施例中，所述形成接触孔600可以包括：通过曝光显影，找出所述凹槽300的位置，根据所述凹槽300的位置定义出所述接触孔600的位置。
在一可选实施例中，所述形成接触孔600还可以包括：利用等离子干法刻蚀的工艺，在定义出的所述位置刻蚀接触孔600；刻蚀到底部的保留的停止层。
在一可选实施例中，所述刻蚀到底部的停止层之后，还可以包括：再适当过量刻蚀，使各处接触孔600底部的停止层全部刻蚀干净，直至接触孔600完全形成。
在一可选实施例中，所述半导体器件的制备方法还可以包括：在所述接触孔600内形成导电栓塞材料700。
在一可选实施例中，所述导电栓塞材料700为金属钨。
在一可选实施例中，所述半导体器件的制备方法还可以包括：在所述导电栓塞材料700上和所述介质层500上形成金属导电层800。
在一可选实施例中，所述介质层500可以由low K材料制成。
在一可选实施例中，所述介质层500可以由氧化硅制成。
在一优选实施例中，所述介质层500可以为硼磷硅玻璃薄膜。
在一可选实施例中，且所述凹槽300靠近所述衬底100一侧的截面积到远离所述衬底100一侧的截面积逐渐增大
在一可选实施例中，所述隔绝层200的厚度为20-50nm。由于氮化硅中具有大量的电子陷阱，电子在其薄膜中迁移率极低，这一层的作用是俘获游离电荷，阻止其进入有源区，导致阈值电压的漂移，同时也作为后续接触孔刻蚀的停止层。
在一可选实施例中，所述保护层400的厚度大于200nm。这一层的作用是吸收少量湿气和捕获游离杂质金属离子。
在一可选实施例中，所述在所述凹槽300内和所述隔绝层200上形成保护层400之后，还可以包括：高温回流。所述高温回流可以使膜层(即隔绝层200和保护层400)更紧密。
在沉积所述介质层500后进行高温回流，使所述介质层500具有良好的台阶覆盖和致密性。
在一可选实施例中，所述形成接触孔600之后，还可以包括：超声波清洗。此过程中即使有析出的磷与水结合形成磷酸，由于氮化硅层与接触孔隔绝，不会造成隔绝层200与磷酸反应，有效地保护了隔绝层200阻挡电荷的作用。
在一可选实施例中，所述超声波清洗可以包括：使用体积比例为2-8：1的硫酸和双氧水混合液去除残留光刻胶有机物。
在一可选实施例中，所述超声波清洗可以包括：使用体积比例为1：1：3-8氢氧化铵、双氧水和纯水的混合液去除杂质微粒和部分聚合物。
在一可选实施例中，所述在所述保护层400上形成介质层500之后，还可以包括：使用化学机械抛光技术对所述介质层500的表面进行打磨。打磨可以帮助后续的金属导电层800能均匀沉积。
在一可选实施例中，所述在所述导电栓塞700上和所述介质层500上形成金属导电层800可以包括：在所述导电栓塞700上和所述介质层500上利用物理气相沉积法溅镀铝金属层，形成导通电路。
在一可选实施例中，所述在所述接触孔600内形成导电栓塞700可以包括：使用物理气相淀积法淀积金属钨薄膜，直至各所述接触孔600完全填满金属钨。
在一可选实施例中，所述在所述接触孔600内形成导电栓塞700还可以包括：
使用化学机械抛光技术，去除接触孔600以外的金属钨，使金属钨栓塞顶部和所述介质层500覆盖区域的顶部处于同一水平面。在本发明另一实施例中，提供了一种半导体器件，通过采用上述方案任一项所述的制备方法所制备。
在本发明又一实施例中，提供了一种半导体器件，可以包括：衬底100；在所述衬底100表面依次层叠设置的介质层500、保护层400和隔绝层200，所述隔绝层200直接覆盖在所述衬底100表面；接触孔600，其贯穿所述介质层500、所述保护层400和隔绝层200层，所述隔绝层200与所述接触孔600的连接处被所述保护层400覆盖。
本发明中，氮化硅薄膜与磷酸反应造成结构缺失，不限于此，为避免其他性质的薄膜与其他可能形成的腐蚀性溶液进行反应，此结构同样适用。
在一可选实施例中，所述半导体器件还可以包括：导电栓塞700，其填充满所述接触孔600。
在一可选实施例中，所述半导体器件还可以包括：金属导电层800，其设在所述介质层500远离所述衬底100的表面上，且覆盖所述导电栓塞700和所述介质层500。
本发明旨在保护一种半导体器件的制备方法及半导体器件，其制备方法可以包括：在衬底100表面制备隔绝层200；在所述隔绝层200处开设凹槽300，所述凹槽300贯穿所述隔绝层200且所述凹槽300为棱台或圆台状，所述凹槽300靠近所述衬底100一侧的截面积大于远离所述衬底100一侧的截面积；在所述凹槽300内和所述隔绝层200上形成保护层400；在所述保护层400上形成介质层500；形成接触孔600，所述接触孔600分别贯穿所述保护层400和所述介质层500至所述衬底100表面；在所述接触孔600内形成导电栓塞700；在所述导电栓塞700上和所述介质层500上形成金属导电层800，制得半导体器件。本发明的半导体器件的制备方法不仅可用于化学气相沉积也可用于物理气相沉积中金属导线短路的工艺中。本发明的半导体器件的制备方法简单、易操作，还可以避免金属介电层500结构中的隔绝层200与形成的磷酸接触，保护金属介电层500结构的完整性，从而防止隔绝层200易被腐蚀导致半导体器件短路。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (14)
1.一种半导体器件的制备方法，其特征在于，包括：
在衬底（100）表面形成隔绝层（200）；
在所述隔绝层（200）形成凹槽（300），所述凹槽（300）贯穿所述隔绝层（200）；
在所述凹槽（300）内和所述隔绝层（200）上形成保护层（400）；
在所述保护层（400）上形成介质层（500）；其中，所述介质层(500)远离所述衬底(100)的顶表面为平坦表面；
形成接触孔（600），所述接触孔（600）分别贯穿所述保护层（400）和所述介质层（500）至所述衬底（100）表面。
2.根据权利要求1所述的半导体器件的制备方法，其中，还包括：
在所述接触孔（600）内形成导电栓塞材料（700）；
在所述导电栓塞材料（700）上和所述介质层（500）上形成金属导电层（800）。
3.根据权利要求1所述的半导体器件的制备方法，其中，
所述隔绝层（200）的厚度为20-50nm。
4.根据权利要求1所述的半导体器件的制备方法，其中，
所述保护层（400）的厚度大于200nm。
5.根据权利要求1所述的半导体器件的制备方法，其中，
所述在所述凹槽（300）内和所述隔绝层（200）上形成保护层（400）之后，还包括：高温回流。
6.根据权利要求1所述的半导体器件的制备方法，其中，
所述形成接触孔（600）之后，还包括：超声波清洗。
7.根据权利要求6所述的半导体器件的制备方法，其中，所述超声波清洗包括：
使用体积比例为2-8：1的硫酸和双氧水混合液去除残留光刻胶有机物；
使用体积比例为1：1：3-8的氢氧化铵、双氧水和纯水的混合液去除杂质微粒和部分聚合物。
8.根据权利要求1所述的半导体器件的制备方法，其中，
所述在所述保护层（400）上形成介质层（500）之后，还包括：使用化学机械抛光技术对所述介质层（500）的表面进行打磨。
9.根据权利要求2所述的半导体器件的制备方法，其中，所述在所述导电栓塞（700）上和所述介质层（500）上形成金属导电层（800）包括：
在所述导电栓塞（700）上和所述介质层（500）上利用物理气相沉积法溅镀铝金属层。
10.根据权利要求1所述的半导体器件的制备方法，其中，所述在所述接触孔（600）内形成导电栓塞（700）包括：
使用物理气相淀积法淀积金属钨薄膜，直至各所述接触孔（600）完全填满金属钨。
11.一种半导体器件，其特征在于，通过采用权利要求1-10任一项所述的制备方法所制备。
12.一种半导体器件，其特征在于，包括：
衬底（100）；
在所述衬底（100）表面依次层叠设置的介质层（500）、保护层（400）和隔绝层（200），所述隔绝层（200）直接覆盖在所述衬底（100）表面；
接触孔（600），其贯穿所述介质层（500）、所述保护层（400）和隔绝层（200）层，所述隔绝层（200）与所述接触孔（600）的连接处被所述保护层（400）覆盖。
13.根据权利要求12所述的半导体器件，其中，还包括：
导电栓塞（700），其填充满所述接触孔（600）。
14.根据权利要求13所述的半导体器件，其中，还包括：
金属导电层（800），其设在所述介质层（500）远离所述衬底（100）的表面上，且覆盖所述导电栓塞（700）和所述介质层（500）。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110785513.8A CN113506770B (zh) | 2021-07-12 | 2021-07-12 | 一种半导体器件的制备方法及半导体器件 |
| PCT/CN2021/107906 WO2023283989A1 (zh) | 2021-07-12 | 2021-07-22 | 一种半导体器件的制备方法及半导体器件 |
| US17/449,812 US20230010843A1 (en) | 2021-07-12 | 2021-10-03 | Method for manufacturing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110785513.8A CN113506770B (zh) | 2021-07-12 | 2021-07-12 | 一种半导体器件的制备方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113506770A CN113506770A (zh) | 2021-10-15 |
| CN113506770B true CN113506770B (zh) | 2024-02-06 |
Family
ID=78012789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110785513.8A Active CN113506770B (zh) | 2021-07-12 | 2021-07-12 | 一种半导体器件的制备方法及半导体器件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113506770B (zh) |
| WO (1) | WO2023283989A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040069812A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 듀얼 대머신 공정의 토폴로지 개선 및 불순물 제거 방법 |
| CN101989570A (zh) * | 2009-08-06 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 接触孔结构形成方法 |
| CN103730433A (zh) * | 2012-10-16 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 导电栓塞及导电栓塞的形成方法 |
| CN111739839A (zh) * | 2020-06-23 | 2020-10-02 | 武汉新芯集成电路制造有限公司 | 自对准接触孔的制造方法、半导体器件的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790965B1 (ko) * | 2002-03-09 | 2008-01-02 | 삼성전자주식회사 | 링 디펙트를 방지하기 위한 반도체 소자 및 그 제조방법 |
| US20070049006A1 (en) * | 2005-08-31 | 2007-03-01 | Gregory Spencer | Method for integration of a low-k pre-metal dielectric |
| CN102468223A (zh) * | 2010-11-16 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的形成方法 |
| CN103151301A (zh) * | 2013-02-25 | 2013-06-12 | 上海宏力半导体制造有限公司 | 半导体器件的形成方法 |
-
2021
- 2021-07-12 CN CN202110785513.8A patent/CN113506770B/zh active Active
- 2021-07-22 WO PCT/CN2021/107906 patent/WO2023283989A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040069812A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 듀얼 대머신 공정의 토폴로지 개선 및 불순물 제거 방법 |
| CN101989570A (zh) * | 2009-08-06 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 接触孔结构形成方法 |
| CN103730433A (zh) * | 2012-10-16 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 导电栓塞及导电栓塞的形成方法 |
| CN111739839A (zh) * | 2020-06-23 | 2020-10-02 | 武汉新芯集成电路制造有限公司 | 自对准接触孔的制造方法、半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113506770A (zh) | 2021-10-15 |
| WO2023283989A1 (zh) | 2023-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10515892B2 (en) | TSV interconnect structure and manufacturing method thereof | |
| US7745868B2 (en) | Semiconductor device and method of forming the same | |
| CN102148191B (zh) | 接触孔形成方法 | |
| US8350311B2 (en) | Semiconductor device | |
| CN101174588A (zh) | 具有电容器的半导体器件的制造方法 | |
| US20230209812A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US6613657B1 (en) | BPSG, SA-CVD liner/P-HDP gap fill | |
| CN104733374A (zh) | 金属互连结构及其形成方法 | |
| US7981762B2 (en) | Method of forming pre-metal dielectric layer of semiconductor device | |
| US10529726B2 (en) | Method of manufacturing memory structure | |
| US20150155163A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| CN113506770B (zh) | 一种半导体器件的制备方法及半导体器件 | |
| US20080017928A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
| US20230010843A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| US20080157379A1 (en) | Semiconductor device having metal wiring and method for fabricating the same | |
| US7557045B2 (en) | Manufacture of semiconductor device with good contact holes | |
| JP2001250795A (ja) | 半導体集積回路装置の製造方法 | |
| KR100453956B1 (ko) | 반도체 장치의 금속 배선 제조 방법 | |
| KR100526482B1 (ko) | 반도체 소자의 보호막 형성 방법 | |
| CN1525539A (zh) | 防止阻挡层被过度蚀刻的方法与结构及其应用 | |
| US20240222266A1 (en) | Semiconductor structure and manufacturing method thereof | |
| KR100644057B1 (ko) | 반도체 소자의 제조 방법 | |
| CN109835867B (zh) | 刻蚀溶液和刻蚀方法 | |
| US20020009893A1 (en) | Method of forming a conductor in a fluoride silicate glass (FSG) layer | |
| CN115863259A (zh) | 一种金属互连结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |