CN111739839A - 自对准接触孔的制造方法、半导体器件的制造方法 - Google Patents

自对准接触孔的制造方法、半导体器件的制造方法 Download PDF

Info

Publication number
CN111739839A
CN111739839A CN202010595762.6A CN202010595762A CN111739839A CN 111739839 A CN111739839 A CN 111739839A CN 202010595762 A CN202010595762 A CN 202010595762A CN 111739839 A CN111739839 A CN 111739839A
Authority
CN
China
Prior art keywords
layer
contact hole
sacrificial material
self
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010595762.6A
Other languages
English (en)
Other versions
CN111739839B (zh
Inventor
杨道虹
周俊
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202010595762.6A priority Critical patent/CN111739839B/zh
Publication of CN111739839A publication Critical patent/CN111739839A/zh
Application granted granted Critical
Publication of CN111739839B publication Critical patent/CN111739839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种自对准接触孔的制造方法、半导体器件的制造方法，通过先填充牺牲材料层于相邻栅堆叠结构之间的沟槽中，后去除待形成接触孔的区域以外的牺牲材料层，来在牺牲材料层中形成开口，进而可以在开口中填充绝缘介质层后，通过选择性刻蚀工艺去除所述牺牲材料层，以避免去除牺牲材料层的过程中，对牺牲材料层周围的绝缘介质层、侧墙及其底部的刻蚀停止层或者衬垫氧化层造成刻蚀损耗，进而能精准控制形成的自对准接触孔的形貌，从而有利于接触孔到栅极之间的距离进一步缩小，以减小芯片尺寸。

Description

自对准接触孔的制造方法、半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造技术领域，特别涉及一种自对准接触孔的制造方法、半导体器件的制造方法。
背景技术
为了追求更低的芯片制造成本，在不影响芯片性能的前提下，通常做法是最大限度地减小芯片面积。而在影响芯片面积的众多因素之中，接触孔到多晶硅栅之间的距离是不容忽视的一环。
请参考图1所示，传统的芯片制造工艺，通常的做法是：首先，在衬底100上形成栅介质层102以及多晶硅栅103后，在多晶硅栅103的侧壁上制作侧墙(spacer)104，并进一步通过源漏离子注入工艺在衬底100中形成源漏区101；然后，沉积刻蚀停止层(Etching StopLayer，ESL)105，并沉积层间介质层106；之后，刻蚀停止层105作为接触孔刻蚀停止层，在层间介质层106中打孔(即接触孔刻蚀)，以形成接触孔，并在接触孔中填充钨等金属材料，来形成接触插塞107。
其中，接触孔到多晶硅栅之间的距离S的计算公式如下：
S＝Wspacer+THKesl+(CDVgp 2+CDVct 2+OVLct2cg 2)0.5
式中，Wspacer是侧墙104的薄膜厚度，THKesl是刻蚀停止层105的薄膜厚度，CDVgp是多晶硅栅103的尺寸相比目标尺寸的随机波动值，CDVct是接触孔的尺寸相比目标尺寸的随机波动值，OVLct2cg是接触孔到多晶硅栅103的套刻偏移量。Wspacer和THKesl由器件性能决定，CDVgp、CDVct、OVLct2cg由工艺控制能力决定。
虽然先进的光刻和刻蚀技术可以有更好的控制工艺能力，但是其不能使CDVgp、CDVct、OVLct2cg接近于零。为了使CDVgp、CDVct、OVLct2cg接近于零，自对准接触孔制造工艺应运而生。如图2所示，该自对准接触孔制造工艺，会将接触孔到多晶硅栅之间的层间介质层106刻蚀掉，该刻蚀过程中，通常层间介质层106对刻蚀停止层105的刻蚀选择比在5～50之间。该自对准接触孔制造工艺可以进一步在接触孔中填充钨等金属材料，形成接触插塞107a。
然而，随着工艺节点的不断微缩，关键的物理尺寸和薄膜厚度也在不断地演进，接触孔到多晶硅栅之间的距离S的进一步微缩也迫在眉睫，由此导致刻蚀停止层105越来越薄。然而，当刻蚀停止层105过薄，不足以作为接触孔刻蚀停止层时，接触孔形貌变得不可控，如图3所示，刻蚀停止层105过薄，而层间介质层106对刻蚀停止层105的刻蚀选择比仅在在5～50之间，不够高，这就会导致接触孔刻蚀时，侧墙104和源漏区101表面的刻蚀停止层105也会被刻蚀掉，暴露出的侧墙104、层间介质层106侧壁以及源漏区101受到刻蚀，形成的接触孔形貌偏离了图2所示的理想形貌，由此造成形成的接触插塞107b与多晶硅栅103、源漏区101均电性接触，多晶硅栅103和源漏区101短路，引起器件失效。
发明内容
本发明的目的在于提供一种自对准接触孔的制造方法、半导体器件的制造方法，以解决精准控制接触孔形貌，从而有利于接触孔到栅极之间的距离进一步缩小，以减小芯片尺寸。
为解决上述技术问题，本发明提供一种自对准接触孔的制造方法，包括以下步骤：
提供一衬底，所述衬底上形成有多个栅堆叠结构以及位于每个栅堆叠结构两侧的侧墙，相邻所述栅堆叠结构相向侧的侧墙之间形成有沟槽，所述沟槽底部的所述衬底中形成有源漏区；
填充牺牲材料层于所述沟槽中；
去除待形成接触孔的区域以外的牺牲材料层，以在牺牲材料层中形成开口；
填充绝缘介质层于所述开口中；
采用选择性刻蚀工艺去除所述牺牲材料层，以形成暴露出所述源漏区的部分表面的自对准接触孔。
可选地，所述的自对准接触孔的制造方法，在填充牺牲材料层于所述沟槽中之前，还包括以下步骤：沉积刻蚀停止层于所述栅堆叠结构、侧墙和沟槽的表面上，或者，通过热氧化工艺在所述源漏区的表面上形成衬垫氧化层。
可选地，所述的自对准接触孔的制造方法，在去除所述牺牲材料层之后，还包括以下步骤：通过一过刻蚀工艺来去除所述牺牲材料层底部的刻蚀停止层或衬垫氧化层，以暴露出所述源漏区的部分表面，形成所述自对准接触孔。
可选地，所述栅堆叠结构包括依次堆叠在所述衬底上的栅介质层、多晶硅栅层、金属硅化物阻挡层以及绝缘覆盖层，所述侧墙从所述栅介质层的侧壁延伸到所述绝缘覆盖层的侧壁上。
可选地，形成所述栅堆叠结构、侧墙和源漏区的步骤包括：
在所述衬底上依次形成栅介质层、多晶硅栅层，并刻蚀多晶硅栅层和栅介质层形成多晶硅栅的同时裸露出衬底表面；
在所述多晶硅栅层的表面上形成金属硅化物阻挡层；
在所述金属硅化物阻挡层、所述多晶硅栅和所述衬底的表面上沉积绝缘覆盖层；
依次刻蚀所述绝缘覆盖层、金属硅化物阻挡层至暴露出所述衬底的表面，以形成所述栅堆叠结构；
在所述栅堆叠结构的侧壁上形成所述侧墙，相邻所述栅堆叠结构相向侧的侧墙之间形成有沟槽；
以所述栅堆叠结构和所述侧墙为掩膜，对所述沟槽底部的衬底进行源漏离子注入，以形成所述源漏区。
可选地，所述侧墙为单层侧墙或者多层材料堆叠的复合侧墙，所述侧墙的材料包括二氧化硅和/或氮化硅。
可选地，填充所述牺牲材料层于所述沟槽中的步骤包括：
沉积牺牲材料层于所述栅堆叠结构、侧墙和沟槽的表面上，沉积的牺牲材料层至少填满所述沟槽；
对所述牺牲材料层进行顶部平坦化，直至暴露出所述栅堆叠结构的顶面。
可选地，填充所述绝缘介质层于所述沟槽中的步骤包括：
沉积绝缘介质层于所述栅堆叠结构、侧墙、牺牲材料层和开口的表面上，沉积的绝缘介质层至少填满所述开口；
对所述绝缘介质层进行顶部平坦化，直至暴露出所述牺牲材料层的顶面。
可选地，所述选择性刻蚀工艺包括干法刻蚀工艺，所述干法刻蚀工艺使得所述牺牲材料层相对所述绝缘介质层具有不低于30的刻蚀选择比。
可选地，所述牺牲材料层为单层膜或者多层材料堆叠的复合膜层，所述牺牲材料层的材料包括多晶硅、单晶硅和非晶硅中的一种或者组合。
可选地，所述绝缘介质层的材料包括氧化硅、氮氧化硅中的至少一种。
可选地，所述干法刻蚀工艺的刻蚀气体包括氯气和/或溴化氢，刻蚀气体的流量为20sccm～500sccm，工艺压力为5mTorr～500mTor，射频功率为0W～600W。
基于同一发明构思，本发明还提供一种半导体器件的制造方法，包括以下步骤：提供一衬底，并采用本发明所述的自对准接触孔的制造方法，在所述衬底上形成暴露出源漏区的部分表面的自对准接触孔；以及，填充导电材料于所述自对准接触孔中，以形成接触插塞。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
1、通过先填充牺牲材料层于相邻栅堆叠结构之间的沟槽中，后去除待形成接触孔的区域以外的牺牲材料层，来在牺牲材料层中形成开口，进而可以在开口中填充绝缘介质层后，通过选择性刻蚀工艺来去除所述牺牲材料层，以避免去除牺牲材料层的过程中，对牺牲材料层周围的绝缘介质层、侧墙及其底部的刻蚀停止层或者衬垫氧化层造成刻蚀消耗，进而能精准控制形成的自对准接触孔的形貌。
2、由于本发明中通过绝缘介质层的限定作用，来选择性刻蚀去除牺牲材料层，形成自对准接触孔的工艺窗口大，且能精准控制形成的自对准接触孔的形貌，因此其可以控制接触孔到栅堆叠结构之间的距离进一步微缩，在同等产品性能的前提下，有利于得到更小的芯片面积，提供产品持续微缩的可能性，从而提高产品竞争力。
3、所述选择性刻蚀工艺能使得牺牲材料层相对所述绝缘介质层具有不低于30的刻蚀选择比，优选地，刻蚀选择比接近无限高，由此使得形成的自对准接触孔的形貌趋于完美，以满足先进工艺节点小尺寸和完美接触孔形貌的需求。
4、可以采用与现有自对准接触孔工艺中的接触孔掩膜版(CT PH mask)图案相反的新掩膜版(CT Reverse PH mask)来定义牺牲材料层的开口，或者通过正反胶的使用，不换掩膜版而定义牺牲材料层的开口，，因此本发明并不会改变整体的掩膜版数量，不会增加光刻成本。
附图说明
图1是现有技术一种接触孔结构的剖面示意图。
图2是现有技术的一种具有正常形貌的自对准接触孔结构的剖面示意图。
图3是现有技术的一种具有异常形貌的自对准接触孔结构的剖面示意图。
图4是本发明具体实施例的自对准接触孔的制造方法流程图。
图5是本发明具体实施例的自对准接触孔的制造方法中步骤S1中的器件结构俯视示意图。
图6是沿图5中的AA’线的器件结构剖视示意图。
图7是本发明具体实施例的自对准接触孔的制造方法中步骤S2中的器件结构俯视示意图。
图8是沿图7中的AA’线的器件结构剖视示意图。
图9是本发明具体实施例的自对准接触孔的制造方法中步骤S3中的器件结构俯视示意图。
图10是沿图9中的AA’线的器件结构剖视示意图。
图11是沿图9中的BB’线的器件结构剖视示意图。
图12是本发明具体实施例的自对准接触孔的制造方法中步骤S4中的器件结构俯视示意图。
图13是沿图12中的AA’线的器件结构剖视示意图。
图14是沿图12中的BB’线的器件结构剖视示意图。
图15是本发明具体实施例的自对准接触孔的制造方法中步骤S5中的器件结构俯视示意图。
图16是沿图15中的AA’线的器件结构剖视示意图。
图17是沿图15中的BB’线的器件结构剖视示意图。
图18是本发明具体实施例的半导体器件的制造方法中的器件结构俯视示意图。
图19是沿图18中的AA’线的器件结构剖视示意图。
图20是沿图18中的BB’线的器件结构剖视示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中，“和/或”的含义是二选一或者二者兼具。
请参考图4，本发明一实施例提供一种自对准接触孔的制造方法，包括以下步骤：
S1，提供一衬底，所述衬底上形成有多个栅堆叠结构以及位于每个栅堆叠结构两侧的侧墙，相邻所述栅堆叠结构相向侧的侧墙之间形成有沟槽，所述沟槽底部的所述衬底中形成有源漏区；
S2，填充牺牲材料层于所述沟槽中；
S3，去除待形成接触孔的区域以外的牺牲材料层，以在牺牲材料层中形成开口；
S4，填充绝缘介质层于所述开口中；
S5，采用选择性刻蚀工艺去除所述牺牲材料层，以形成暴露出所述源漏区的部分表面的自对准接触孔。
请参考图5和图6，在步骤S1中，提供衬底200，该衬底200可以是本领域技术人员所熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、绝缘体上锗、绝缘体上硅锗、砷化镓、磷化铟或者外延片等。所述衬底200上成有多个栅堆叠结构以及位于每个栅堆叠结构两侧的侧墙206，相邻所述栅堆叠结构相向侧的侧墙206之间形成有沟槽207，所述沟槽207底部的所述衬底中形成有源漏区201。每个栅堆叠结构包括依次堆叠在所述衬底200上的栅介质层202、多晶硅栅层203、金属硅化物阻挡层204以及绝缘覆盖层205，所述侧墙206从所述栅介质层202的侧壁自下而上一直延伸到所述绝缘覆盖层205的侧壁上。其中，在衬底200上形成栅堆叠结构、侧墙206以及源漏区201的步骤包括：
首先，可以使用热氧化工艺或者化学气相沉积工艺等，在所述衬底200上形成栅介质层202，栅介质层202的材料包括二氧化硅、氮化硅、氮氧化硅、介电常数大于3.9的高K介质中的至少一种。由于本实施例中后续采用的是多晶硅栅，因此栅介质层202优选为二氧化硅。
然后，通过低压化学气相沉积工艺或等离子体辅助化学气相沉积工艺等，在栅介质层202上沉积多晶硅，以形成用于制作多晶硅栅的多晶硅栅层203。
接着，在多晶硅栅层203上涂布光刻胶，并借助栅极掩膜版，对光刻胶进行光刻，以形成具有栅极图案的光刻胶层，并以该光刻胶层为掩膜，刻蚀多晶硅栅层203和栅介质层202至暴露出衬底200的表面，以形成多晶硅栅，栅介质层202和多晶硅栅层203形成栅堆叠结构。
在另一实施例中，在刻蚀多晶硅栅层203形成多晶硅栅之后，通过在多晶硅栅层203的表面及其裸露出的衬底200的表面上溅射沉积过渡金属，或者向多晶硅栅层203的表层注入过渡金属离子，之后进行退火处理，以在所述多晶硅栅层203的表面上形成金属硅化物阻挡层204，当通过金属沉积结合退火处理的工艺形成金属硅化物阻挡层204时，不仅多晶硅栅层203的侧壁和顶面上形成有金属硅化物阻挡层204，被多晶硅栅裸露的衬底200的表面上也形成有金属硅化物阻挡层204，其中，所述过渡金属或过渡金属离子包括钨、钛、钽、铝、铜、钼、镍、铂、铁、钴、锰等中的至少一种，本实施例中形成的金属硅化物阻挡层204为硅化钨。该金属硅化物能与后续在栅堆叠结构顶部上形成的栅极接触插塞(该栅极接触插塞用于将多晶硅栅层203向外引出)形成欧姆接触，从而降低接触电阻，减少寄生参数。
然后，通过合适的化学气相沉积工艺沉积绝缘覆盖层205，所述绝缘覆盖层205的材质包括氧化硅、氮化硅和氮氧化硅中的至少一种。绝缘覆盖层205可以是单层结构，也可以是多层材料堆叠而成的复合材料。可选地，绝缘覆盖层205的表层的材质与后续形成的绝缘介质层的材质相同，一方面，有利于使得后续形成的绝缘介质层与绝缘覆盖层205之间具有较强的粘附性；另一方面，使得后续形成的绝缘介质层与绝缘覆盖层205等共同组成具有平坦顶面的层间介质层，由此可以使得后续能直接在绝缘介质层、绝缘覆盖层205以及形成的接触插塞上制作后续的金属互连结构等，简化工艺。此外，当金属硅化物阻挡层204仅位于多晶硅栅层203的顶面上时，沉积的绝缘覆盖层205覆盖所述金属硅化物阻挡层204、所述多晶硅栅层203及暴露出的衬底200的表面上，当金属硅化物阻挡层204覆盖多晶硅栅层203的顶面和侧壁以及多晶硅栅暴露出的衬底200的表面上时，绝缘覆盖层205覆盖在金属硅化物阻挡层204的表面上。
接着，在绝缘覆盖层205上涂布光刻胶，并借助栅极掩膜版，对光刻胶进行光刻，以形成具有栅极图案的光刻胶层，并以该光刻胶层为掩膜，依次刻蚀所述绝缘覆盖层205、金属硅化物阻挡层204，至暴露出所述衬底200的表面，以形成多个栅堆叠结构。此时，栅介质层202、多晶硅栅层203、金属硅化物阻挡层204和绝缘覆盖层205组成栅堆叠结构。
之后，通过合适的化学气相沉积工艺沉积侧墙材料，沉积的侧墙材料覆盖栅堆叠结构及其暴露出的衬底200的表面，然后通过各向异性刻蚀工艺，对沉积的侧墙材料进行刻蚀，以形成侧墙206，此时，相邻所述栅堆叠结构相向侧的侧墙206之间形成有沟槽207。其中，所述侧墙206可以为单层侧墙，其材质例如是二氧化硅或氮化硅，侧墙206也可以是多层材料堆叠的复合侧墙，例如是二氧化硅和氮化硅交替形成的氧化硅-氮化硅-氧化硅复合侧墙。
接着，以所述栅堆叠结构和所述侧墙206为掩膜，对所述沟槽206底部的衬底200进行源漏离子注入，该过程可以包括采用N型离子或P型离子进行轻掺杂以及采用N型离子或P型离子进行重掺杂的步骤，离子注入后进行退火激活，以形成源漏区201。
请参考图7和图8，在步骤S2中，首先，通过热氧化工艺，在沟槽207底部的源漏区201的表面上形成衬垫氧化层208，以将源漏区201和后续沉积的牺牲材料层209隔离开来，保护源漏区201，防止后续沉积牺牲材料层的工艺影响源漏区201的性能，同时该衬垫氧化层208的厚度可以比现有技术中的刻蚀停止层(如图2中的105所示)更厚，以避免现有技术中过薄的刻蚀停止层导致自对准接触孔的形貌不良的问题。接着，可以通过合适的化学气相沉积工艺，例如高密度等离子体化学气相沉积、低压化学气相沉积或等离子体辅助化学气相沉积等，在栅堆叠结构、侧墙以及沟槽207的表面上沉积牺牲材料层209，沉积的牺牲材料层209至少填满沟槽207。然后，通过化学机械研磨(CMP)等工艺对牺牲材料层209进行顶部平坦化，直至暴露出绝缘覆盖层205的顶面，由此使得形成的牺牲材料层209填充在沟槽207中，且顶面与绝缘覆盖层205齐平。其中，所述牺牲材料层209为单层膜或者多层材料堆叠的复合膜层，所述牺牲材料层的材料包括多晶硅、单晶硅和非晶硅中的一种或者组合。
请参考图9至图11，在步骤S3中，首先，在牺牲材料层209和绝缘覆盖层205的表面上涂覆光刻胶，并采用一与现有技术中的自对准接触孔工艺中的接触孔掩膜版(CT PHmask)图案相反的掩膜版(CT Reverse PH mask)，对光刻胶进行光刻，以形成用于定义牺牲材料层209的开口的图案化的光刻胶层；或者通过正反胶的使用，不同更换掩膜版也可以形成用于定义牺牲材料层209的开口，若现有技术使用正胶，则本实施方式中使用同一种掩膜版和负胶。然后，以该图案化的光刻胶层为掩膜，刻蚀牺牲材料层209，刻蚀停止在衬垫氧化层208的表面上，由此去除待形成接触孔的区域以外的牺牲材料层209，即待形成接触孔的区域以外的区域形成开口207a，剩余的牺牲材料层209a所占的区域即为待形成接触孔的区域。本步骤中，采用牺牲材料层209相对侧墙206具有不低于5的刻蚀选择比的刻蚀工艺，来刻蚀牺牲材料层209，以形成开口207a。例如，当牺牲材料层209的材质为多晶硅、单晶硅或非晶硅或它们中两种或三种的组合，而侧墙206的材质包括二氧化硅和/或氮化硅时，采用干法刻蚀工艺且选用氯气(Cl2)和/或溴化氢(HBr)气体来刻蚀牺牲材料层209，刻蚀气体的流量为20sccm～500sccm，工艺压力为5mTorr～500mTor，射频功率为0W～600W。具体地，该干法刻蚀工艺的条例如：刻蚀气体的流量为100sccm、150sccm、200sccm、300sccm、400sccm或450sccm，工艺压力为50mTor、100mTor、150mTor、200mTor、300mTor、400mTor或450mTor，射频功率为50W、100W、150W、200W、300W、400W、450W或500W。此过程中，衬垫氧化层208和与侧墙206的材质相同，使得牺牲材料层209相对周围环境(包括侧壁和底部)均具有接近无穷大的刻蚀选择比，以在形成开口207a的过程中，不会对侧墙206以及绝缘覆盖层205和衬垫氧化层208造成刻蚀消耗，保证形成的开口207a的形貌良好，进而能够保证后续填充的绝缘介质层的形貌良好，以保证最终形成的自对准接触孔的形貌。
请参考图12至图14，在步骤S4中，首先，可以采用化学气相沉积工艺(例如高密度等离子体化学气相沉积、大气压化学气相沉积、低压化学气相沉积或等离子体辅助化学气相沉积等)或热氧化工艺等合适的工艺，沉积绝缘介质层210于所述绝缘覆盖层205、侧墙206、牺牲材料层209a和开口207a的表面上，沉积的绝缘介质层210至少填满所述开口207a；然后，通过化学机械研磨(CMP)等工艺对绝缘介质层210进行顶部平坦化，直至暴露出牺牲材料层209a的顶面，由此使得形成的绝缘介质层210填充在开口207a中，且顶面与绝缘覆盖层205、牺牲材料层209a齐平。
需要说明的是，为了保证最终形成的自对准接触孔的形貌，牺牲材料层209和绝缘介质层210的选材是相互决定的，两者的选材要能满足在步骤S5中牺牲材料层相对绝缘介质层具有大于30的刻蚀选择比的要求，且两者的最佳选材能使得在步骤S5中牺牲材料层相对绝缘介质层的刻蚀选择比接近无穷大。本实施例中，绝缘介质层210的材质包括氧化硅、氮化硅、氮氧化硅中的至少一种。可选地，绝缘介质层210的材质与衬垫氧化层208、绝缘覆盖层205以及侧墙206的材质相同。
请参考图15至图17，在步骤S5中，通过包括干法刻蚀工艺在内的选择性刻蚀工艺，刻蚀去除牺牲材料层209a，以在牺牲材料层209a的位置形成自对准接触孔207b。本步骤中，干法刻蚀工艺的刻蚀剂选取，需要使得所述牺牲材料层209a相对所述绝缘介质层210具有不低于30的刻蚀选择比，例如刻蚀选择比接近无穷大。例如当牺牲材料层209a为多晶硅、非晶硅或者单晶硅，且衬垫氧化层208、绝缘介质层210、绝缘覆盖层205以及侧墙206的材质相同，均为二氧化硅、氮化硅或氮氧化硅时，使用氯气(Cl2)和/或溴化氢(HBr)气体来刻蚀牺牲材料层209a，刻蚀气体的流量为20sccm～500sccm，工艺压力为5mTorr～500mTor，射频功率为0W～600W，以使得牺牲材料层209a相对所述绝缘介质层210等形成的周围环境，具有接近无穷大的刻蚀选择比，以在刻蚀去除牺牲材料层209a的工艺能很好地停止在衬垫氧化层208的表面上，且不会对侧墙206、绝缘覆盖层205、绝缘介质层210的侧壁以及衬垫氧化层208的顶部造成刻蚀消耗，保证形成的自对准接触孔207b的形貌良好。具体地，该刻蚀工艺的条件例如：刻蚀气体的流量为100sccm、150sccm、200sccm、300sccm、400sccm或450sccm，工艺压力为50mTor、100mTor、150mTor、200mTor、300mTor、400mTor或450mTor，射频功率为50W、100W、150W、200W、300W、400W、450W或500W。
在去除牺牲材料层209a后，进一步通过一过刻蚀工艺来刻蚀去除衬垫氧化层208，以暴露出源漏区201的顶面，该过刻蚀工艺为各向异性刻蚀工艺，刻蚀剂例如为气相氟化氢等，刻蚀气体的流量为20sccm～500sccm，工艺压力为5mTorr～500mTor，射频功率为0W～600W，不仅能够选使得衬垫氧化层208相对多晶硅栅203以及源漏区201有不低于5的刻蚀选择比，例如刻蚀选择比为5～50，且垂直刻蚀速率大于水平刻蚀速率，由此使得去除衬垫氧化层208的过刻蚀工艺能够很好地停止在源漏区201的表面，防止源漏区201造成损伤，且不会对侧墙206、绝缘覆盖层205、绝缘介质层210的侧壁进行过多损耗。具体地，该过刻蚀工艺的条件例如：刻蚀气体的流量为100sccm、150sccm、200sccm、300sccm、400sccm或450sccm，工艺压力为50mTor、100mTor、150mTor、200mTor、300mTor、400mTor或450mTor，射频功率为50W、100W、150W、200W、300W、400W、450W或500W。
当然，在本发明的其他实施例中，该过刻蚀工艺也可以是各向同性的，由此，在去除衬垫氧化层208的同时，还对侧墙206、绝缘覆盖层205、绝缘介质层210的侧壁进行修整，使形成的自对准接触孔207b的窗口变大、变得圆滑一些，有利于后续自对准接触孔207b的填充。
需要说明的是，本实施例的步骤S2中，在沉积牺牲材料层209之前，虽然是通过热氧化工艺来形成衬垫氧化层208，以保护源漏区201并将源漏区201和后续沉积牺牲材料层209隔离开，但本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，当选材合适，以使得在步骤S5的选择性刻蚀工艺中牺牲材料层和绝缘介质层210具有接近无穷大的刻蚀选择比时，也可以通过沉积工艺沉积刻蚀停止层(未图示)，覆盖于沟槽207和侧墙206以及绝缘覆盖层205的表面上，在沉积牺牲材料层后，研磨牺牲材料层的顶部至绝缘覆盖层205的顶面，以去除绝缘覆盖层205顶部上的刻蚀停止层。在步骤S5中，在去除牺牲材料层后，进一步通过合适的过刻蚀工艺打开自对准接触孔中的刻蚀停止层，以暴露出源漏区201的表面。
此外，步骤S3和步骤S5中刻蚀牺牲材料层的刻蚀工艺也不仅仅限于上述举例，在本发明的其他实施例中，可以根据牺牲材料层的材质来合理选择，只要能够使得牺牲材料层相对周围材料有较大的刻蚀选择比(例如大于30，尤其是接近无穷大)的工艺均可以适用，例如使用湿法刻蚀工艺等。
请参考图4至图20，本实施例还提供一种半导体器件的制造方法，包括以下步骤：
首先，请参考图4至图17，提供一衬底200，并采用上述的步骤S1至步骤S5，在所述衬底200上形成暴露出源漏区201的部分表面的自对准接触孔207b，具体过程可以参考上文所述，在此不再赘述。
然后，请参考图18至图20，填充导电材料于所述自对准接触孔207b中，以形成接触插塞211。具体地，先通过物理气相沉积工艺或者化学气相沉积工艺等，形成金属阻挡层(未图示)于自对准接触孔207b的侧壁及底面上，金属阻挡层可防止后续形成的导电材料扩散至多晶硅栅层203以及源漏区201中，金属阻挡层的材料可包括氮化钛、钛、钽、氮化钽等中的至少一种；然后，通过物理气相沉积工艺或者化学气相沉积工艺等，沉积导电材料，沉积的导电材料至少填满自对准接触孔207b，进一步通过化学机械研磨将沉积的导电材料的顶部平坦化至暴露出绝缘介质层210的顶面，由此形成接触插塞211。接触插塞211的材料包括金属材料(例如钨、铝、或铜)、金属合金的至少一种。
此时绝缘介质层210、绝缘覆盖层205、接触插塞211以及侧墙206的顶部齐平，绝缘介质层210、绝缘覆盖层205以及侧墙206共同组成具有平坦顶面且镶嵌有接触插塞211的层间介质层。后续，可以直接在绝缘介质层210、绝缘覆盖层205、接触插塞211以及侧墙206的顶面上沉积另一层间介质层，以进一步制作栅极接触插塞和金属互连结构等。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (13)

1.一种自对准接触孔的制造方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底上形成有多个栅堆叠结构以及位于每个栅堆叠结构两侧的侧墙，相邻所述栅堆叠结构相向侧的侧墙之间形成有沟槽，所述沟槽底部的所述衬底中形成有源漏区；
填充牺牲材料层于所述沟槽中；
去除待形成接触孔的区域以外的牺牲材料层，以在牺牲材料层中形成开口；
填充绝缘介质层于所述开口中；
采用选择性刻蚀工艺去除所述牺牲材料层，以形成暴露出所述源漏区的部分表面的自对准接触孔。
2.如权利要求1所述的自对准接触孔的制造方法，其特征在于，在填充牺牲材料层于所述沟槽中之前，还包括以下步骤：
沉积刻蚀停止层于所述栅堆叠结构、侧墙和沟槽的表面上，或者，通过热氧化工艺在所述源漏区的表面上形成衬垫氧化层。
3.如权利要求2所述的自对准接触孔的制造方法，其特征在于，在去除所述牺牲材料层之后，还包括以下步骤：
通过一过刻蚀工艺来去除所述牺牲材料层底部的刻蚀停止层或衬垫氧化层，以暴露出所述源漏区的部分表面，形成所述自对准接触孔。
4.如权利要求1所述的自对准接触孔的制造方法，其特征在于，所述栅堆叠结构包括依次堆叠在所述衬底上的栅介质层、多晶硅栅层、金属硅化物阻挡层以及绝缘覆盖层，所述侧墙从所述栅介质层的侧壁延伸到所述绝缘覆盖层的侧壁上。
5.如权利要求4所述的自对准接触孔的制造方法，其特征在于，形成所述栅堆叠结构、侧墙和源漏区的步骤包括：
在所述衬底上依次形成栅介质层、多晶硅栅层，并刻蚀多晶硅栅层和栅介质层形成多晶硅栅的同时裸露出衬底表面；
在所述多晶硅栅层的表面上形成金属硅化物阻挡层；
在所述金属硅化物阻挡层的表面上沉积绝缘覆盖层；
依次刻蚀所述绝缘覆盖层、金属硅化物阻挡层至暴露出所述衬底的表面，以形成所述栅堆叠结构；
在所述栅堆叠结构的侧壁上形成所述侧墙，相邻所述栅堆叠结构相向侧的侧墙之间形成有沟槽；
以所述栅堆叠结构和所述侧墙为掩膜，对所述沟槽底部的衬底进行源漏离子注入，以形成所述源漏区。
6.如权利要求1所述的自对准接触孔的制造方法，其特征在于，所述侧墙为单层侧墙或者多层材料堆叠的复合侧墙，所述侧墙的材料包括二氧化硅和/或氮化硅。
7.如权利要求1所述的自对准接触孔的制造方法，其特征在于，填充所述牺牲材料层于所述沟槽中的步骤包括：
沉积牺牲材料层于所述栅堆叠结构、侧墙和沟槽的表面上，沉积的牺牲材料层至少填满所述沟槽；
对所述牺牲材料层进行顶部平坦化，直至暴露出所述栅堆叠结构的顶面。
8.如权利要求1所述的自对准接触孔的制造方法，其特征在于，填充所述绝缘介质层于所述沟槽中的步骤包括：
沉积绝缘介质层于所述栅堆叠结构、侧墙、牺牲材料层和开口的表面上，沉积的绝缘介质层至少填满所述开口；
对所述绝缘介质层进行顶部平坦化，直至暴露出所述牺牲材料层的顶面。
9.如权利要求1所述的自对准接触孔的制造方法，其特征在于，所述选择性刻蚀工艺为干法刻蚀工艺,所述干法刻蚀工艺使得所述牺牲材料层相对所述绝缘介质层具有不低于30的刻蚀选择比。
10.如权利要求9所述的自对准接触孔的制造方法，其特征在于，所述牺牲材料层为单层膜或者多层材料堆叠的复合膜层，所述牺牲材料层的材料包括多晶硅、单晶硅和非晶硅中的一种或者组合。
11.如权利要求10所述的自对准接触孔的制造方法，其特征在于，所述绝缘介质层的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种。
12.如权利要求11所述的自对准接触孔的制造方法，其特征在于，所述干法刻蚀工艺的刻蚀气体包括氯气和/或溴化氢，刻蚀气体的流量为20sccm～500sccm，工艺压力为5mTorr～500mTor，射频功率为0W～600W。
13.一种半导体器件的制造方法，其特征在于，包括以下步骤：
提供一衬底，并采用权利要求1～12中任一项所述的自对准接触孔的制造方法，在所述衬底上形成暴露出源漏区的部分表面的自对准接触孔；
填充导电材料于所述自对准接触孔中，以形成接触插塞。
CN202010595762.6A 2020-06-23 2020-06-23 自对准接触孔的制造方法、半导体器件的制造方法 Active CN111739839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010595762.6A CN111739839B (zh) 2020-06-23 2020-06-23 自对准接触孔的制造方法、半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010595762.6A CN111739839B (zh) 2020-06-23 2020-06-23 自对准接触孔的制造方法、半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN111739839A true CN111739839A (zh) 2020-10-02
CN111739839B CN111739839B (zh) 2021-07-02

Family

ID=72652087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010595762.6A Active CN111739839B (zh) 2020-06-23 2020-06-23 自对准接触孔的制造方法、半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN111739839B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582341A (zh) * 2020-12-15 2021-03-30 上海集成电路研发中心有限公司 一种互连结构及其制造方法
CN113078058A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法
CN113506770A (zh) * 2021-07-12 2021-10-15 长鑫存储技术有限公司 一种半导体器件的制备方法及半导体器件
CN114725018A (zh) * 2021-01-04 2022-07-08 长鑫存储技术有限公司 存储器及其制备方法
CN115863252A (zh) * 2023-01-29 2023-03-28 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212468A (zh) * 1997-09-26 1999-03-31 常忆科技股份有限公司 自对准漏接触p沟mos快速存储器及其制造工艺
US6235627B1 (en) * 1997-06-30 2001-05-22 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20020158286A1 (en) * 2000-02-08 2002-10-31 Chediak Juan A. Symmetric device with contacts self aligned to gate
CN1378264A (zh) * 2001-03-29 2002-11-06 华邦电子股份有限公司 一种具有牺牲型填充柱的自行对准接触方法
CN1474436A (zh) * 2002-07-26 2004-02-11 ���ǵ�����ʽ���� 具有自对准节接触孔的半导体器件及其制造方法
CN1868047A (zh) * 2003-08-15 2006-11-22 微米技术有限公司 形成具有集成的金属硅化物栅电极的晶体管的方法
US20070145491A1 (en) * 2005-12-28 2007-06-28 Young Wook Shin Semiconductor device and method of manufacture
CN102810481A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN110021530A (zh) * 2017-11-30 2019-07-16 联发科技股份有限公司 晶体管及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235627B1 (en) * 1997-06-30 2001-05-22 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN1212468A (zh) * 1997-09-26 1999-03-31 常忆科技股份有限公司 自对准漏接触p沟mos快速存储器及其制造工艺
US20020158286A1 (en) * 2000-02-08 2002-10-31 Chediak Juan A. Symmetric device with contacts self aligned to gate
CN1378264A (zh) * 2001-03-29 2002-11-06 华邦电子股份有限公司 一种具有牺牲型填充柱的自行对准接触方法
CN1474436A (zh) * 2002-07-26 2004-02-11 ���ǵ�����ʽ���� 具有自对准节接触孔的半导体器件及其制造方法
CN1868047A (zh) * 2003-08-15 2006-11-22 微米技术有限公司 形成具有集成的金属硅化物栅电极的晶体管的方法
US20070145491A1 (en) * 2005-12-28 2007-06-28 Young Wook Shin Semiconductor device and method of manufacture
CN102810481A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN110021530A (zh) * 2017-11-30 2019-07-16 联发科技股份有限公司 晶体管及其形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582341A (zh) * 2020-12-15 2021-03-30 上海集成电路研发中心有限公司 一种互连结构及其制造方法
CN112582341B (zh) * 2020-12-15 2024-03-15 上海集成电路研发中心有限公司 一种互连结构及其制造方法
CN114725018A (zh) * 2021-01-04 2022-07-08 长鑫存储技术有限公司 存储器及其制备方法
CN114725018B (zh) * 2021-01-04 2024-06-21 长鑫存储技术有限公司 存储器及其制备方法
CN113078058A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法
CN113078058B (zh) * 2021-03-25 2022-06-24 长鑫存储技术有限公司 半导体结构的制作方法
CN113506770A (zh) * 2021-07-12 2021-10-15 长鑫存储技术有限公司 一种半导体器件的制备方法及半导体器件
WO2023283989A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 一种半导体器件的制备方法及半导体器件
CN113506770B (zh) * 2021-07-12 2024-02-06 长鑫存储技术有限公司 一种半导体器件的制备方法及半导体器件
CN115863252A (zh) * 2023-01-29 2023-03-28 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Also Published As

Publication number Publication date
CN111739839B (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
CN111739839B (zh) 自对准接触孔的制造方法、半导体器件的制造方法
KR100350056B1 (ko) 다마신 게이트 공정에서 자기정렬콘택패드 형성 방법
TW202046409A (zh) 半導體結構的形成方法
KR100467021B1 (ko) 반도체 소자의 콘택 구조체 및 그 제조방법
TW202020949A (zh) 半導體裝置與其形成方法
TW202113942A (zh) 半導體結構
CN109390235B (zh) 半导体结构及其形成方法
TW202011487A (zh) 半導體裝置的形成方法
US20120068270A1 (en) Semiconductor device and manufacturing method of the device
TWI817153B (zh) 半導體裝置的形成方法
US12002715B2 (en) Semiconductor device and method
KR20190024635A (ko) 반도체 디바이스를 위한 게이트 구조물
US20230326967A1 (en) Transistor gate structures and methods of forming the same
KR100502673B1 (ko) 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법
TWI822111B (zh) 半導體裝置與其形成方法
CN111106106A (zh) 半导体器件制造方法与半导体器件
WO2021213130A1 (zh) 存储器的形成方法及存储器
US11615965B2 (en) Semiconductor FinFET device and method
US7482256B2 (en) Semiconductor device and method of manufacturing the same
KR100567879B1 (ko) 살리사이드를 갖는 반도체 소자 제조 방법
CN112908840A (zh) 半导体结构及其形成方法、存储器
CN113078214B (zh) 半导体结构及其形成方法
CN112750702B (zh) 半导体器件的形成方法
US20230187216A1 (en) Semiconductor FinFET Device and Method
KR100525912B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China