CN107785268A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN107785268A CN107785268A CN201610783513.3A CN201610783513A CN107785268A CN 107785268 A CN107785268 A CN 107785268A CN 201610783513 A CN201610783513 A CN 201610783513A CN 107785268 A CN107785268 A CN 107785268A
- Authority
- CN
- China
- Prior art keywords
- coating
- sige
- layer
- semiconductor devices
- sige layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 110
- 238000000576 coating method Methods 0.000 claims abstract description 110
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 103
- 238000002955 isolation Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 238000002360 preparation method Methods 0.000 claims abstract description 7
- 239000011521 glass Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- -1 SiGeB Inorganic materials 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 94
- 239000011241 protective layer Substances 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- 241000826860 Trapezium Species 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- XYIBRDXRRQCHLP-UHFFFAOYSA-N ethyl acetoacetate Chemical compound CCOC(=O)CC(C)=O XYIBRDXRRQCHLP-UHFFFAOYSA-N 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件及其制作方法，所述制作方法包括：提供基底，所述基底中包括硅区和浅沟槽隔离结构；在所述硅区中形成定义源/漏区的凹槽；在所述凹槽中形成SiGe层；在所述SiGe层上形成第一覆盖层；回蚀刻所述浅沟槽隔离结构，以暴露所述SiGe层的侧壁；在所述SiGe层侧壁上形成第二覆盖层；在所述浅沟槽隔离结构及所述第一覆盖层和第二覆盖层上沉积氧化物层。根据本发明提出的半导体器件的制造方法，可在作为源/漏区的SiGe层顶部与侧壁上形成覆盖层，所述覆盖层可作为SiGe层与浅沟槽隔离结构之间的保护层，并可以避免后续工艺对SiGe层的损伤。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法。
背景技术
嵌入式锗硅源漏技术(embedded SiGe，eSiGe)是一种用来提高PMOS性能的应变硅技术。它是通过在沟道中产生单轴压应力来增加PMOS的空穴迁移率，从而提高晶体管的电流驱动能力，是45nm及以下技术代高性能工艺中的核心技术。其原理是通过在Si上刻蚀出凹槽作为源漏区，在凹槽中选择性地外延生长SiGe层，利用SiGe晶格常数与Si不匹配，使沿沟道方向的Si受到压缩产生压应力，从而提高了沟道Si中的空穴迁移率。
然而，嵌入式锗硅源漏技术也存在着一些挑战。例如，为了使得应力接近通道并且改善层间电介质(ILD)间隙填充窗口(FillMargin)，通常会在形成源/漏区之后去除位于栅极结构两侧的间隙壁结构，即应力接近技术(SPT)。而由于实际形成的STI表面略低于半导体衬底的表面，导致STI/SiGe界面处的SiGe部分暴露产生弱点(weak point)，在SPT工艺过程中所使用的磷酸(HPO)或1号标准清洗溶液(SC1)等很容易对STI/SiGe界面处暴露的SiGe造成损伤。
因此，有必要提出一种半导体器件及其制造方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供基底，所述基底中包括硅区和浅沟槽隔离结构；
在所述硅区中形成定义源/漏区的凹槽；
在所述凹槽中形成SiGe层；
在所述SiGe层上形成第一覆盖层；
回蚀刻所述浅沟槽隔离结构，以暴露所述SiGe层的侧壁；
在所述SiGe层侧壁上形成第二覆盖层；
在所述浅沟槽隔离结构及所述第一覆盖层和第二覆盖层上沉积氧化物层。
示例性地，所述SiGe层包括SiGe种子层及SiGe主体层。
示例性地，所述SiGe层的形成方法为外延生长法。
示例性地，形成所述氧化物层的方法包括先沉积氧化物层，再湿法刻蚀所述氧化物层，直到暴露所述第一覆盖层的顶部。
示例性地，所述第一覆盖层和第二覆盖层均为Si层。
示例性地，所述第一覆盖层的材料包括SiB、SiGe、SiGeB、SiC或SiCB。
示例性地，所述第一覆盖层的厚度为5埃到200埃。
示例性地，所述第二覆盖层的厚度为5埃到300埃。
示例性地，所述氧化物层的材料包括硼磷硅玻璃、磷硅玻璃或深紫外线吸收氧化物。
示例性地，回蚀刻所述浅沟槽隔离结构所采用的刻蚀液为稀氢氟酸。
本发明还提供一种采用上述方法制备的半导体器件，包括：
基底，所述基底中包括硅区和浅沟槽隔离结构；
形成于所述硅区中的凹槽；
形成于所述凹槽中的SiGe层；
形成于所述SiGe层顶部的第一覆盖层，以及形成所述SiGe层侧壁上的第二覆盖层；以及
形成于所述浅沟槽隔离结构及所述第一覆盖层及第二覆盖层上的氧化物层。
示例性地，所述SiGe层包括SiGe种子层及SiGe主体层。
示例性地，所述覆盖层为Si层。
示例性地，所述第一覆盖层的材料包括SiB、SiGe、SiGeB、SiC或SiCB。
示例性地，所述第一覆盖层的厚度为5埃到200埃。
示例性地，所述第二覆盖层的厚度为5埃到300埃。
示例性地，所述氧化物层的上表面与所述第一覆盖层的上表面齐平。
示例性地，所述氧化物层的材料包括硼磷硅玻璃、磷硅玻璃或深紫外线吸收氧化物。
与现有工艺相比，本发明提出的半导体器件的制造方法，可在作为源/漏区的SiGe层顶部与侧壁上形成覆盖层，所述覆盖层可作为SiGe层与浅沟槽隔离结构之间的保护层，并可以避免后续工艺对SiGe层的损伤。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明的一实施例中的一种半导体器件的制造方法的示意性流程图；
图2为本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
嵌入式锗硅源漏技术是45nm及以下技术代高性能工艺中的核心技术。它通过在沟道中产生单轴压应力来提高PMOS的空穴迁移率，从而提高晶体管的电流驱动能力。然而，嵌入式锗硅源漏技术也存在着一些挑战。例如，在使用的磷酸(HPO)或1号标准清洗溶液(SC1)等去除间隙壁的过程中，很容易对STI/SiGe界面处暴露的SiGe造成损伤。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供基底，所述基底中包括硅区和浅沟槽隔离结构；
在所述硅区中形成定义源/漏区的凹槽；
在所述凹槽中形成SiGe层；
在所述SiGe层上形成第一覆盖层；
回蚀刻所述浅沟槽隔离结构，以暴露所述SiGe层的侧壁；
在所述SiGe层侧壁上形成第二覆盖层；
在所述浅沟槽隔离结构及所述第一覆盖层和第二覆盖层上沉积氧化物层。
所述SiGe层包括SiGe种子层及SiGe主体层。所述SiGe层的形成方法为外延生长法。
形成所述氧化物层的方法包括先沉积氧化物层，再湿法刻蚀所述氧化物层，直到暴露所述第一覆盖层的顶部。所述氧化物层的材料包括硼磷硅玻璃、磷硅玻璃或深紫外线吸收氧化物。
所述第一覆盖层和第二覆盖层均为Si层。所述第一覆盖层的材料包括SiB、SiGe、SiGeB、SiC或SiCB。所述第一覆盖层的厚度为5埃到200埃。所述第二覆盖层的厚度为5埃到300埃。
回蚀刻所述浅沟槽隔离结构所采用的刻蚀液为稀氢氟酸。
与现有工艺相比，本发明提出的半导体器件的制造方法，可在作为源/漏区的SiGe层顶部与侧壁上形成覆盖层，所述覆盖层可作为SiGe层与浅沟槽隔离结构之间的保护层，并可以避免后续工艺对SiGe层的损伤。
为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[示例性实施例一]
下面将参照图1以及图2a～图2f对本发明一实施方式的半导体器件的制作方法做详细描述。
首先，如图2a所示，执行步骤101，提供基底，所述基底中包括硅区(AA)和浅沟槽隔离结构(STI)。本实施例中将形成的半导体器件为PMOS器件，示例性地，该PMOS器件为鳍片型晶体管，图2a为与鳍片延伸方向相垂直的剖面示意图。其中，所述基底包括半导体衬底201，所述半导体衬底上形成有鳍片，以及位于半导体衬底上的浅沟槽隔离结构202。其中，所述半导体衬底的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底选用单晶硅材料构成。具体的，本步骤中，提供P型硅衬底。
接着，执行步骤102，继续参考图2a，在所述硅区中形成定义源/漏区的凹槽。具体地，在浅沟槽隔离结构202之间的硅区中刻蚀出将要形成源/漏区的凹槽，所述刻蚀工艺可以为等离子体刻蚀工艺，所述凹槽可以为U型或Σ型结构，本实施例所述凹槽采用U型结构。所述凹槽的深度优选为400埃。
接着，执行步骤103，如图2b所示，在所述凹槽中形成SiGe层。首先，在凹槽中外延生长SiGe种子层203。具体的，采用低温外延法在凹槽中形成低Ge浓度的种子层203。Ge含量较小的SiGe种子层203的晶格常数更接近衬底中硅的晶格常数，作为选择性外延生长Ge含量较大的SiGe外延层过程中的缓冲层，有利于得到高质量的SiGe外延层。种子层203的含Ge浓度优选为5-20％，本实施例中，可采用含Ge浓度优选为20％的种子层203。种子层203的厚度优选为200埃。示例性地，外延生长SiGe种子层203的工艺参数为：温度400～750℃，SiH2Cl2或者SiH4流量20～100sccm，HCl流量40～200sccm，H2流量20～40slm，GeH4流量10～50sccm。
接着，在种子层203上外延生长SiGe主体层204，SiGe主体层204中的含Ge浓度高于种子层203。所述SiGe主体层204的上表面高于浅沟槽隔离结构的上表面。具体的，采用低温外延法在凹槽202中沉积高Ge浓度的SiGe主体层204，其中，主体层204的含Ge浓度优选为30-50％，本实施例中，可采用含Ge浓度优选为40％的主体层204，主体层204的厚度优选为500埃。
接着，执行步骤104，在所述SiGe层上形成第一覆盖层205。所述第一覆盖层205覆盖主体层204暴露在凹槽以外的部分。所述第一覆盖层205为Si层，其材料包括但不限于SiB,SiGe,SiGeB,SiC,SiCB。所述第一覆盖层205可以为矩形结构，圆弧形或梯形结构，其厚度为5埃到200埃。所述第一覆盖层的形成方法为外延生长法，外延生长第一覆盖层205的硅源气体包括但不限于SiH4、SiH2Cl2(DCS)、SiHCl3(TCS)、Si2H6或者其任意组合。此外，所述源气体还可以包含H2作为载气，HCl作为选择性气体。作为一个示例，所述源气体可以包含SiH4、H2和HCl。其中，SiH4的流速为10～1000sccm、HCl的流速为10～1000sccm、H2的流速为100～50000sccm。
接着，执行步骤105，如图2c所示，回蚀刻(pull back)所述浅沟槽隔离结构202，以暴露所述SiGe层侧壁。具体地，使用稀释的氢氟酸(DHF)刻蚀所述浅沟槽隔离结构，以暴露所述SiGe主体层204的侧壁。示例性地，所述DHF中DI water(去离子水)与HF的体积比在50∶1至400∶1之间。
接着，执行步骤106，如图2d所示，在所述SiGe层侧壁上形成第二覆盖层206。所述第二覆盖层206的材料包括但不限于SiB,SiGe,SiGeB,SiC,SiCB，其厚度为5埃到300埃。所述第二覆盖层的形成方法为外延生长法。所述第二覆盖层可以作为SiGe层与浅沟槽隔离结构之间的保护层，并可以避免后续工艺对SiGe层的损伤。
接着，执行步骤107，如图2e所示，在所述浅沟槽隔离结构202及第一覆盖层205和第二覆盖层206上沉积氧化物层207。所述氧化物层207较佳地包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)或深紫外线吸收氧化物(DUO)等、还可包括类似的氧化物例如正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)等。沉积所述氧化物层的方法为化学气相沉积法，例如低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)等。
接着，如图2f所示，刻蚀所述氧化物层207，直至暴露所述第一覆盖层205的上表面。刻蚀方法选用湿法刻蚀，示例性地，选用1号标准清洗溶液(SC1)进行刻蚀，以所述第一覆盖层作为刻蚀停止层。湿法刻蚀去除了氧化物层207的10％-90％。已知含Ge30％-40％的SiGe在SC1溶液中的刻蚀速率为约17A，Si在SC1溶液中的刻蚀速率小于1A，因此所述覆盖层可以有效地阻挡湿法刻蚀中SiGe受到的损伤。
执行上述步骤之后，可继续执行现有e-SiGe CMOS工艺中的后续步骤。
至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制作方法的范围内。
与现有工艺相比，本发明提出的半导体器件的制造方法，可在作为源/漏区的SiGe层顶部与侧壁上形成覆盖层，所述覆盖层可作为SiGe层与浅沟槽隔离结构浅沟槽隔离结构之间的保护层，并可以避免后续工艺对SiGe层的损伤。
[示例性实施例二]
参照图2f，其中示出了根据本发明提供的制造方法获得的半导体器件的示意性剖面图。本实施例中的半导体器件为SRAM中的PMOS，该PMOS为鳍片型晶体管，图2f为与鳍片延伸方向相垂直的剖面示意图。所述半导体器件包括：基底，SiGe种子层203，SiGe主体层204，第一覆盖层205，第二覆盖层206，氧化物层207。
其中所述基底中包括硅区和浅沟槽隔离结构。所述基底包括半导体衬底201，所述半导体衬底上形成有鳍片。所述半导体衬底的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底选用单晶硅材料构成。具体的，本步骤中，提供P型硅衬底，在浅沟槽隔离结构202之间的衬底中刻蚀有将要形成源/漏区的凹槽，所述凹槽可以为U型或Σ型结构，本实施例所述凹槽采用U型结构。所述凹槽的深度优选为400埃。
SiGe种子层203形成于所述凹槽底部。具体的，采用外延法在凹槽中形成低Ge浓度的种子层203，其中，种子层203的含Ge浓度优选为5-20％，本实施例中，可采用含Ge浓度优选为20％的种子层203，种子层203的厚度优选为200埃。
SiGe主体层204形成于所述种子层203上，SiGe主体层204中的含Ge浓度高于种子层203。具体的，本步骤中，采用低温外延法在凹槽202中沉积高Ge浓度的SiGe主体层204，其中，主体层204的含Ge浓度优选为30-50％，本实施例中，可采用含Ge浓度优选为40％的主体层204，主体层204的厚度优选为500埃。
所述第一覆盖层205位于所述主体层204顶部。所述第一覆盖层205的材料包括但不限于SiB,SiGe,SiGeB,SiC,SiCB。所述第一覆盖层205可以为矩形结构，圆弧形或梯形结构，其厚度为5埃到200埃。所述第一覆盖层可以作为SiGe与氧化物层之间的保护层，并可以避免后续工艺对SiGe的损伤。
所述第二覆盖层206形成于所述SiGe主体层204侧壁上。所述第二覆盖层206的材料包括但不限于SiB,SiGe,SiGeB,SiC,SiCB，其厚度为5埃到300埃。所述第二覆盖层可以作为SiGe与浅沟槽隔离结构之间的保护层，并可以避免后续工艺对SiGe的损伤。
所述氧化物层207形成于在所述浅沟槽隔离结构及所述第一覆盖层及第二覆盖层上，其顶部与所述第一覆盖层205顶部齐平。所述氧化物层207较佳地包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)或深紫外线吸收氧化物(DUO)等、还可包括类似的氧化物例如正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)等。沉积所述氧化物层的方法为化学气相沉积法，例如低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)等。
与现有工艺相比，本发明提出的半导体器件，其在作为源/漏区的SiGe层顶部与侧壁上形成有覆盖层，所述覆盖层可作为SiGe层与浅沟槽隔离结构之间的保护层，并可以避免后续工艺对SiGe层的损伤。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (18)
1.一种半导体器件的制作方法，其特征在于，包括：
提供基底，所述基底中包括硅区和浅沟槽隔离结构；
在所述硅区中形成定义源/漏区的凹槽；
在所述凹槽中形成SiGe层；
在所述SiGe层上形成第一覆盖层；
回蚀刻所述浅槽隔离结构，以暴露所述SiGe层的侧壁；
在所述SiGe层侧壁上形成第二覆盖层；
在所述浅沟槽隔离结构及所述第一覆盖层和第二覆盖层上沉积氧化物层。
2.根据权利要求1所述的方法，其特征在于，所述SiGe层包括SiGe种子层及SiGe主体层。
3.根据权利要求1所述的方法，其特征在于，所述SiGe层的形成方法为外延生长法。
4.根据权利要求1所述的方法，其特征在于，形成所述氧化物层的方法包括先沉积氧化物层，再湿法刻蚀所述氧化物层，直到暴露所述第一覆盖层的顶部。
5.根据权利要求1所述的方法，其特征在于，所述第一覆盖层和第二覆盖层均为Si层。
6.根据权利要求1所述的方法，其特征在于，所述第一覆盖层的材料包括SiB、SiGe、SiGeB、SiC或SiCB。
7.根据权利要求1所述的方法，其特征在于，所述第一覆盖层的厚度为5埃到200埃。
8.根据权利要求1所述的方法，其特征在于，所述第二覆盖层的厚度为5埃到300埃。
9.根据权利要求1所述的方法，其特征在于，所述氧化物层的材料包括硼磷硅玻璃、磷硅玻璃或深紫外线吸收氧化物。
10.根据权利要求1所述的方法，其特征在于，回蚀刻所述浅沟槽隔离结构所采用的刻蚀液为稀氢氟酸。
11.一种采用权利要求1-10之一所述方法制备的半导体器件，其特征在于，包括：
基底，所述基底中包括硅区和浅沟槽隔离结构；
形成于所述硅区中的凹槽；
形成于所述凹槽中的SiGe层；
形成于所述SiGe层顶部的第一覆盖层，以及形成于所述SiGe层侧壁上的第二覆盖层；以及
形成于所述浅沟槽隔离结构及所述第一覆盖层和第二覆盖层上的氧化物层。
12.根据权利要求11所述的半导体器件，其特征在于，所述SiGe层包括SiGe种子层及SiGe主体层。
13.根据权利要求11所述的半导体器件，其特征在于，所述第一覆盖层和第二覆盖层均为Si层。
14.根据权利要求11所述的半导体器件，其特征在于，所述第一覆盖层的材料包括SiB、SiGe、SiGeB、SiC或SiCB。
15.根据权利要求11所述的半导体器件，其特征在于，所述第一覆盖层的厚度为5埃到200埃。
16.根据权利要求11所述的半导体器件，其特征在于，所述第二覆盖层的厚度为5埃到300埃。
17.根据权利要求11所述的半导体器件，其特征在于，所述氧化物层的上表面与所述第一覆盖层的上表面齐平。
18.根据权利要求11所述的半导体器件，其特征在于，所述氧化物层的材料包括硼磷硅玻璃、磷硅玻璃或深紫外线吸收氧化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610783513.3A CN107785268B (zh) | 2016-08-31 | 2016-08-31 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610783513.3A CN107785268B (zh) | 2016-08-31 | 2016-08-31 | 一种半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107785268A true CN107785268A (zh) | 2018-03-09 |
| CN107785268B CN107785268B (zh) | 2021-08-17 |
Family
ID=61451180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610783513.3A Active CN107785268B (zh) | 2016-08-31 | 2016-08-31 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107785268B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390555A (zh) * | 2012-05-08 | 2013-11-13 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体晶体管的制作方法 |
| CN104124174A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN104733389A (zh) * | 2013-12-20 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US20160064289A1 (en) * | 2014-09-01 | 2016-03-03 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structures and fabrication methods thereof |
-
2016
- 2016-08-31 CN CN201610783513.3A patent/CN107785268B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390555A (zh) * | 2012-05-08 | 2013-11-13 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体晶体管的制作方法 |
| CN104124174A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN104733389A (zh) * | 2013-12-20 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US20160064289A1 (en) * | 2014-09-01 | 2016-03-03 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structures and fabrication methods thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107785268B (zh) | 2021-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673222B2 (en) | Fin isolation structures facilitating different fin isolation schemes | |
| KR101629085B1 (ko) | 패시베이팅되고 각진 핀 전계 효과 트랜지스터 형성방법 | |
| KR101776926B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US9805986B2 (en) | High mobility transistors | |
| US9093531B2 (en) | Fin structure of semiconductor device | |
| US7700452B2 (en) | Strained channel transistor | |
| CN102709183B (zh) | 用于制造半导体器件的方法 | |
| US20180286946A1 (en) | Novel sti process for sdb devices | |
| US20140159123A1 (en) | Etch resistant raised isolation for semiconductor devices | |
| CN104217952B (zh) | 一种半导体器件的制造方法 | |
| CN103151264B (zh) | 一种半导体器件的制造方法 | |
| WO2014036677A1 (zh) | 半导体器件及其制造方法 | |
| US11610890B2 (en) | Epitaxy regions extending below STI regions and profiles thereof | |
| CN107785268A (zh) | 一种半导体器件及其制造方法 | |
| US9093560B2 (en) | Gate height uniformity in semiconductor devices | |
| WO2013143031A1 (zh) | 半导体器件制造方法 | |
| TWI485783B (zh) | 具有封裝的壓力源區域的半導體裝置及製作方法 | |
| CN106816413A (zh) | 一种半导体器件的制造方法 | |
| CN105304491B (zh) | 用于形成嵌入式锗硅的方法 | |
| US8273620B2 (en) | Semiconductor integrated circuit device and related fabrication method | |
| CN104979291A (zh) | 一种半导体器件的制造方法 | |
| CN107665807A (zh) | 一种半导体器件及其制作方法 | |
| CN104952798B (zh) | 一种半导体器件的制造方法 | |
| CN100524823C (zh) | 半导体结构及其制作方法 | |
| CN102610530B (zh) | 一种具有高锗组分的锗硅沟道pmos的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |