CN103035686B - 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法 - Google Patents

隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法 Download PDF

Info

Publication number
CN103035686B
CN103035686B CN201210558864.6A CN201210558864A CN103035686B CN 103035686 B CN103035686 B CN 103035686B CN 201210558864 A CN201210558864 A CN 201210558864A CN 103035686 B CN103035686 B CN 103035686B
Authority
CN
China
Prior art keywords
layer
conduction type
buried
collector region
outer base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210558864.6A
Other languages
English (en)
Other versions
CN103035686A (zh
Inventor
付军
王玉东
崔杰
赵悦
张伟
刘志弘
许平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201210558864.6A priority Critical patent/CN103035686B/zh
Publication of CN103035686A publication Critical patent/CN103035686A/zh
Application granted granted Critical
Publication of CN103035686B publication Critical patent/CN103035686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开一种隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法，为解决现有产品及方法不能有效减小基极电阻RB的缺点而发明。本发明隐埋硅化物抬升外基区全自对准双极晶体管的抬升外基区由隐埋低电阻金属硅化物层、第一导电类型重掺杂多晶硅层和Si/SiGe/Si多晶层组成；金属硅化物层一直延伸至发射区-基区隔离介质区外侧。本发明晶体管在现有技术的基础上进一步减小RB、提高器件的高频性能、改善器件的噪声性能。本发明隐埋硅化物抬升外基区全自对准双极晶体管制备方法实现了单晶发射区与抬升外基区低电阻金属硅化物之间的自对准结构，在保持较低基极-集电极电容CBC的同时进一步减小了RB，优化了器件性能。

Description

隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法
技术领域
本发明涉及一种隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法。
背景技术
双极晶体管的基极电阻RB和集电极-基极电容CBC一直是制约器件高频性能进一步提高的主要寄生参数，其对器件高频性能指标的影响可用如下简化的表达式描述。
f max = f T 8 π R B C BC
其中，fT和fmax分别表示器件的截止频率和最高振荡频率。
此外，RB还是双极晶体管热噪声的主要来源。因此，为了提高器件的高频性能和改善器件的噪声性能，减小RB和CBC一直是双极晶体管器件与工艺优化的重要任务。
采用单晶发射区-外基区自对准结构，即保证器件重掺杂外基区与单晶发射区的间距不取决于而且一般来说远小于光刻允许的最小线宽或最小套刻间距，是减小RB的有效途径之一。
另外，采用统一的掩模实现本征集电区窗口、选择注入集电区(SIC)掩模窗口和单晶发射区的自对准，且将多晶抬升外基区置于本征集电区窗口外部的隔离介质层上，可以最大限度地减小CBC。
现有的制备工艺方法可以将单晶发射区与多晶抬升外基区的自对准结构和本征集电区窗口、SIC掩膜窗口和单晶发射区的自对准结构相结合，生产出全自对准锗硅异质结双极晶体管器件，但该方法采用普通的外基区硅化物方案将无法保证单晶发射区与外基区低电阻金属硅化物之间的自对准，而未形成低电阻金属硅化物的多晶抬升外基区的薄层电阻远大于低电阻金属硅化物。因此该背景技术存在着仍然不能有效减小RB的缺点。
发明内容
为了克服上述背景技术中的缺陷，本发明提供一种能进一步减小RB、从而优化器件性能的隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法。
为达到上述目的，一方面，本发明提供一种隐埋硅化物抬升外基区全自对准双极晶体管，包括第一导电类型的衬底、第二导电类型的埋层集电区、生长在所述衬底和埋层集电区上的第二导电类型的轻掺杂外延层、在所述轻掺杂外延层内形成连接所述埋层集电区的第二导电类型重掺杂集电极引出区、在轻掺杂外延层中形成的场区介质层、位于轻掺杂外延层内的选择注入集电区、对应于所述选择注入集电区的本征基区外延层和发射区-基区隔离介质区、位于所述发射区-基区隔离介质区内侧的第二导电类型重掺杂多晶发射区、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、位于抬升外基区下方的氧化硅隔离介质层，所述发射区-基区隔离介质区由外侧的非保形覆盖氧化硅层和内侧的氮化硅侧墙组成，所述抬升外基区由下至上依次由隐埋低电阻金属硅化物层、第一导电类型重掺杂多晶硅层和Si/SiGe/Si多晶层组成；所述隐埋低电阻金属硅化物层一直延伸至所述发射区-基区隔离介质区外侧。
另一方面，本发明提供一种隐埋硅化物抬升外基区全自对准双极晶体管制备方法，所述方法包括下述步骤：
2.1选用第一导电类型轻掺杂硅片为衬底10，在衬底10上形成第二导电类型重掺杂埋层集电区12；在衬底10和埋层集电区12上生长第二导电类型轻掺杂外延层14；
2.2在外延层14中形成第二导电类型重掺杂集电极引出区16，所述集电极引出区16与埋层集电区12连接；
2.3采用挖槽再填充介质层或者局部氧化的方法在轻掺杂外延层中形成场区介质层18；
2.4在所得结构上淀积氧化硅隔离介质层20，溅射或淀积金属层21，形成第一导电类型重掺杂多晶硅层22；
2.5依次去除部分多晶硅层22、金属层21和氧化硅隔离介质层20形成本征集电区窗口26，所述本征集电区窗口26中暴露外延层14的上表面；
2.6沿本征集电区窗口26向下形成第二导电类型的选择注入集电区28；
2.7在本征集电区窗口26底部露出的外延层14表面上生长本征基区Si/SiGe/Si外延层30，在露出的氧化硅隔离介质层20、金属层21和多晶硅层22的侧壁以及多晶硅层22的表面上淀积Si/SiGe/Si多晶层32；
2.8淀积非保形覆盖氧化硅层36，覆盖氧化硅层36在本征集电区窗口26外面的部分厚度大于位于本征集电区窗口26内的部分；
2.9通过先淀积氮化硅层然后各向异性刻蚀的方法在非保形覆盖氧化硅层36内侧壁上形成氮化硅侧墙38；
2.10以氮化硅侧墙38为掩蔽层腐蚀去除在本征集电区窗口26底部露出的非保形覆盖氧化硅层36，同时使得在本征集电区窗口26外露出的非保形覆盖氧化硅层36经过腐蚀后仍然保持大于100nm的厚度；
2.11在所得结构上形成第二导电类型重掺杂多晶硅层，并通过光刻工艺先后刻蚀所述多晶硅层和下面的非保形覆盖氧化硅层36，形成第二导电类型重掺杂多晶硅发射区40；
2.12通过光刻工艺依次刻蚀多晶层32、多晶硅层22、金属层21和氧化硅隔离介质层20，露出集电极引出区16；
2.13使得多晶硅发射区40中的杂质外扩散形成第二导电类型重掺杂单晶发射区42；
2.14使得金属层21分别与多晶硅层22和多晶层32发生硅化反应，生成抬升外基区隐埋低电阻金属硅化物44；
2.15采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。。
特别是，步骤2.1中在衬底10上形成第二导电类型重掺杂埋层集电区12采用的是离子注入再热推进的方法。
特别是，步骤2.2中在外延层14中形成第二导电类型重掺杂集电极引出区16采用的是离子注入再热推进的方法。
特别是，步骤2.4中形成第一导电类型重掺杂多晶硅层22采用的是原位掺杂淀积或者先淀积再离子注入的方法。
特别是，步骤2.5中依次去除部分多晶硅层22、金属层21和氧化硅隔离介质层20形成本征集电区窗口26采用的是涂敷光刻胶24后通过光刻工艺干法刻蚀或湿法腐蚀的方法，在形成选择注入集电区28后去掉光刻胶24。
特别是，步骤2.6中沿本征集电区窗口26向下形成选择注入集电区28是采用在光刻胶24保护下的一次或多次离子注入的方法形成。
特别是，步骤2.7中利用图形外延方法同时生长本征基区Si/SiGe/Si外延层30和Si/SiGe/Si多晶层32。
特别是，步骤2.11中通过原位掺杂淀积或者先淀积再离子注入的方法在所得结构上形成第二导电类型重掺杂多晶硅层。
特别是，步骤2.13中形成第二导电类型重掺杂单晶发射区42是采用热推进工艺或者快速热退火工艺。
特别是，步骤2.14中生成抬升外基区隐埋低电阻金属硅化物44利用的是步骤2.13中的快速热退火工艺或者是利用之前或之后的专门热退火工艺。
本发明隐埋硅化物抬升外基区全自对准双极晶体管中形成了一直延伸至所述发射区-基区隔离介质区外侧的隐埋低电阻金属硅化物层，由于金属硅化物层的薄层电阻远小于未形成低电阻金属硅化物的多晶抬升外基区，所以能够在现有技术基础上更加有效地减小RB，从而提高器件的高频性能、改善器件的噪声性能。
本发明隐埋硅化物抬升外基区全自对准双极晶体管制备方法通过在淀积氧化硅隔离介质层20和形成第一导电类型重掺杂多晶硅层22的这两个步骤之间加入一步溅射或淀积金属层21的步骤，进而利用后续热过程使得金属层21发生硅化反应生成抬升外基区隐埋低电阻金属硅化物44，从而实现了上述单晶发射区与抬升外基区低电阻金属硅化物之间的自对准结构。在保持现有技术工艺方法所具有的本征集电区窗口、SIC掩膜窗口和单晶发射区的自对准优点(即保持较低CBC)的同时进一步减小了RB，从而进一步优化器件性能。
附图说明
图1至图8为本发明制备方法的优选实施例示意图。
具体实施方式
下面结合说明书附图和优选实施例对本发明做详细描述。
优选实施例一：如图1所示，选用第一导电类型轻掺杂硅片为衬底10，采用离子注入再热推进的方法在衬底10上形成第二导电类型重掺杂埋层集电区12；在衬底10和埋层集电区12上生长第二导电类型轻掺杂外延层14。
采用离子注入再热推进的方法在外延层14中形成第二导电类型重掺杂集电极引出区16。集电极引出区16与埋层集电区12连接，从而将集电区引出到表面。
采用挖槽再填充介质层的方法在轻掺杂外延层中形成场区介质层18。
如图2所示，在所得结构上淀积氧化硅隔离介质层20，溅射金属层21，采用先淀积再离子注入的方法形成第一导电类型重掺杂多晶硅层22。
如图3所示，采用涂敷光刻胶24后通过光刻工艺干法刻蚀的方法依次去除部分多晶硅层22、金属层21和氧化硅隔离介质层20形成本征集电区窗口26，本征集电区窗口26中暴露外延层14的上表面。
在光刻胶24的保护下沿本征集电区窗口26向下多次离子注入形成第二导电类型的选择注入集电区(SIC)28，即保证本征集电区窗口26同时也是SIC掩膜窗口。
如图4所示，去掉光刻胶24。利用图形外延方法在本征集电区窗口26底部露出的外延层14表面上生长本征基区Si/SiGe/Si外延层30，在露出的氧化硅隔离介质层20、金属层21和多晶硅层22的侧壁以及多晶硅层22的表面上淀积Si/SiGe/Si多晶层32。
如图5所示，通过现有工艺淀积非保形覆盖氧化硅层36，非保形覆盖氧化硅层36在本征集电区窗口26外面的部分厚度大于位于本征集电区窗口26内的部分。通过先淀积氮化硅层然后各向异性刻蚀的方法在非保形覆盖氧化硅层36内侧壁上形成氮化硅侧墙38。
如图6所示，以氮化硅侧墙38为掩蔽层腐蚀去除在本征集电区窗口26底部露出的非保形覆盖氧化硅层36，保留在本征集电区窗口26外露出的剩余非保形覆盖氧化硅层36。因为非保形覆盖氧化硅层36的厚度并不均匀，腐蚀净非保形覆盖氧化硅层36在本征集电区窗口26底部露出部分的同时在本征集电区窗口26外露出的非保形覆盖氧化硅层36经过腐蚀后仍能保持150nm厚度。
如图7所示，在所得结构上通过原位掺杂淀积形成第二导电类型重掺杂多晶硅层，然后通过光刻和刻蚀方法先后刻蚀该多晶硅层和下面的非保形覆盖氧化硅层36形成第二导电类型重掺杂多晶硅发射区40。再利用光刻工艺依次刻蚀多晶层32、多晶硅层22、金属层21和氧化硅隔离介质层20，露出集电极引出区16。
如图8所示，利用快速热退火工艺使得多晶硅发射区40中的杂质外扩散形成第二导电类型重掺杂单晶发射区42。同时利用这一步快速热退火工艺令金属层21分别与多晶硅层22和多晶层32发生硅化反应，生成抬升外基区隐埋低电阻金属硅化物44。至此，由隐埋低电阻金属硅化物44、多晶硅层22和多晶层32组成器件的抬升外基区。
采用常规的半导体器件和集成电路后道工艺完成器件制备，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，形成最终的具有隐埋金属硅化物抬升外基区的全自对准锗硅异质结双极晶体管。
优选实施例二：如图1所示，选用第一导电类型轻掺杂硅片为衬底10，采用离子注入再热推进的方法在衬底10上形成第二导电类型重掺杂埋层集电区12；在衬底10和埋层集电区12上生长第二导电类型轻掺杂外延层14。
采用离子注入再热推进的方法在外延层14中形成第二导电类型重掺杂集电极引出区16。集电极引出区16与埋层集电区12连接，从而将集电区引出到表面。
采用局部氧化的方法在轻掺杂外延层中形成场区介质层18。
如图2所示，在所得结构上淀积氧化硅隔离介质层20，淀积金属层21，采用原位掺杂淀积方法形成第一导电类型重掺杂多晶硅层22。
如图3所示，采用涂敷光刻胶24后通过光刻工艺湿法腐蚀的方法依次去除部分多晶硅层22、金属层21和氧化硅隔离介质层20形成本征集电区窗口26，本征集电区窗口26中暴露外延层14的上表面。
在光刻胶24的保护下沿本征集电区窗口26向下一次离子注入形成第二导电类型的选择注入集电区28，即保证本征集电区窗口26同时也是SIC掩膜窗口。
如图4所示，去掉光刻胶24。利用图形外延方法在本征集电区窗口26底部露出的外延层14表面上生长本征基区Si/SiGe/Si外延层30，在露出的氧化硅隔离介质层20、金属层21和多晶硅层22的侧壁以及多晶硅层22的表面上淀积Si/SiGe/Si多晶层32。
如图5所示，淀积非保形覆盖氧化硅层36，非保形覆盖氧化硅层36在本征集电区窗口26外面的部分厚度大于位于本征集电区窗口26内的部分。通过先淀积氮化硅层然后各向异性刻蚀的方法在非保形覆盖氧化硅层36内侧壁上形成氮化硅侧墙38。
如图6所示，以氮化硅侧墙38为掩蔽层腐蚀去除在本征集电区窗口26底部露出的非保形覆盖氧化硅层36，保留在本征集电区窗口26外露出的剩余非保形覆盖氧化硅层36。
如图7所示，在所得结构上通过先淀积再离子注入形成第二导电类型重掺杂多晶硅层，然后通过光刻和刻蚀方法先后刻蚀该多晶硅层和下面的非保形覆盖氧化硅层36形成第二导电类型重掺杂多晶硅发射区40。再利用光刻工艺依次刻蚀多晶层32、多晶硅层22、金属层21和氧化硅层20，露出集电极引出区16。
如图8所示，利用快速热退火工艺使得多晶硅发射区40中的杂质外扩散形成第二导电类型重掺杂单晶发射区42。同时利用这一步快速热退火工艺令金属层21分别与多晶硅层22和多晶层32发生硅化反应，生成抬升外基区隐埋低电阻金属硅化物44。至此，由隐埋低电阻金属硅化物44、多晶硅层22和多晶层32组成器件的抬升外基区。
采用常规的半导体器件和集成电路后道工艺完成器件制备，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，形成最终的具有隐埋金属硅化物抬升外基区的全自对准锗硅异质结双极晶体管。
以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求所界定的保护范围为准。

Claims (11)

1.一种隐埋硅化物抬升外基区全自对准双极晶体管，包括第一导电类型的衬底、第二导电类型的埋层集电区、生长在所述衬底和埋层集电区上的第二导电类型的轻掺杂外延层、在所述轻掺杂外延层内形成连接所述埋层集电区的第二导电类型重掺杂集电极引出区、在轻掺杂外延层中形成的场区介质层、位于轻掺杂外延层内的选择注入集电区、对应于所述选择注入集电区的本征基区外延层和发射区-基区隔离介质区、位于所述发射区-基区隔离介质区内侧的第二导电类型重掺杂多晶发射区、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、以及位于抬升外基区下方的氧化硅隔离介质层，所述发射区-基区隔离介质区由外侧的非保形覆盖氧化硅层和内侧的氮化硅侧墙组成，其特征在于：所述抬升外基区由下至上依次由隐埋低电阻金属硅化物层、第一导电类型重掺杂多晶硅层和Si/SiGe/Si多晶层组成；所述隐埋低电阻金属硅化物层一直延伸至所述发射区-基区隔离介质区外侧。
2.一种隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，所述方法包括下述步骤：
2.1选用第一导电类型轻掺杂硅片为衬底(10)，在衬底(10)上形成第二导电类型重掺杂埋层集电区(12)；在衬底(10)和埋层集电区(12)上生长第二导电类型轻掺杂外延层(14)；
2.2在外延层(14)中形成第二导电类型重掺杂集电极引出区(16)，所述集电极引出区(16)与埋层集电区(12)连接；
2.3采用挖槽再填充介质层或者局部氧化的方法在轻掺杂外延层中形成场区介质层(18)
2.4在所得结构上淀积氧化硅隔离介质层(20)，淀积金属层(21)，形成第一导电类型重掺杂多晶硅层(22)；
2.5依次去除部分多晶硅层(22)、金属层(21)和氧化硅隔离介质层(20)形成本征集电区窗口(26)，所述本征集电区窗口(26)中暴露外延层(14)的上表面；
2.6沿本征集电区窗口(26)向下形成第二导电类型的选择注入集电区(28)；
2.7在本征集电区窗口(26)底部露出的外延层(14)表面上生长本征基区Si/SiGe/Si外延层(30)，在露出的氧化硅隔离介质层(20)、金属层(21)和多晶硅层(22)的侧壁以及多晶硅层(22)的表面上淀积Si/SiGe/Si多晶层(32)；
2.8淀积非保形覆盖氧化硅层(36)，覆盖氧化硅层(36)在本征集电区窗口(26)外面的部分厚度大于位于本征集电区窗口(26)内的部分；
2.9通过先淀积氮化硅层然后各向异性刻蚀的方法在非保形覆盖氧化硅层(36)内侧壁上形成氮化硅侧墙(38)；
2.10以氮化硅侧墙(38)为掩蔽层腐蚀去除在本征集电区窗口(26)底部露出的非保形覆盖氧化硅层(36)，同时使得在本征集电区窗口(26)外露出的非保形覆盖氧化硅层(36)经过腐蚀后仍然保持大于100nm的厚度；
2.11在所得结构上形成第二导电类型重掺杂多晶硅层，并通过光刻工艺先后刻蚀所述多晶硅层和下面的非保形覆盖氧化硅层(36)，形成第二导电类型重掺杂多晶硅发射区(40)；
2.12通过光刻工艺依次刻蚀多晶层(32)、多晶硅层(22)、金属层(21)和氧化硅隔离介质层(20)，露出集电极引出区(16)；
2.13使得多晶硅发射区(40)中的杂质外扩散形成第二导电类型重掺杂单晶发射区(42)；
2.14使得金属层(21)分别与多晶硅层(22)和多晶层(32)发生硅化反应，生成抬升外基区隐埋低电阻金属硅化物(44)；
2.15采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。
3.根据权利要求2所述的隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.1中在衬底(10)上形成第二导电类型重掺杂埋层集电区(12)采用的是离子注入再热推进的方法。
4.根据权利要求2所述的隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.2中在外延层(14)中形成第二导电类型重掺杂集电极引出区(16)采用的是离子注入再热推进的方法。
5.根据权利要求2所述的隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.4中形成第一导电类型重掺杂多晶硅层(22)采用的是原位掺杂淀积或者先淀积再离子注入的方法。
6.根据权利要求2所述的隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.5中依次去除部分多晶硅层(22)、金属层(21)和氧化硅隔离介质层(20)形成本征集电区窗口(26)采用的是涂敷光刻胶(24)后通过光刻工艺干法刻蚀或湿法腐蚀的方法，在形成选择注入集电区(28)后去掉光刻胶(24)。
7.根据权利要求2所述的隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.6中沿本征集电区窗口(26)向下形成选择注入集电区(28)是采用在光刻胶(24)保护下的一次或多次离子注入的方法形成。
8.根据权利要求2所述的隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.7中利用图形外延方法同时生长本征基区Si/SiGe/Si外延层(30)和Si/SiGe/Si多晶层(32)。
9.根据权利要求2所述的隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.11中通过原位掺杂淀积或者先淀积再离子注入的方法在所得结构上形成第二导电类型重掺杂多晶硅层。
10.根据权利要求2所述的隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.13中形成第二导电类型重掺杂单晶发射区(42)是采用热推进工艺或者快速热退火工艺。
11.根据权利要求2所述的隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.14中生成抬升外基区隐埋低电阻金属硅化物(44)利用的是步骤2.13中的快速热退火工艺或者是利用之前或之后的热退火工艺。
CN201210558864.6A 2012-12-20 2012-12-20 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法 Active CN103035686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210558864.6A CN103035686B (zh) 2012-12-20 2012-12-20 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210558864.6A CN103035686B (zh) 2012-12-20 2012-12-20 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN103035686A CN103035686A (zh) 2013-04-10
CN103035686B true CN103035686B (zh) 2015-02-18

Family

ID=48022404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210558864.6A Active CN103035686B (zh) 2012-12-20 2012-12-20 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN103035686B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883427A (zh) * 2020-07-16 2020-11-03 上海华虹宏力半导体制造有限公司 Hbt器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667834A (zh) * 2004-03-13 2005-09-14 国际商业机器公司 在BiCMOS工艺中形成基极的方法
US6982442B2 (en) * 2004-01-06 2006-01-03 International Business Machines Corporation Structure and method for making heterojunction bipolar transistor having self-aligned silicon-germanium raised extrinsic base
CN101359682A (zh) * 2008-09-12 2009-02-04 清华大学 自对准抬升外基区双极或异质结双极晶体管及其制备方法
CN102034855A (zh) * 2009-09-29 2011-04-27 上海华虹Nec电子有限公司 硅-锗异质结双极晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982442B2 (en) * 2004-01-06 2006-01-03 International Business Machines Corporation Structure and method for making heterojunction bipolar transistor having self-aligned silicon-germanium raised extrinsic base
CN1667834A (zh) * 2004-03-13 2005-09-14 国际商业机器公司 在BiCMOS工艺中形成基极的方法
CN101359682A (zh) * 2008-09-12 2009-02-04 清华大学 自对准抬升外基区双极或异质结双极晶体管及其制备方法
CN102034855A (zh) * 2009-09-29 2011-04-27 上海华虹Nec电子有限公司 硅-锗异质结双极晶体管及其制造方法

Also Published As

Publication number Publication date
CN103035686A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN101359682B (zh) 自对准抬升外基区双极晶体管及其制备方法
US7598539B2 (en) Heterojunction bipolar transistor and method for making same
US10186605B1 (en) Cyclic epitaxy process to form air gap isolation for a bipolar transistor
US9202901B2 (en) Metal silicide self-aligned SiGe heterojunction bipolar transistor and method of forming the same
CN102522425B (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
CN102683395B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102790080B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN103022110B (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN102683401B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102709318B (zh) 嵌入式外延外基区双极晶体管及其制备方法
CN103000679B (zh) 低电阻多晶连接基区全自对准双极晶体管及其制备方法
CN103035686B (zh) 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法
CN102683400B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN103681320B (zh) 锗硅异质结双极型三极管器件的制造方法
CN100533762C (zh) 非自对准抬高外基区锗硅异质结晶体管及其制备工艺
CN102651390B (zh) 嵌入式外延外基区双极晶体管及其制备方法
CN103000676B (zh) 侧向双极晶体管及其制备方法
CN102790081B (zh) 金属硅化物自对准锗硅异质结双极晶体管及其制备方法
CN103022109B (zh) 局部氧化抬升外基区全自对准双极晶体管及其制备方法
CN103035687A (zh) 外基区下具有低电阻屏蔽层的双极晶体管及其制备方法
CN108257868B (zh) 采用非选择性外延的自对准锗硅hbt器件的工艺方法
US7645666B2 (en) Method of making a semiconductor device
CN104465372A (zh) 双极型三极管的制造方法及结构
CN103000680B (zh) 具有电极屏蔽结构的异质结双极晶体管及其制备方法
CN102790079B (zh) 金属硅化物自对准锗硅异质结双极晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant