CN103000680B - 具有电极屏蔽结构的异质结双极晶体管及其制备方法 - Google Patents
具有电极屏蔽结构的异质结双极晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103000680B CN103000680B CN201210551538.2A CN201210551538A CN103000680B CN 103000680 B CN103000680 B CN 103000680B CN 201210551538 A CN201210551538 A CN 201210551538A CN 103000680 B CN103000680 B CN 103000680B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- polysilicon
- forms
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开一种具有电极屏蔽结构的异质结双极晶体管及其制备方法,为解决现有产品输出输入电容大的缺陷而设计。本发明具有电极屏蔽结构的异质结双极晶体管包括衬底、埋层、外延层、集电极引出区、场氧层、本征基区、集电极多晶硅引出部、集电极、外基区多晶硅引出部、发射极多晶硅引出部、基极、以及发射极。在集电极与基极之间、或发射极与基极之间设置由导电材料制成的导电屏蔽层。本发明具有电极屏蔽结构的异质结双极晶体管及其制备方法有效地降低器件的输出输入电容,屏蔽输出端与输入端之间的反馈电容,改善晶体管高频性能,减小晶体管放大器的振荡和传输延迟,提高电路速度,适用于硅或锗硅异质结双极晶体管。
Description
技术领域
本发明涉及一种具有电极屏蔽结构的异质结双极晶体管及其制备方法。
背景技术
硅或锗硅双极晶体管的输出输入电容能形成内部反馈,它使输出端的信号经输出输入电容又反向传输到输入端。若作为负载的并联谐振回路正好调谐在信号频率上,则回路的等效阻抗呈电阻性,这时输出和输入电压正好反相,通过输出输入电容的反馈是负反馈,使放大器增益下降。但是,当信号频率小于回路谐振频率时,电路负载阻抗呈电感性,那么通过输出输入电容反馈到输入端的反馈信号有可能和输入信号同相位,从而使有效输入信号增加,当增益较大以至达到满足振荡条件时,就会产生自激振荡。当放大器工作接近自激振荡时,它的性能将急速变坏。即,输出输入电容对于器件的高频性能影响很大,是限制速度造成传输延迟的主要因素。
对于共发射极连接,输出输入电容为集电极-基极电容,对于共集电极连接,输出输入电容为发射极-基极电容。
发明内容
为了克服上述的缺陷,本发明提供一种能够有效降低输出输入电容的具有电极屏蔽结构的异质结双极晶体管及其制备方法。
为达到上述目的,一方面,本发明提供一种具有电极屏蔽结构的异质结双极晶体管,所述晶体管包括衬底,位于衬底上的埋层,位于埋层上的外延层和集电极引出区,位于外延层上的场氧层和本征基区,位于集电极引出区上的集电极多晶硅引出部,位于集电极多晶硅引出部上的集电极,位于场氧层上的外基区多晶硅引出部,位于本征基区上的发射极多晶硅引出部,位于外基区多晶硅引出部上的基极,以及位于发射极多晶硅引出部上的发射极;其特征在于,在集电极与基极之间、或发射极与基极之间设置由导电材料制成的导电屏蔽层。
特别是,所述异质结为硅异质结或锗硅异质结。
特别是,制备所述导电屏蔽层的导电材料为多晶、金属或金属硅化物。
另一方面,本发明提供一种具有电极屏蔽结构的异质结双极晶体管制备方法,所述方法包括下述步骤:
4.1采用的第一导电类型硅片作为衬底1,在所述衬底1上生长第一氧化硅层;向第一氧化硅层内注入第二导电类型杂质形成重掺杂,然后推进形成埋层2;
4.2光刻、刻蚀掉部分的第一氧化硅层形成凹部,在所述凹部内生长轻掺杂第二导电类型外延层3;
4.3向第一氧化硅层的保留部分注入第二导电类型杂质,形成重掺杂的集电极引出区4;
4.4在所得结构上依次生长第二氧化硅层和氮化硅层,在所述第二氧化硅层和氮化硅层上形成场氧窗口,生长氧化层形成场氧层5;去除氮化硅层;
4.5光刻SIC窗口,注入第二导电类型杂质,退火,形成SIC20;然后淀积第一多晶硅层,在所述第一多晶硅层上刻蚀形成锗硅外延窗口,在所述窗口内形成本征基区6;
4.6刻蚀对应场氧层5处的第一多晶硅层,形成外基区多晶硅引出部7;
4.7淀积第三氧化硅层,分别刻蚀出发射极窗口和集电极窗口;淀积第二多晶硅层,注入第二导电类型杂质形成重掺杂,退火;刻蚀第二多晶硅层和第三氧化硅层,分别形成发射极多晶硅引出部9和集电极多晶硅引出部8;
4.8在所述发射极多晶硅引出部9的侧面制备侧墙10;
4.9在所得结构上依次淀积硅化物层和介质层,在所述介质层上开孔,在所述孔内淀积导电材料,刻蚀所述导电材料形成导电屏蔽层11;
4.10制备接触孔,溅射金属层,光刻所述金属层分别形成发射极12、基极13和集电极14。
特别是,步骤4.9中开孔的位置是在所述介质层上对应器件隔离环处,形成的是集电极-基极导电屏蔽层。
特别是,步骤4.9中开孔是在所述介质层上对应发射极多晶硅引出部9和外基区多晶硅引出部7之间的位置处,形成的是发射极-基极导电屏蔽层。
本发明具有电极屏蔽结构的异质结双极晶体管在集电极与基极之间、或发射极与基极之间设置由导电材料制成的导电屏蔽层,使用时将导电屏蔽层接地,从而使输出端与输入端之间隔离,屏蔽了输出端与输入端之间的反馈电容,改善了晶体管高频性能,减小晶体管放大器的振荡,减小传输延迟,提高电路速度。
本发明具有电极屏蔽结构的异质结双极晶体管制备方法实现了本发明具有电极屏蔽结构的异质结双极晶体管,有效地降低器件的输出输入电容,提升器件性能。
附图说明
图1为本发明优选实施例一结构示意图。
图2为本发明优选实施例二结构示意图。
具体实施方式
下面结合说明书附图和优选实施例对本发明做详细描述。
优选实施例一:如图1所示,制备共发射极连接方法的双极晶体管,首先准备重掺杂的P型衬底硅片1。生长薄氧化层后,通过光刻,注入N+杂质,然后推进形成埋层2。腐蚀氧化层后生长N-外延层3。
光刻,注入N+杂质,形成从埋层至集电极的引出部分4。生长氧化层,淀积氮化硅,然后通过光刻,刻蚀氧化层和氮化硅,形成场氧窗口,生长厚氧化层作为场氧层5,再去除氮化硅。
光刻SIC窗口,注入N型杂质,退火,形成SIC20;然后淀积多晶硅,再光刻,刻蚀多晶硅,形成锗硅外延窗口,做锗硅外延层形成本征基区6。光刻,刻蚀多晶硅,形成基极引出部分——外基区多晶硅引出部7。
淀积氧化硅,光刻,刻蚀发射极和集电极窗口,淀积多晶硅,注入N+,退火。然后光刻,刻蚀多晶硅和氧化硅,形成发射极多晶硅引出部分9和集电极多晶硅引出部分8。在发射极多晶硅引出部分9的侧面淀积侧墙介质,刻蚀侧墙10。
做多晶硅层,淀积介质,在器件隔离环处光刻、刻蚀接地接触孔,再淀积金属层,然后刻蚀形成导电屏蔽层11。淀积孔介质,再光刻接触孔,刻蚀孔介质。溅射金属层,然后光刻、刻蚀金属层形成发射极12、基极13和集电极14的引出端。
使用时将导电屏蔽层接地,从而使集电极与基极之间隔离,屏蔽了集电极与基极之间的反馈电容,改善了晶体管高频性能,减小晶体管放大器的振荡,减小了传输延迟,提高电路速度。
优选实施例二:如图2所示,制备共集电极连接方法的双极晶体管,首先准备重掺杂的P型衬底硅片1。生长薄氧化层后,通过光刻,注入N+杂质,然后推进形成埋层2。腐蚀氧化层后生长N-外延层3。
光刻,注入N+杂质,形成从埋层至集电极的引出部分4。生长氧化层,淀积氮化硅,然后通过光刻,刻蚀氧化层和氮化硅,形成场氧窗口,生长厚氧化层作为场氧层5,再去除氮化硅。
光刻SIC窗口,注入N型杂质,退火,形成SIC20;然后淀积多晶硅,再光刻,刻蚀多晶硅,形成锗硅外延窗口,做锗硅外延层形成本征基区6。光刻,刻蚀多晶硅,形成基极引出部分——外基区多晶硅引出部7。
淀积氧化硅,光刻,刻蚀发射极和集电极窗口,淀积多晶硅,注入N+,退火。然后光刻,刻蚀多晶硅和氧化硅,形成发射极多晶硅引出部分9和集电极多晶硅引出部分8。在发射极多晶硅引出部分9的侧面淀积侧墙介质,刻蚀侧墙10。
做多晶硅层,淀积介质,在外基区多晶硅引出部7和发射极多晶硅引出部分9之间光刻、刻蚀接地接触孔,再淀积多晶层,然后刻蚀形成导电屏蔽层11。淀积孔介质,再光刻接触孔,刻蚀孔介质。溅射金属层,然后光刻、刻蚀金属层形成发射极12、基极13和集电极14的引出端。
使用时将导电屏蔽层接地,从而使发射极与基极之间隔离,屏蔽了发射极与基极之间的反馈电容,改善了晶体管高频性能,减小晶体管放大器的振荡,减小了传输延迟,提高电路速度。
以上,仅为本发明的较佳实施例,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求所界定的保护范围为准。
Claims (3)
1.一种具有电极屏蔽结构的异质结双极晶体管制备方法,其特征在于,所述方法包括下述步骤:
1.1采用的第一导电类型硅片作为衬底(1),在所述衬底(1)上生长第一氧化硅层;向第一氧化硅层内注入第二导电类型杂质形成重掺杂,然后推进形成埋层(2);
1.2光刻、刻蚀掉部分的第一氧化硅层形成凹部,在所述凹部内生长轻掺杂第二导电类型外延层(3);
1.3向第一氧化硅层的保留部分注入第二导电类型杂质,形成重掺杂的集电极引出区(4);
1.4在所得结构上依次生长第二氧化硅层和氮化硅层,在所述第二氧化硅层和氮化硅层上形成场氧窗口,生长氧化层形成场氧层(5);去除氮化硅层;
1.5光刻SIC窗口,注入第二导电类型杂质,退火,形成SIC(20);然后淀积第一多晶硅层,在所述第一多晶硅层上刻蚀形成锗硅外延窗口,在所述锗硅外延窗口内形成本征基区(6);
1.6刻蚀对应场氧层(5)处的第一多晶硅层,形成外基区多晶硅引出部(7);
1.7淀积第三氧化硅层,分别刻蚀出发射极窗口和集电极窗口;淀积第二多晶硅层,注入第二导电类型杂质形成重掺杂,退火;刻蚀第二多晶硅层和第三氧化硅层,分别形成发射极多晶硅引出部(9)和集电极多晶硅引出部(8);
1.8在所述发射极多晶硅引出部(9)的侧面制备侧墙(10);
1.9在所得结构上依次淀积硅化物层和介质层,在所述介质层上开孔,在所述孔内淀积导电材料,刻蚀所述导电材料形成导电屏蔽层(11);
1.10制备接触孔,溅射金属层,光刻所述金属层分别形成发射极(12)、基极(13)和集电极(14)。
2.根据权利要求1所述的具有电极屏蔽结构的异质结双极晶体管制备方法,其特征在于,步骤1.9中开孔的位置是在所述介质层上对应器件隔离环处,形成的是集电极-基极导电屏蔽层。
3.根据权利要求1所述的具有电极屏蔽结构的异质结双极晶体管制备方法,其特征在于,步骤1.9中开孔是在所述介质层上对应发射极多晶硅引出部(9)和外基区多晶硅引出部(7)之间的位置处,形成的是发射极-基极导电屏蔽层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210551538.2A CN103000680B (zh) | 2012-12-18 | 2012-12-18 | 具有电极屏蔽结构的异质结双极晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210551538.2A CN103000680B (zh) | 2012-12-18 | 2012-12-18 | 具有电极屏蔽结构的异质结双极晶体管及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103000680A CN103000680A (zh) | 2013-03-27 |
CN103000680B true CN103000680B (zh) | 2015-06-17 |
Family
ID=47929042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210551538.2A Active CN103000680B (zh) | 2012-12-18 | 2012-12-18 | 具有电极屏蔽结构的异质结双极晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103000680B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103594500B (zh) * | 2013-12-02 | 2018-08-10 | 上海集成电路研发中心有限公司 | 一种锗硅异质结双极晶体管的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1204155A (zh) * | 1997-06-27 | 1999-01-06 | 日本电气株式会社 | 带有微波双极晶体管的半导体器件 |
CN102280482A (zh) * | 2011-08-02 | 2011-12-14 | 清华大学 | 射频侧向扩散金属氧化物半导体器件及制备方法 |
US8299578B1 (en) * | 2009-11-12 | 2012-10-30 | National Semiconductor Corporation | High voltage bipolar transistor with bias shield |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4217429B2 (ja) * | 2002-06-13 | 2009-02-04 | シャープ株式会社 | 半導体装置 |
US7390720B2 (en) * | 2006-10-05 | 2008-06-24 | International Business Machines Corporation | Local collector implant structure for heterojunction bipolar transistors and method of forming the same |
-
2012
- 2012-12-18 CN CN201210551538.2A patent/CN103000680B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1204155A (zh) * | 1997-06-27 | 1999-01-06 | 日本电气株式会社 | 带有微波双极晶体管的半导体器件 |
US8299578B1 (en) * | 2009-11-12 | 2012-10-30 | National Semiconductor Corporation | High voltage bipolar transistor with bias shield |
CN102280482A (zh) * | 2011-08-02 | 2011-12-14 | 清华大学 | 射频侧向扩散金属氧化物半导体器件及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103000680A (zh) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101359682B (zh) | 自对准抬升外基区双极晶体管及其制备方法 | |
US6849871B2 (en) | Fully-depleted-collector silicon-on-insulator (SOI) bipolar transistor useful alone or in SOI BiCMOS | |
US5587327A (en) | Process for preparing a heterojunction bipolar transistor | |
US11322595B2 (en) | Heterojunction bipolar transistor and preparation method thereof | |
CN108630748A (zh) | 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法 | |
CN102683395B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN102790080B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN103000680B (zh) | 具有电极屏蔽结构的异质结双极晶体管及其制备方法 | |
KR20030028483A (ko) | 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라트랜지스터의 회로 장치 및 제조 방법 | |
CN102683401B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN103035687A (zh) | 外基区下具有低电阻屏蔽层的双极晶体管及其制备方法 | |
CN102683400B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN103000679B (zh) | 低电阻多晶连接基区全自对准双极晶体管及其制备方法 | |
CN100533762C (zh) | 非自对准抬高外基区锗硅异质结晶体管及其制备工艺 | |
CN107170814A (zh) | 高频三极管及其制作方法 | |
CN102496626B (zh) | 锗硅异质结双极晶体管结构 | |
CN103022110B (zh) | 金属硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
CN103035686B (zh) | 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
CN108257868B (zh) | 采用非选择性外延的自对准锗硅hbt器件的工艺方法 | |
CN102790081B (zh) | 金属硅化物自对准锗硅异质结双极晶体管及其制备方法 | |
US11798995B2 (en) | Hetero-junction bipolar transistor and method for manufacturing the same | |
CN103022111A (zh) | 具有低电阻集电区的双极晶体管及其制备方法 | |
JP2001515278A (ja) | バイポーラ電力用トランジスタとその製造法 | |
CN210110780U (zh) | PNP型肖特基集电区AlGaN/GaN HBT器件 | |
CN102412277B (zh) | 一种BiCMOS工艺中的VPNP器件结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |