CN102790081B - 金属硅化物自对准锗硅异质结双极晶体管及其制备方法 - Google Patents
金属硅化物自对准锗硅异质结双极晶体管及其制备方法 Download PDFInfo
- Publication number
- CN102790081B CN102790081B CN201210161187.4A CN201210161187A CN102790081B CN 102790081 B CN102790081 B CN 102790081B CN 201210161187 A CN201210161187 A CN 201210161187A CN 102790081 B CN102790081 B CN 102790081B
- Authority
- CN
- China
- Prior art keywords
- base
- metal silicide
- layer
- region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明公开一种金属硅化物自对准锗硅异质结双极晶体管,为解决现有产品基极电阻RB大等缺陷而设计。本发明金属硅化物自对准锗硅异质结双极晶体管主要包括Si集电区、局部介质区、基区、基区低电阻金属硅化物层、重掺杂多晶硅发射区、多晶硅发射区低电阻金属硅化物层、发射区-基区隔离介质区、重掺杂单晶发射区、接触孔介质层、发射极金属电极以及基极金属电极。基区低电阻金属硅化物层延伸至发射区-基区隔离介质区外侧。本发明公开一种金属硅化物自对准锗硅异质结双极晶体管制备方法,用于制备上述双极晶体管。本发明金属硅化物自对准锗硅异质结双极晶体管及其制备方法有效地降低了基极电阻RB,工艺步骤简单,成本低。
Description
技术领域
本发明涉及一种金属硅化物自对准锗硅异质结双极晶体管及其制备方法。
背景技术
平面硅双极晶体管是构建模拟集成电路的传统器件,但由于硅材料在速度上的先天劣势,历史上高频高速应用领域一直由砷化镓等III-V族化合物半导体器件主宰。窄禁带锗硅合金作为基区材料引入硅双极晶体管得到的锗硅异质结双极晶体管,在高频性能上有了很大的提高,同时还保持了硅基技术成本较低的优势,因此已经广泛应用于射频、微波和高速半导体器件基区集成电路领域,并部分替代了砷化镓等化合物半导体技术。
双极晶体管的基极电阻RB和集电极-基极电容CBC一直是制约器件高频性能进一步提高的主要寄生参数,其对器件高频性能指标的影响可用如下简化的表达式描述。
其中,fT和fmax分别表示器件的截止频率和最高振荡频率。
此外,RB还是双极晶体管热噪声的主要来源。因此,为了提高器件的高频性能和改善器件的噪声性能,减小RB一直是双极晶体管器件与工艺优化的重要任务之一。
采用发射区-外基区自对准结构,即保证器件重掺杂外基区与发射区的间距不取决于而且一般来说远小于光刻允许的最小线宽或最小套刻间距,是减小RB的有效途径之一。
对于通过外延方式生长锗硅基区的异质结双极晶体管,自对准抬升外基区的器件结构满足了较厚的重掺杂外基区与发射区相对位置的自对准要求,因而成为当今高性能自对准锗硅异质结双极晶体管工艺的标准器件结构。实现这种自对准抬升外基区器件结构的工艺方案大致可分为两类。一类的特点是自对准抬升外基区形成于基区外延之后,主要是借助平坦化工艺实现自对准结构。另一类首先淀积重掺杂的多晶抬升外基区,并利用光刻和刻蚀工艺形成发射区窗口,然后再利用选择性外延工艺在已形成的发射区窗口内生长基区外延层并与事先形成的重掺杂外基区多晶悬臂对接。
以上两类技术方案的共同缺点是工艺都比较复杂,前者需要昂贵的专用平坦化设备及工艺,后者由于其对器件性能起决定作用的基区需要采用工艺较难控制的选择性外延的方法来生长,从而可能引起相关的工艺质量控制问题,例如基区与预成形外基区之间通过选择性外延生长的连接基区中有可能出现空洞等缺陷的问题。因此,到目前为止,自对准抬升外基区锗硅异质结双极晶体管的器件结构及其工艺实现方案仍有待改进。
发明内容
为了克服上述的缺陷,本发明提供一种工艺简单且基极电阻RB更小的金属硅化物自对准锗硅异质结双极晶体管。
为达到上述目的,一方面,本发明提供一种金属硅化物自对准锗硅异质结双极晶体管,所述晶体管主要包括Si集电区、局部介质区、Si集电区和局部介质区上方的基区、基区上方的重掺杂多晶硅发射区和发射区-基区隔离介质区、重掺杂多晶硅发射区表面上的多晶硅发射区低电阻金属硅化物层、发射区-基区隔离介质区围成的发射区窗口下的重掺杂单晶发射区、基区表面的基区低电阻金属硅化物层、接触孔介质层、发射极金属电极以及基极金属电极;其中,所述基区由单晶锗硅基区、重掺杂单晶锗硅基区和重掺杂多晶锗硅基区组成;所述发射区-基区隔离介质区由L形氧化硅层和氮化硅内侧墙构成,所述基区低电阻金属硅化物层一直延伸至发射区-基区隔离介质区外侧。
另一方面,本发明提供一种金属硅化物自对准锗硅异质结双极晶体管制备方法,所述方法至少包括下述步骤:
2.1制备第一导电类型的Si外延层,在所得Si外延层中形成局部介质区,Si外延层中未形成局部介质区的部分为Si集电区;
2.2在所得结构上制备第二导电类型的锗硅基区,在对应Si集电区的位置形成单晶锗硅基区,在对应局部介质区的位置形成多晶锗硅基区;
2.3淀积或溅射金属层;
2.4淀积第一氧化硅层;
2.5有选择性地先后去掉第一氧化硅层和金属层的中间部分,形成第一窗口,露出单晶锗硅基区表面的中间部分;
2.6淀积第二氧化硅层;
2.7淀积氮化硅层,再利用各向异性刻蚀方法在第一窗口内边缘形成氮化硅内侧墙;
2.8去除未被氮化硅侧墙覆盖的第二氧化硅层形成L形氧化硅层,L形氧化硅层和氮化硅内侧墙构成发射区-基区隔离介质区,所述发射区-基区隔离介质区围成发射区窗口,露出单晶锗硅基区表面的中间部分;
2.9淀积多晶硅层,并将所述多晶硅层重掺杂为第一导电类型多晶硅层;
2.10在多晶硅层上形成保护层,然后将未被保护层掩蔽的多晶硅层和第一氧化硅层刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区;
2.11在所得结构上进行第二导电类型的离子注入,在保护层的掩蔽下形成第二导电类型的重掺杂单晶锗硅基区和重掺杂多晶锗硅基区;去除保护层;
2.12淀积第三氧化硅层,然后利用各向异性刻蚀方法形成氧化硅外侧墙;
2.13淀积或溅射第二金属层;
2.14使第一金属层分别与其所接触的重掺杂多晶锗硅基区、重掺杂单晶锗硅基区和部分单晶锗硅基区发生硅化反应得到基区低电阻金属硅化物层;使第二金属层与多晶硅发射区发生硅化反应生成多晶硅发射区低电阻金属硅化物层;去除第二金属层与氧化硅外侧墙接触的、未发生硅化反应的部分;使步骤2.10中得到的重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区;
2.15制备接触孔,引出发射极金属电极和基极金属电极。
特别是,步骤2.1中在Si外延层中制备局部介质区的方法为挖槽再填充介质材料或局部氧化。
特别是,步骤2.3中第一金属层的材质为钛、钴或镍中的一种;步骤2.13中第二金属层的材质为钛、钴或镍中的一种。
特别是,步骤2.6中氧化硅层的厚度为5nm至50nm之间。
特别是,步骤2.7中氮化硅内侧墙的形成方法是先淀积氮化硅再进行各向异性刻蚀,所述内侧墙的宽度在10nm到500nm之间。
特别是,步骤2.9中将所述多晶硅层重掺杂为第一导电类型多晶硅层的方法为在淀积多晶硅层过程中采用原位掺杂的方法,或者在淀积之后采用剂量大于1014/cm2的离子注入的方法;
特别是,步骤2.10中形成的保护层和在所述保护层的掩蔽下刻蚀形成的重掺杂的第一导电类型的多晶硅发射区对于第一窗口每边的覆盖尺寸不小于光刻最小套准尺寸。
特别是,步骤2.14中通过硅化反应形成基区低电阻金属硅化物层和多晶硅发射区低电阻金属硅化物层的方法为利用一次或者多次快速热退火工艺。
特别是,步骤2.14中重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区的方法为利用上述形成基区低电阻金属硅化物层和多晶硅发射区低电阻金属硅化物层的一次或多次快速热退火工艺,或者利用在此之前或者之后的快速热退火或者其他热扩散推进工艺。
本发明金属硅化物自对准锗硅异质结双极晶体管的基区低电阻金属硅化物层完全覆盖重掺杂多晶锗硅基区表面和重掺杂单晶锗硅基区表面以及部分覆盖单晶锗硅基区表面并一直延伸至发射区-基区隔离介质区外侧,从而使得基区低电阻金属硅化物层与重掺杂单晶发射区的距离为(考虑到重掺杂多晶硅发射区中杂质通过发射区窗口外扩散形成重掺杂单晶发射区过程中的杂质横向扩散,此距离应略微小于)由L形氧化硅层和氮化硅内侧墙构成的发射区-基区隔离介质区的宽度,即L形氧化硅层厚度和氮化硅内侧墙宽度之和。可见,所述距离不受光刻最小套准间距尺寸的限制,而且可以通过优化工艺充分减小这一距离,即实现了自对准锗硅异质结双极晶体管器件结构,能够有效减小器件的基极电阻。
由于上述延伸至发射区-基区隔离介质区外侧、与重掺杂单晶发射区间距足够小的基区低电阻金属硅化物层的薄层电阻非常小,通常远小于重掺杂锗硅基区的薄层电阻,所以与通常的自对准锗硅异质结双极晶体管相比,本发明器件可以获得更小的基极电阻RB,从而能够进一步提高器件的噪声和射频微波功率性能。
本发明金属硅化物自对准锗硅异质结双极晶体管制备方法由于引入了金属硅化物工艺来实现自对准器件结构,因而相关的器件制备工艺步骤相当简单,可以有效降低工艺复杂度和制造成本。
附图说明
图1~图15为本发明的工艺流程示意图。
具体实施方式
下面结合说明书附图和实施例对本发明做详细描述。
如图15所示,本发明金属硅化物自对准锗硅异质结双极晶体管主要包括Si集电区10、局部介质区12、Si集电区10和局部介质区12之上的基区、基区上的重掺杂多晶硅发射区29和发射区-基区隔离介质区、重掺杂多晶硅发射区29表面的多晶硅发射区低电阻金属硅化物层36、发射区-基区隔离介质区围成的发射区窗口下的重掺杂单晶发射区38、基区表面的基区低电阻金属硅化物层34、接触孔介质层40、发射极金属电极42以及基极金属电极44。其中,基区由单晶锗硅基区14、重掺杂单晶锗硅基区32和重掺杂多晶锗硅基区16组成;发射区-基区隔离介质区由L形氧化硅层23和氮化硅内侧墙24构成。基区低电阻金属硅化物层34一直延伸至发射区-基区隔离介质区外侧。优选结构中,基区低电阻金属硅化物层34完全覆盖重掺杂多晶锗硅基区16和重掺杂单晶锗硅基区32,局部覆盖单晶锗硅基区14。
背景技术所涉及的普通非自对准器件结构中由于基区低电阻金属硅化物层34仅仅覆盖重掺杂多晶锗硅基区16和重掺杂单晶锗硅基区32而不超出重掺杂单晶锗硅基区32,所以基区低电阻金属硅化物层34与重掺杂单晶发射区38的间距至少等于(考虑到形成重掺杂单晶发射区38过程中杂质的横向扩散效应,应该略小于)L形氧化硅层23的厚度、氮化硅内侧墙24的宽度和第一氧化硅层20的宽度之和。同时,重掺杂单晶锗硅基区32与重掺杂单晶发射区38的间距等于(考虑到形成重掺杂单晶锗硅基区32和重掺杂单晶发射区38过程中杂质横向注入和扩散效应,应该略小于)L形氧化硅层23的厚度、氮化硅内侧墙24的宽度和第一氧化硅层20的宽度之和。因为受限于光刻条件,第一氧化硅层20的宽度不能小于最小光刻套准间距,所以,无论是基区低电阻金属硅化物层34,还是重掺杂单晶锗硅基区32,与重掺杂单晶发射区38的间距都受限于最小光刻套准间距因而不可能很小,因此背景技术所涉及的普通非自对准器件的基极电阻RB也就不可能很小,从而使得器件性能的优化受到一定限制。
本发明的器件结构因为由金属层18经过硅化反应生成的基区低电阻金属硅化物34一直延伸到由L形氧化层23和氮化硅内侧墙24构成的发射区-基区隔离介质区的外侧,从而使得基区低电阻金属硅化物层34与重掺杂单晶发射区38的间距仅等于(考虑到形成重掺杂单晶发射区38过程中杂质的横向扩散效应,应该略小于)L形氧化硅层23的厚度和氮化硅内侧墙24的宽度之和。无论是L形氧化硅层23的厚度还是氮化硅内侧墙24的宽度都与光刻工艺无关,因而可以不受限于而且可以远小于最小光刻套准间距。所以,基区低电阻金属硅化物层34与重掺杂单晶发射区38的间距就可以不受限于而且可以远小于最小光刻套准间距。
本发明所提出的金属硅化物自对准锗硅异质结双极晶体管的器件结构属于自对准结构,因而相比背景技术所涉及的普通非自对准器件结构可以获得更小的基极电阻RB。而且,即使是背景技术涉及到的自对准器件,往往也只能保证重掺杂锗硅基区与重掺杂单晶发射区之间的自对准,而不能保证基区低电阻金属硅化物层与重掺杂单晶发射区间距的最小化,而本发明提出的器件结构直接保证了基区低电阻金属硅化物层34与重掺杂单晶发射区38的自对准及其间距的最小化,由于低电阻金属硅化物层的薄层电阻通常远小于重掺杂锗硅基区的薄层电阻,因此即使相比于背景技术所涉及的自对准器件,本发明提出的器件仍然可以进一步减小基极电阻RB,进而能够进一步优化器件的速度、噪声和射频微波功率性能。
制备本发明金属硅化物自对准锗硅异质结双极晶体管的步骤如下:
如图1所示,在半导体衬底(图中未画)上面制备第一导电类型的Si外延层。为了减小基区与集电区之间的电容CBC,可通过挖浅槽再填充介质材料的办法或局部氧化的方法在Si外延层中的部分区域内形成局部介质区12。局部介质区12一般为氧化硅,但并不限于此。形成局部介质区12之后的剩余的第一导电类型的Si外延层区域成为Si集电区10。
如图2所示,通过外延生长和原位掺杂的方法形成第二导电类型的锗硅基区,即在Si集电区10上面得到第二导电类型的单晶锗硅(一般是包含硅和锗硅的多层外延材料)基区14,在局部介质区12上面得到第二导电类型的多晶锗硅(一般是包含硅和锗硅的多层多晶材料)基区16。
如图3所示,淀积或溅射第一金属层18,该金属可以是但不限于是钛、钴或镍,厚度在5nm到500nm之间。
如图4所示,淀积第一氧化硅层20。
如图5所示,通过光刻工艺有选择性地先后去掉第一氧化硅层20和第一金属层18的中间部分,形成第一窗口21,露出下面的单晶锗硅基区14的中间部分。
如图6所示,淀积第二氧化硅层22,厚度在5nm到50nm之间。
如图7所示,通过先淀积一层氮化硅、然后再利用各向异性刻蚀的方法在第一窗口21的边缘形成氮化硅内侧墙24,该内侧墙24的宽度在10nm到500nm之间。
如图8所示,在氮化硅内侧墙24的掩蔽下,利用湿法腐蚀去除第二氧化硅层22未被氮化硅内侧墙24覆盖的部分,形成L形氧化硅层23以及L形氧化硅层23和氮化硅内侧墙24构成的发射区-基区隔离介质区,打开由发射区-基区隔离介质区围成的发射区窗口26,再次露出单晶锗硅基区14的中间部分。
如图9所示,淀积多晶硅层28,并通过其后的剂量大于1014/cm2的离子注入或在上述淀积过程中采用原位掺杂的方法将其重掺杂为第一导电类型的多晶硅层。
如图10所示,通过光刻工艺在多晶硅层28上形成保护层30并在其掩蔽下先后将露出的多晶硅层28和第一氧化硅层20刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区29。刻蚀后保护层30仍保留。保护层和在保护层的掩蔽下刻蚀形成的重掺杂的第一导电类型的多晶硅发射区对于第一窗口每边的覆盖尺寸不小于光刻最小套准尺寸。
如图11所示,继续在保护层30的掩蔽下,通过剂量大于1014/cm2的第二导电类型的离子注入,例如但不限于硼(B)离子或二氟化硼(BF2)离子,形成第二导电类型的重掺杂单晶锗硅基区32,而第二导电类型的多晶锗硅基区16同时也被重掺杂。然后,去除保护层30。保护层的材料优选使用光刻胶。
如图12所示,通过先淀积一层氧化硅、然后在利用各向异性刻蚀的方法形成氧化硅外侧墙31。
如图13所示,淀积或溅射第二金属层33,该金属可以是但不限于是钛、钴或镍。
如图14所示,利用一次或多次快速热退火工艺,使第一金属层18与下面接触的部分单晶锗硅基区14、重掺杂单晶锗硅基区32和重掺杂多晶锗硅基区16发生硅化反应,形成基区低电阻金属硅化物层34;同时第二金属层33与下面的多晶硅发射区29发生硅化反应,形成多晶硅发射区低电阻金属硅化物层36;基区低电阻金属硅化物层34和多晶硅发射区低电阻金属硅化物层36均可以是但不限于钛硅化物、钴硅化物或镍硅化物。然后利用金属33与氧化硅外侧墙31之间不发生硅化反应的特性,采用湿法腐蚀的方法去除未发生硅化反应的部分第二金属层。
与此同时、或先于、或后于上述金属硅化物工艺,利用热退火工艺或者热扩散推进工艺使重掺杂的第一导电类型的多晶硅发射区29中的杂质通过发射区窗口26向下外扩散形成第一导电类型的重掺杂单晶发射区38。
如图15所示,可采用常规的半导体器件及其集成电路后道工艺,包括介质层淀积、接触孔光刻和刻蚀、以及金属层溅射、光刻和刻蚀等等,最终完成器件制备的工艺流程,其中40为接触孔介质层、42和44分别为发射极金属电极和基极金属电极。
考虑到本发明对集电极引出方式没有任何限制,因此在以上具体实施方案工艺流程图中均未演示集电区的引出电极。实际上,如果衬底(图中未画出)是重掺杂的第一导电类型的Si晶圆的话,集电极可从重掺杂的衬底背面引出;如果衬底是第二导电类型的Si晶圆的话,则集电极可通过在第二导电类型衬底上面形成第一导电类型的重掺杂埋层及重掺杂集电极Sinker等常规工艺,最终利用金属连线从晶圆正面引出。
本发明提出的器件制备工艺非常简单,因此具备器件加工制造工艺复杂度低、成本低廉的优点。
优选实施例:如图1至15所示,半导体衬底构成的Si外延层中通过挖浅槽再填充介质材料的办法在表面形成局部介质区12,没有形成局部介质区的部分形成了Si集电区10。局部介质区12的材质为氧化硅。在Si集电区上面得到包含硅和锗硅的多层外延材料的第二导电类型的单晶锗硅基区14,在局部介质区12上面得到包含硅和锗硅的多层多晶材料的第二导电类型的多晶锗硅基区16。
溅射第一钛金属层18,淀积第一氧化硅层20。通过光刻工艺有选择性地先后去掉第一氧化硅层20和第一钛金属层的中间部分,形成第一窗口21,露出下面的单晶锗硅基区14的中间部分。淀积10nm厚的第二氧化硅层22。通过先淀积一层氮化硅、然后再利用各向异性刻蚀的方法在窗口的边缘形成氮化硅内侧墙24,该侧墙宽度在100nm。
在氮化硅内侧墙24的掩蔽下,利用湿法腐蚀去除第二氧化硅层22未被氮化硅内侧墙24覆盖的部分,从而打开发射区窗口26,再次露出单晶锗硅基区14的中间部分。淀积多晶硅层28,并通过其后的剂量为5×1015/cm2的离子注入将其重掺杂为第一导电类型的多晶硅层。通过光刻工艺在多晶硅层上形成光刻胶作为保护层30,并在光刻胶的掩蔽下先后将部分多晶硅层和部分第一氧化硅层刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区29。刻蚀后光刻胶仍保留。
继续在光刻胶的掩蔽下通过剂量为3×1015/cm2的二氟化硼(BF2)离子注入,形成第二导电类型的重掺杂的单晶外基区32和第二导电类型的重掺杂多晶锗硅基区。然后去除光刻胶。淀积一层氧化硅、然后在利用各向异性刻蚀的方法形成氧化硅外侧墙31。溅射第二钛金属层33。
利用第一次快速热退火工艺,使第一钛金属层18与下面接触的部分单晶锗硅基区14、重掺杂单晶锗硅基区32和重掺杂多晶锗硅基区16发生硅化反应,生成基区钛硅化物层;使第二钛金属层33与下面的多晶硅发射区29发生硅化反应得到多晶硅发射区钛硅化物层;采用湿法腐蚀去除未发生硅化反应的部分第二钛金属层;利用第二次快速热退火工艺,把上述基区钛硅化物层和多晶硅发射区钛硅化物层分别转化为基区低电阻钛硅化物层34和多晶硅发射区低电阻钛硅化物层36。
与此同时,利用热退火工艺使重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区38。淀积介质层40,完成接触孔光刻和刻蚀;溅射金属层、完成金属光刻和刻蚀,形成发射极金属电极42和基极金属电极44。最终完成器件制备的工艺流程。
以上,仅为本发明的较佳实施例,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求所界定的保护范围为准。
Claims (10)
1.一种金属硅化物自对准锗硅异质结双极晶体管,所述晶体管主要包括Si集电区、局部介质区、Si集电区和局部介质区上方的基区、基区上方的重掺杂多晶硅发射区和发射区-基区隔离介质区、重掺杂多晶硅发射区表面上的多晶硅发射区低电阻金属硅化物层、发射区-基区隔离介质区围成的发射区窗口下的重掺杂单晶发射区、基区表面的基区低电阻金属硅化物层、接触孔介质层、发射极金属电极以及基极金属电极;其中,所述基区由单晶锗硅基区、重掺杂单晶锗硅基区和重掺杂多晶锗硅基区组成;所述发射区-基区隔离介质区由L形氧化硅层和氮化硅内侧墙构成,其特征在于:所述基区低电阻金属硅化物层一直延伸至发射区-基区隔离介质区外侧,所述基区低电阻金属硅化物层的下表面低于所述重掺杂多晶硅发射区的下表面。
2.一种金属硅化物自对准锗硅异质结双极晶体管制备方法,其特征在于,所述方法至少包括下述步骤:
2.1制备第一导电类型的Si外延层,在所得Si外延层中形成局部介质区,Si外延层中未形成局部介质区的部分为Si集电区;
2.2在所得结构上制备第二导电类型的锗硅基区,在对应Si集电区的位置形成单晶锗硅基区,在对应局部介质区的位置形成多晶锗硅基区;
2.3淀积或溅射金属层;
2.4淀积第一氧化硅层;
2.5有选择性地先后去掉第一氧化硅层和金属层的中间部分,形成第一窗口,露出单晶锗硅基区表面的中间部分;
2.6淀积第二氧化硅层;
2.7淀积氮化硅层,再利用各向异性刻蚀方法在第一窗口内边缘形成氮化硅内侧墙;
2.8去除未被氮化硅内侧墙覆盖的第二氧化硅层形成L形氧化硅层,L形氧化硅层和氮化硅内侧墙构成发射区-基区隔离介质区,所述发射区-基区隔离介质区围成发射区窗口,露出单晶锗硅基区表面的中间部分;
2.9淀积多晶硅层,并将所述多晶硅层重掺杂为第一导电类型多晶硅层;
2.10在多晶硅层上形成保护层,然后将未被保护层掩蔽的多晶硅层和第一氧化硅层刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区;
2.11在所得结构上进行第二导电类型的离子注入,在保护层的掩蔽下形成第二导电类型的重掺杂单晶锗硅基区和重掺杂多晶锗硅基区;去除保护层;
2.12淀积第三氧化硅层,然后利用各向异性刻蚀方法形成氧化硅外侧墙;
2.13淀积或溅射第二金属层;
2.14使第一金属层分别与其所接触的重掺杂多晶锗硅基区、重掺杂单晶锗硅基区和部分单晶锗硅基区发生硅化反应得到基区低电阻金属硅化物层;使第二金属层与多晶硅发射区发生硅化反应生成多晶硅发射区低电阻金属硅化物层;去除第二金属层与氧化硅外侧墙接触的、未发生硅化反应的部分;使步骤2.10中得到的重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散,形成第一导电类型的重掺杂单晶发射区;
2.15制备接触孔,引出发射极金属电极和基极金属电极。
3.根据权利要求2所述的金属硅化物自对准锗硅异质结双极晶体管制备方法,其特征在于,步骤2.1中在Si外延层中制备局部介质区的方法为挖槽再填充介质材料或局部氧化。
4.根据权利要求2所述的金属硅化物自对准锗硅异质结双极晶体管制备方法,其特征在于,步骤2.3中第一金属层的材质为钛、钴或镍中的一种;步骤2.13中第二金属层的材质为钛、钴或镍中的一种。
5.根据权利要求2所述的金属硅化物自对准锗硅异质结双极晶体管制备方法,其特征在于,步骤2.6中氧化硅层的厚度为5nm至50nm之间。
6.根据权利要求2所述的金属硅化物自对准锗硅异质结双极晶体管制备方法,其特征在于,步骤2.7中氮化硅内侧墙的形成方法是先淀积氮化硅再进行各向异性刻蚀,所述内侧墙的宽度在10nm到500nm之间。
7.根据权利要求2所述的金属硅化物自对准锗硅异质结双极晶体管制备方法,其特征在于,步骤2.9中将所述多晶硅层重掺杂为第一导电类型多晶硅层的方法为在淀积多晶硅层过程中采用原位掺杂的方法,或者在淀积之后采用剂量大于1014/cm2的离子注入的方法。
8.根据权利要求2所述的金属硅化物自对准锗硅异质结双极晶体管制备方法,其特征在于,步骤2.10中形成的保护层和在所述保护层的掩蔽下刻蚀形成的重掺杂的第一导电类型的多晶硅发射区对于第一窗口每边的覆盖尺寸不小于光刻最小套准尺寸。
9.根据权利要求2所述的金属硅化物自对准锗硅异质结双极晶体管制备方法,其特征在于,步骤2.14中通过硅化反应形成基区低电阻金属硅化物层和多晶硅发射区低电阻金属硅化物层的方法为利用一次或者多次快速热退火工艺。
10.根据权利要求2所述的金属硅化物自对准锗硅异质结双极晶体管制备方法,其特征在于,步骤2.14中重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区的方法为利用形成基区低电阻金属硅化物层和多晶硅发射区低电阻金属硅化物层的一次或多次快速热退火工艺,或者利用在此之前或者之后的快速热退火或者其他热扩散推进工艺。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210161187.4A CN102790081B (zh) | 2012-05-22 | 2012-05-22 | 金属硅化物自对准锗硅异质结双极晶体管及其制备方法 |
US13/625,233 US20130313614A1 (en) | 2012-05-22 | 2012-09-24 | METAL SILICIDE SELF-ALIGNED SiGe HETEROJUNCTION BIPOLAR TRANSISTOR AND METHOD OF FORMING THE SAME |
US14/189,106 US9202901B2 (en) | 2012-05-22 | 2014-02-25 | Metal silicide self-aligned SiGe heterojunction bipolar transistor and method of forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210161187.4A CN102790081B (zh) | 2012-05-22 | 2012-05-22 | 金属硅化物自对准锗硅异质结双极晶体管及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102790081A CN102790081A (zh) | 2012-11-21 |
CN102790081B true CN102790081B (zh) | 2015-05-06 |
Family
ID=47155437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210161187.4A Expired - Fee Related CN102790081B (zh) | 2012-05-22 | 2012-05-22 | 金属硅化物自对准锗硅异质结双极晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102790081B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111883427A (zh) * | 2020-07-16 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | Hbt器件及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1667834A (zh) * | 2004-03-13 | 2005-09-14 | 国际商业机器公司 | 在BiCMOS工艺中形成基极的方法 |
CN101359682A (zh) * | 2008-09-12 | 2009-02-04 | 清华大学 | 自对准抬升外基区双极或异质结双极晶体管及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6982442B2 (en) * | 2004-01-06 | 2006-01-03 | International Business Machines Corporation | Structure and method for making heterojunction bipolar transistor having self-aligned silicon-germanium raised extrinsic base |
JP2010010456A (ja) * | 2008-06-27 | 2010-01-14 | Panasonic Corp | 半導体装置 |
-
2012
- 2012-05-22 CN CN201210161187.4A patent/CN102790081B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1667834A (zh) * | 2004-03-13 | 2005-09-14 | 国际商业机器公司 | 在BiCMOS工艺中形成基极的方法 |
CN101359682A (zh) * | 2008-09-12 | 2009-02-04 | 清华大学 | 自对准抬升外基区双极或异质结双极晶体管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102790081A (zh) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101359682B (zh) | 自对准抬升外基区双极晶体管及其制备方法 | |
US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
US6979884B2 (en) | Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border | |
US9202901B2 (en) | Metal silicide self-aligned SiGe heterojunction bipolar transistor and method of forming the same | |
US5962879A (en) | Super self-aligned bipolar transistor | |
JP2001085446A (ja) | バイポーラ素子及びその製造方法 | |
US8946861B2 (en) | Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region | |
CN102683395B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
US8810005B1 (en) | Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region | |
CN102790080B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
US6888221B1 (en) | BICMOS technology on SIMOX wafers | |
CN103563050B (zh) | 晶体管和形成晶体管以具有减小的基极电阻的方法 | |
CN102683401B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
JP2002525874A (ja) | バイポーラトランジスタ及びその製造方法 | |
CN102683400B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN102790081B (zh) | 金属硅化物自对准锗硅异质结双极晶体管及其制备方法 | |
CN102790079B (zh) | 金属硅化物自对准锗硅异质结双极晶体管及其制备方法 | |
CN100533762C (zh) | 非自对准抬高外基区锗硅异质结晶体管及其制备工艺 | |
CN103022110B (zh) | 金属硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
CN101958343B (zh) | 三极管及其制造方法 | |
CN103000679B (zh) | 低电阻多晶连接基区全自对准双极晶体管及其制备方法 | |
US7226844B2 (en) | Method of manufacturing a bipolar transistor with a single-crystal base contact | |
CN109817522B (zh) | 锗硅异质结双极型三极管器件的制造方法 | |
CN103035686B (zh) | 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
CN103035687A (zh) | 外基区下具有低电阻屏蔽层的双极晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150506 Termination date: 20180522 |
|
CF01 | Termination of patent right due to non-payment of annual fee |