CN109817522B - 锗硅异质结双极型三极管器件的制造方法 - Google Patents

锗硅异质结双极型三极管器件的制造方法 Download PDF

Info

Publication number
CN109817522B
CN109817522B CN201910098265.2A CN201910098265A CN109817522B CN 109817522 B CN109817522 B CN 109817522B CN 201910098265 A CN201910098265 A CN 201910098265A CN 109817522 B CN109817522 B CN 109817522B
Authority
CN
China
Prior art keywords
silicon oxide
angstroms
silicon
polysilicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910098265.2A
Other languages
English (en)
Other versions
CN109817522A (zh
Inventor
周正良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910098265.2A priority Critical patent/CN109817522B/zh
Publication of CN109817522A publication Critical patent/CN109817522A/zh
Application granted granted Critical
Publication of CN109817522B publication Critical patent/CN109817522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种锗硅异质结双极型三极管器件的制造方法,采用非选择性的低温锗硅外延生长,经过牺牲发射极多晶硅的淀积和刻蚀,外侧墙的干法刻蚀、湿法刻蚀和清洗,用选择性外延方法,形成抬高的外基区和外侧墙,再回刻牺牲发射极多晶硅,清洗后淀积发射极多晶硅并干法刻蚀,最终形成发射极多晶硅和基区多晶硅由侧墙隔离的自对准器件;与现有技术相比,由于采用了一次侧墙,这样就能形成较小的侧墙,可有效地降低基极串联电阻,以提升器件的最高振荡频率。

Description

锗硅异质结双极型三极管器件的制造方法
技术领域
本发明涉及半导体集成电路领域,特别是一种锗硅异质结双极型三极管器件的制造方法。
背景技术
采用P型多晶硅抬高外基区,发射极和外基区之间采用内侧墙的自对准器件结构,可以同时降低基极电阻和基极-集电极电容,这样的锗硅异质结双极型三极管(HBT)器件可以得到大于300GHz的最高振荡频率fmax,其性能可以和III-V器件相当,被广泛用于光通信和毫米波应用。
在现有技术中,采用牺牲发射极窗口多晶硅,通过有机介质平坦化和回刻内外侧墙等工艺,具体步骤为:
在形成集电极后,淀积氧化硅-多晶硅-氧化硅叠层,刻蚀后形成牺牲发射极多晶硅,淀积氧化硅及回刻后形成侧墙,清洗后选择性生长多(单)晶硅,如图1所示;
淀积氧化硅,涂布平坦化有机介质,回刻去除多晶硅上的氧化硅,其它区域有机介质有留存,如图2所示;
回刻多晶硅,停在氧化硅上,淀积介质如氮化硅和氧化硅,回刻形成内侧墙,湿法去除发射极窗口底部氧化硅后再淀积重掺砷多晶硅,然后刻蚀发射极和基极多晶硅形成发射极和基极,如图3所示。
以上方法可以形成非选择性锗硅外延的自对准HBT;但在实际研发过程中,发现有下列问题,一是内外侧墙叠加后的总宽度较大,限制了fmax的提高,二是外侧墙形成如果采用干法刻蚀到硅表面,则后续的选择性外基区生长会不均匀,而如果用干法加湿法则其底部刻蚀速率较小会形成较大的外侧墙,三是牺牲发射极回刻时,多晶硅边缘很容易形成栅栏(fence)形的残留,影响工艺稳定。
发明内容
本申请所要解决的技术问题是,提供一种锗硅异质结双极型三极管器件的制造方法,可以形成较小的侧墙,从而有效地降低基极串联电阻,以提升器件的截止频率和最高振荡频率。
为了解决上述技术问题,本发明公开了一种锗硅异质结双极型三极管器件的制造方法,包括以下步骤:
步骤一,在形成集电极和低温生长锗硅外延层后,淀积氧化硅-多晶硅-氧化硅叠层,用牺牲发射极窗口光刻和干法刻蚀,停在底层氧化硅上,淀积氧化硅及回刻后形成侧墙;
步骤二,用湿法刻蚀去除底部的全部氧化硅,之后侧墙上有氧化硅留存,底部氧化硅形成有足形留存;
步骤三,选择性外延成长形成HBT的多晶或单晶外基区;
步骤四,淀积一层氧化硅,将足形留存的氧化硅的侧面填到盖过外基区,然后进行外基区离子注入;
步骤五,再淀积一层氧化硅;
步骤六,涂布一层平坦化有机介质,之后回刻有机介质和氧化硅,将多晶硅顶层的有机介质和氧化硅去除,其他区域还有有机介质保留;
步骤七,干法回刻牺牲发射极多晶硅,停在氧化硅上。
较佳地,在步骤七后还包括湿法刻蚀和清洗发射极窗口,再淀积N型多晶硅的步骤。
较佳地,在步骤七后还包括湿法刻蚀和清洗发射极窗口,再淀积非掺杂多晶硅然后N型离子注入的步骤。
较佳地,若步骤七有多晶硅栅栏存在,则和后续淀积的多晶硅共同形成发射极多晶硅,然后光刻和刻蚀形成发射极。
较佳地,还包括:
步骤八,在形成发射极和基极后,淀积氧化硅,回刻形成发射极多晶硅外侧墙,然后光刻和干法刻蚀基极多晶硅,形成器件基极。
较佳地,步骤一中,氧化硅-多晶硅-氧化硅叠层的厚度分别为:200埃、1500~2500埃和500~1000埃。
较佳地,步骤一中,用牺牲发射极窗口光刻和干法刻蚀后,发射极窗口的尺寸范围是0.16~0.24微米。
较佳地,步骤一中,淀积氧化硅的厚度为800埃,使用干法回刻去除部分氧化硅,在底部氧化硅留存在100埃,侧面形成500埃的氧化硅侧墙。
较佳地,步骤二中,侧面的氧化硅留存厚度为200埃,底部足形留存距多晶硅边缘为500埃。
较佳地,步骤四中,淀积氧化硅的厚度为300埃,离子注入剂量在1E15CM-2以上。
较佳地,步骤五中淀积的氧化硅层和步骤四中淀积的氧化硅层叠加的厚度为800埃。
较佳地,步骤了六中,涂布平坦化有机介质厚度为1500~2500埃,平坦化有机介质在牺牲发射极顶端的厚度小于在外基区的厚度。
较佳地,步骤七中,留存的氧化硅厚度为150埃。
较佳地,步骤八中,淀积氧化硅的厚度为500~1500埃。
使用本发明的方法,能够可有效地规避外基区和本征基区之间的侧墙偏厚,外基区生长不均匀,及多晶硅栅栏可能对器件造成的影响,并和现有的CMOS工艺集成形成适合大规模量产的BiCMOS工艺流程。
附图说明
图1-3是现有技术形成非选择性锗硅外延的自对准HBT的主要步骤示意图。
图4是本发明的方法中淀积氧化硅-多晶硅-氧化硅叠层示意图。
图5是本发明的方法中形成氧化硅侧墙及足形留存后的器件示意图。
图6是本发明的方法中选择性外延成长形成HBT的多晶或单晶外基区后的器件示意图。
图7是本发明的方法中淀积一层氧化硅并进行外基区离子注入后的器件示意图。
图8是本发明的方法中回刻有机介质和氧化硅后的器件示意图。
图9是本发明的方法中干法回刻牺牲发射极多晶硅后的器件示意图。
图10是使用本发明的方法最终完成的HBT器件示意图。
附图标记说明
10 氧化硅-多晶硅-氧化硅叠层 20 发射极
21 侧墙 22 氧化硅足形留存
30 外基区 40 氧化硅
50 平坦化有机介质
具体实施方式
下文公开了本发明的具体实施例;但是,应该理解的是,公开的实施例仅为本发明的示例,它们可以采用各种形式实施。因此,在此所公开的具体结构和功能细节不应解释为具有限制性。进一步地,本文中使用的名词和术语不是限制性的;而是提供对本发明的可理解描述。通过结合附图来考虑以下描述将能更好地理解本发明,其中相同参考数字代表相同的含义。这些附图不是按比例绘制。
本发明的一种较佳实施例的锗硅异质结双极型三极管器件的制造方法,包括以下步骤:
步骤一,如图4-5所示,在形成集电极以及生长非选择性锗硅基区后,淀积氧化硅-多晶硅-氧化硅叠层10;较佳地,所述氧化硅-多晶硅-氧化硅叠层10的厚度分别为氧化硅200埃、多晶硅1500~2500埃和氧化硅500~1000埃;
之后用牺牲发射极窗口光刻和干法刻蚀,停在底层氧化硅上。本实施例中发射极20窗口的尺寸在0.16~0.24微米;
然后淀积氧化硅,干法回刻去除部分氧化硅,在底部氧化硅留存在100埃,侧面形成500埃的氧化硅侧墙21;本实施例中,淀积氧化硅的厚度为800埃。
步骤二,如图5所示,用湿法刻蚀去除底部的全部氧化硅,之后侧墙21上有氧化硅留存,底部形成有氧化硅足形留存22;
由于侧墙上的氧化硅较底部的湿法刻蚀速率大近2倍,此时侧面的氧化硅留存为200埃,底部会有足形留存,距多晶硅边缘大概500埃。
步骤三,如图6所示,选择性外延成长形成HBT的多晶或单晶外基区30,由于是选择性的,在牺牲发射极顶端和侧面不会生长硅。
步骤四,如图7所示,淀积一层氧化硅40,将图6中足形氧化硅的侧面填到盖过外基区多晶硅,然后进行外基区离子注入,剂量在1E15cm-2以上;淀积氧化硅的目的是防止离子注入到侧墙底部的足背上,本实施例中,淀积氧化硅的厚度为300埃。
步骤五,再淀积一层氧化硅;本实施例中,再次淀积的氧化硅厚度和步骤四中淀积的氧化硅叠加的厚度为800埃。
步骤六,如图8所示,涂布一层平坦化有机介质50,之后回刻有机介质和氧化硅,将多晶硅顶层的有机介质和氧化硅去除,其他区域还有有机介质保留;本实施例中,涂布平坦化有机介质厚度为1500~2500埃,平坦化有机介质在牺牲发射极顶端的厚度小于在外基区的厚度,由于有高度差,有机介质在牺牲发射极多晶硅顶端很薄。
步骤七,如图9所示,干法回刻牺牲发射极多晶硅,停在氧化硅上。本实施例中,留存的氧化硅厚度为150埃。
之后,湿法刻蚀和清洗发射极窗口,再淀积N型多晶硅,或者淀积非掺杂多晶硅然后N型离子注入,若上一步工艺有多晶硅栅栏存在,则和淀积的多晶硅共同形成发射极多晶硅,然后光刻和刻蚀形成发射极。
步骤八,淀积氧化硅,回刻形成发射极多晶硅外侧墙,然后光刻和干法刻蚀基极多晶硅,形成器件基极。本实施例中,淀积氧化硅的厚度为500~1000埃。最终完成的器件如图10所示。
本发明采用非选择性的低温锗硅外延生长,经过牺牲发射极多晶硅的淀积和刻蚀,外侧墙的干法刻蚀、湿法刻蚀和清洗,用选择性外延方法,形成抬高的外基区和外侧墙,再回刻牺牲发射极多晶硅,清洗后淀积发射极多晶硅并干法刻蚀,最终形成发射极多晶硅和基区多晶硅由侧墙隔离的自对准器件;与现有技术相比,由于采用了一次侧墙,这样就能形成较小的侧墙,可有效地降低基极串联电阻,以提升器件的最高振荡频率fmax。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (13)

1.一种锗硅异质结双极型三极管器件的制造方法,其特征在于,包括以下步骤:
步骤一,在形成集电极和低温生长锗硅外延层后,淀积氧化硅-多晶硅-氧化硅叠层,用牺牲发射极窗口光刻和干法刻蚀,停在底层氧化硅上,淀积氧化硅及回刻后形成侧墙;
步骤二,用湿法刻蚀去除底部的全部氧化硅,之后侧墙上有氧化硅留存,底部氧化硅形成有氧化硅足形留存;
步骤三,选择性外延成长形成HBT的多晶或单晶外基区;
步骤四,淀积一层氧化硅,将足形留存的氧化硅的侧面填到盖过外基区,然后进行外基区离子注入;
步骤五,再淀积一层氧化硅;
步骤六,涂布一层平坦化有机介质,之后回刻有机介质和氧化硅,将多晶硅顶层的有机介质和氧化硅去除,其他区域还有有机介质保留;
步骤七,干法回刻牺牲发射极多晶硅,停在氧化硅上;
步骤八,在形成器件发射极和基极后,再淀积氧化硅,回刻形成发射极和基极多晶硅外侧墙。
2.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,在步骤七后还包括湿法刻蚀和清洗发射极窗口,再淀积N型多晶硅的步骤。
3.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,在步骤七后还包括湿法刻蚀和清洗发射极窗口,再淀积非掺杂多晶硅然后N型离子注入的步骤。
4.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,若步骤七有多晶硅栅栏存在,则和淀积的多晶硅共同形成发射极多晶硅,然后光刻和刻蚀形成发射极。
5.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,步骤一中,氧化硅-多晶硅-氧化硅叠层的厚度分别为:200埃、1500~2500埃和500~1000埃。
6.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,步骤一中,用牺牲发射极窗口光刻和干法刻蚀后,发射极窗口的尺寸范围是0.16~0.24微米。
7.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,步骤一中,淀积氧化硅的厚度为800埃,使用干法回刻去除部分氧化硅,在底部氧化硅留存在100埃,侧面形成500埃的氧化硅侧墙。
8.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,步骤二中,侧面的氧化硅留存厚度为200埃,底部足形留存距多晶硅边缘为500埃。
9.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,步骤四中,淀积氧化硅的厚度为300埃,离子注入剂量在1E15CM-2以上。
10.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,步骤五中淀积的氧化硅层和步骤四中淀积的氧化硅层叠加的厚度为800埃。
11.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,步骤六中,涂布平坦化有机介质厚度为1500~2500埃,平坦化有机介质在牺牲发射极顶端的厚度小于在外基区的厚度。
12.如权利要求1所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,步骤七中,留存的氧化硅厚度为150埃。
13.如权利要求5所述的锗硅异质结双极型三极管器件的制造方法,其特征在于,步骤八中,淀积氧化硅的厚度为500~1500埃。
CN201910098265.2A 2019-01-31 2019-01-31 锗硅异质结双极型三极管器件的制造方法 Active CN109817522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910098265.2A CN109817522B (zh) 2019-01-31 2019-01-31 锗硅异质结双极型三极管器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910098265.2A CN109817522B (zh) 2019-01-31 2019-01-31 锗硅异质结双极型三极管器件的制造方法

Publications (2)

Publication Number Publication Date
CN109817522A CN109817522A (zh) 2019-05-28
CN109817522B true CN109817522B (zh) 2022-06-21

Family

ID=66606111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910098265.2A Active CN109817522B (zh) 2019-01-31 2019-01-31 锗硅异质结双极型三极管器件的制造方法

Country Status (1)

Country Link
CN (1) CN109817522B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883425B (zh) * 2020-07-16 2022-08-16 上海华虹宏力半导体制造有限公司 应用于hbt器件制造中的刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214399A (ja) * 1998-01-20 1999-08-06 Nec Corp バイポーラ型半導体装置及びその製造方法
CN1667834A (zh) * 2004-03-13 2005-09-14 国际商业机器公司 在BiCMOS工艺中形成基极的方法
CN102544079A (zh) * 2010-12-15 2012-07-04 上海华虹Nec电子有限公司 锗硅异质结npn晶体管及制造方法
CN107393823A (zh) * 2016-05-17 2017-11-24 北大方正集团有限公司 应用于高频三极管中l型侧墙的制作方法
CN108257868A (zh) * 2018-01-11 2018-07-06 上海华虹宏力半导体制造有限公司 采用非选择性外延的自对准锗硅hbt器件的工艺方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2858877B1 (fr) * 2003-08-11 2005-10-21 St Microelectronics Sa Transistor bipolaire a heterojonction
US7642168B1 (en) * 2007-05-18 2010-01-05 National Semiconductor Corporation System and method for providing a self aligned bipolar transistor using a sacrificial polysilicon external base
CN102931226B (zh) * 2011-08-12 2015-06-03 上海华虹宏力半导体制造有限公司 自对准锗硅异质结双极型三极管及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214399A (ja) * 1998-01-20 1999-08-06 Nec Corp バイポーラ型半導体装置及びその製造方法
CN1667834A (zh) * 2004-03-13 2005-09-14 国际商业机器公司 在BiCMOS工艺中形成基极的方法
CN102544079A (zh) * 2010-12-15 2012-07-04 上海华虹Nec电子有限公司 锗硅异质结npn晶体管及制造方法
CN107393823A (zh) * 2016-05-17 2017-11-24 北大方正集团有限公司 应用于高频三极管中l型侧墙的制作方法
CN108257868A (zh) * 2018-01-11 2018-07-06 上海华虹宏力半导体制造有限公司 采用非选择性外延的自对准锗硅hbt器件的工艺方法

Also Published As

Publication number Publication date
CN109817522A (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
US7892910B2 (en) Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
US5101256A (en) Bipolar transistor with ultra-thin epitaxial base and method of fabricating same
JPH0693463B2 (ja) トランジスタ及びその製造方法
CN101359682A (zh) 自对准抬升外基区双极或异质结双极晶体管及其制备方法
CN107680966B (zh) 自对准与非自对准的异质接面双极晶体管的共同整合
US20210305379A1 (en) Heterojunction bipolar transistor and preparation method thereof
US20120119262A1 (en) SiGe Heterojunction Bipolar Transistor and Method of Forming a SiGe Heterojunction Bipolar Transistor
CN109817522B (zh) 锗硅异质结双极型三极管器件的制造方法
CN102683395B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN103681320B (zh) 锗硅异质结双极型三极管器件的制造方法
WO2014029187A1 (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法
JPH04330730A (ja) 半導体装置及びその製造方法
CN102790080B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN109887843B (zh) 采用非选择性外延的自对准锗硅hbt器件的制造方法
US7005723B2 (en) Bipolar transistor and method of producing same
CN108257868B (zh) 采用非选择性外延的自对准锗硅hbt器件的工艺方法
CN102683401B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN108257867B (zh) 采用非选择性外延的自对准锗硅hbt器件的制造方法
US10312356B1 (en) Heterojunction bipolar transistors with multiple emitter fingers and undercut extrinsic base regions
US6660607B2 (en) Method for fabricating heterojunction bipolar transistors
CN109887996B (zh) 自对准锗硅hbt器件的制造方法
CN102683400B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN103456628B (zh) 锗硅异质结双极型三极管器件的制造方法
CN103022110B (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
JP2011204848A (ja) シリコンゲルマニウムトランジスタの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant