CN109887996B - 自对准锗硅hbt器件的制造方法 - Google Patents

自对准锗硅hbt器件的制造方法 Download PDF

Info

Publication number
CN109887996B
CN109887996B CN201910098256.3A CN201910098256A CN109887996B CN 109887996 B CN109887996 B CN 109887996B CN 201910098256 A CN201910098256 A CN 201910098256A CN 109887996 B CN109887996 B CN 109887996B
Authority
CN
China
Prior art keywords
silicon
silicon oxide
angstroms
self
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910098256.3A
Other languages
English (en)
Other versions
CN109887996A (zh
Inventor
周正良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910098256.3A priority Critical patent/CN109887996B/zh
Publication of CN109887996A publication Critical patent/CN109887996A/zh
Application granted granted Critical
Publication of CN109887996B publication Critical patent/CN109887996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种自对准锗硅HBT器件的制造方法，本发明采用非选择性的低温锗硅外延生长，经过多次介质层淀积和回刻，形成抬高的外基区多晶硅侧墙，最终形成发射极多晶硅和基区多晶硅由侧墙隔离的自对准器件；和现有技术相比，用非选择性外延淀积在发射极窗口，回刻去除顶层多晶硅及降低侧面锗硅厚度，再形成内侧墙的工艺方法，这样就省去了使用选择性外延这步相对芯片制造厂较特殊的工艺，更适合量产。

Description

自对准锗硅HBT器件的制造方法
技术领域
本发明涉及半导体集成电路领域，特别是一种自对准锗硅HBT器件的制造方法。
背景技术
采用P型多晶硅抬高外基区，发射极和外基区之间采用内侧墙的自对准器件结构，可以同时降低基极电阻和基极-集电极电容，这样的锗硅异质结双极型三极管(HBT)器件可以得到大于300GHz的最高振荡频率fmax，其性能可以和III-V器件相当，被广泛用于光通信和毫米波应用。
SiGe HBT器件采用较小能带宽度的掺有杂质硼的锗硅碳合金为基极，由于发射极和基极有能带差，可以在保证同样的直流电流放大倍数HFE时采用较高的基区掺杂，从而得到较高的fmax。
基极电阻包括外基区电阻和本征基区电阻(发射极下的电阻)，是提升fmax的重要的参数，要降低基极电阻，要尽可能提高基区的掺杂浓度，及降低发射极窗口和侧墙的宽度。
锗硅HBT的截止频率fT和最高振荡频率由以下公式表征：
Figure BDA0001965007370000011
Figure BDA0001965007370000012
现有技术都用选择性外延来形成自对准的锗硅HBT器件，结合图1-3所示，工艺流程如下：在形成集电极后，淀积SiO2(二氧化硅)/poly(重掺硼多晶硅)/SiO2/SiN(氮化硅)/SiO2叠层，然后打开发射极窗口，干法刻蚀停在底层SiO2上，如图1所示。
湿法刻蚀和清洗后，选择性外延(只在有源区和多晶硅区)生长锗硅，然后淀积介质和反刻形成内侧墙，如图2所示。
湿法刻蚀和清洗后，淀积重掺砷多晶硅，然后刻蚀发射极和基极多晶硅形成发射极和基极，如图3所示。
这一工艺方法需要做选择性锗硅外延，集成方案较简单，但在器件横向尺寸逐步降低的情况下，要得到无缺陷的锗硅外延层有挑战。
发明内容
本申请所要解决的技术问题是，提供一种自对准锗硅HBT器件的制造方法，能够在器件横向尺寸逐步降低的情况下，得到无缺陷的锗硅外延层。
为了解决上述技术问题，本发明公开了一种自对准锗硅HBT器件的制造方法，包括，步骤一，在形成集电极后，淀积氧化硅-多晶硅-氧化硅叠层；
步骤二，用发射极窗口光刻和干法刻蚀，停在底层氧化硅上；
步骤三，湿法刻蚀去除有源区的氧化硅，在多晶硅下形成底切，用非选择性的外延成长形成HBT的基区；
步骤四，淀积平坦化的有机介质；
步骤五，回刻有机介质和多晶硅，去除介质上表面的多晶硅，并对侧墙的多晶硅回刻，形成D型侧墙；
步骤六，淀积介质层，再用回刻方法形成侧墙；
步骤七，湿法去除发射极窗口的氧化硅并对硅表面清洗后，淀积发射极多晶硅，光刻和干法刻蚀发射极多晶硅，形成HBT的发射极；
步骤八，淀积氧化硅，回刻形成发射极多晶硅外侧墙，光刻和干法刻蚀基极多晶硅，形成器件基极。
较佳地，步骤一中，氧化硅-多晶硅-氧化硅叠层的厚度分别为：350～500埃、500埃和1000～1200埃。
较佳地，步骤二中，发射极窗口的尺寸在0.28～0.35微米。
较佳地，步骤三中，所述底切宽度大于200埃，留存在多晶硅表面的氧化硅厚度大于600埃。
较佳地，步骤五中，多晶硅侧墙顶部要比介质顶部低500埃以上。
较佳地，步骤六中，所述介质层为氧化硅，厚度为500～800埃。
较佳地，步骤六中，所述介质层为氧化硅-多晶硅-氧化硅叠层；厚度分别为150埃、200埃和300埃。
较佳地，步骤六中，干法刻蚀要在底部留存100埃的氧化硅。
较佳地，步骤八中，淀积氧化硅的厚度为500～1000埃。
本发明采用非选择性的低温锗硅外延生长，经过多次介质层淀积和回刻，形成抬高的外基区多晶硅侧墙，最终形成发射极多晶硅和基区多晶硅由侧墙隔离的自对准器件；和现有技术相比，用非选择性外延淀积在发射极窗口，回刻去除顶层多晶硅及降低侧面锗硅厚度，再形成内侧墙的工艺方法，这样就省去了使用选择性外延这步相对芯片制造厂较特殊的工艺，更适合量产。
附图说明
图1-3是现有技术形成非选择性锗硅外延的自对准HBT的主要步骤示意图。
图4是本发明的方法中淀积氧化硅-多晶硅-氧化硅叠层示意图。
图5是本发明的方法中用发射极窗口光刻和干法刻蚀后的器件示意图。
图6是本发明的方法中用非选择性的外延成长形成HBT的基区后的器件示意图。
图7是本发明的方法中淀积平坦化的有机介质后的器件示意图。
图8是本发明的方法中对侧墙的多晶硅回刻，形成D型侧墙后的器件示意图。
图9是本发明的方法中淀积介质层，再用回刻方法形成侧墙后的器件示意图。
图10是本发明的方法中形成HBT的发射极后的器件示意图。
图11是使用本发明的方法最终完成的HBT器件示意图。
附图标记说明
1 氧化硅-多晶硅-氧化硅叠层 2 平坦化有机介质
3 多晶硅 4 多晶硅侧墙
5 氧化硅
具体实施方式
下文公开了本发明的具体实施例；但是，应该理解的是，公开的实施例仅为本发明的示例，它们可以采用各种形式实施。因此，在此所公开的具体结构和功能细节不应解释为具有限制性。进一步地，本文中使用的名词和术语不是限制性的；而是提供对本发明的可理解描述。通过结合附图来考虑以下描述将能更好地理解本发明，其中相同参考数字代表相同的含义。这些附图不是按比例绘制。
本发明的自对准锗硅HBT器件的制造方法一较佳实施例的步骤如下：
步骤一，如图4所示，在形成集电极后，淀积氧化硅-多晶硅-氧化硅叠层1；本实施例中，氧化硅-多晶硅-氧化硅叠层的厚度分别为：350～500埃、500埃和1000～1200埃。
步骤二，如图5所示，用发射极窗口光刻和干法刻蚀，停在底层氧化硅上；本实施例中，发射极窗口的尺寸在0.28～0.35微米。
步骤三，如图6所示，湿法刻蚀去除有源区的氧化硅，在多晶硅下形成底切，用非选择性的外延成长形成HBT的基区；本实施例中，所述底切宽度大于200埃，留存在多晶硅表面的氧化硅厚度大于600埃。用非选择性的外延成长形成HBT的基区，由于是非选择性的，在发射极窗口侧面及外表面同样会生长多晶硅。
步骤四，如图7所示，淀积平坦化的有机介质2。
步骤五，如图8所示，回刻有机介质和多晶硅3，去除介质上表面的多晶硅，并对侧墙的多晶硅回刻，形成D型侧墙4；本实施例中，多晶硅侧墙顶部要比介质顶部低500埃以上。
步骤六，如图9所示，淀积介质层，再用回刻方法形成侧墙；所述介质层可以是淀积氧化硅，厚度在500～800埃，或者氧化硅-氮化硅-氧化硅叠层，总厚度在650埃(150/200/300埃)，再次用回刻方法形成氧化硅或ONO侧墙，干法刻蚀要在底部留存100埃左右的氧化硅。
步骤七，湿法去除发射极窗口的氧化硅并对硅表面清洗后，淀积发射极多晶硅，光刻和干法刻蚀发射极多晶硅，形成HBT的发射极。
步骤八，淀积氧化硅5，回刻形成发射极多晶硅外侧墙，光刻和干法刻蚀基极多晶硅，形成器件基极，本实施例中，淀积氧化硅的厚度为500～1000埃。
本发明的方法可很简单地和现有的CMOS工艺集成，并且所用的单项工艺都是半导体制造厂成熟工艺，如非选择性锗硅低温外延，有机介质淀积和回刻等，很容易形成适合大规模量产的工艺流程。其中低温锗硅选择性外延，可以在很大的范围内形成所需的锗浓度，掺杂硼百分比，和碳浓度，而选择性外延，由于不同的掺杂比会影响外延生长的选择性，这样在器件研发时多次实验才能得到所需的杂质分布，对研发进度造成压力。同时，本发明的方法工艺复杂度较低，器件性能优越。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种自对准锗硅HBT器件的制造方法，其特征在于，包括以下步骤：
步骤一，在形成集电极后，淀积氧化硅-多晶硅-氧化硅叠层；
步骤二，用发射极窗口光刻和干法刻蚀，停在底层氧化硅上；
步骤三，湿法刻蚀去除有源区的氧化硅，在多晶硅下形成底切，用非选择性的外延成长形成HBT的基区；所述底切宽度大于200埃，留存在多晶硅表面的氧化硅厚度大于600埃；
步骤四，淀积平坦化的有机介质；
步骤五，回刻有机介质和多晶硅，去除介质上表面的多晶硅，并对侧墙的多晶硅回刻，形成D型侧墙；多晶硅侧墙顶部要比介质顶部低500埃以上；
步骤六，淀积介质层，再用回刻方法形成侧墙；
步骤七，湿法去除发射极窗口的氧化硅并对硅表面清洗后，淀积发射极多晶硅，光刻和干法刻蚀发射极多晶硅，形成HBT的发射极；
步骤八，淀积氧化硅，回刻形成发射极多晶硅外侧墙，光刻和干法刻蚀基极多晶硅，形成器件基极。
2.如权利要求1所述的自对准锗硅HBT器件的制造方法，其特征在于，步骤一中，氧化硅-多晶硅-氧化硅叠层的厚度分别为：350～500埃、500埃和1000～1200埃。
3.如权利要求1所述的自对准锗硅HBT器件的制造方法，其特征在于，步骤二中，发射极窗口的尺寸在0.28～0.35微米。
4.如权利要求1所述的自对准锗硅HBT器件的制造方法，其特征在于，步骤六中，所述介质层为氧化硅，厚度为500～800埃。
5.如权利要求1所述的自对准锗硅HBT器件的制造方法，其特征在于，步骤六中，所述介质层为氧化硅-多晶硅-氧化硅叠层；厚度分别为150埃、200埃和300埃。
6.如权利要求1所述的自对准锗硅HBT器件的制造方法，其特征在于，步骤六中，干法刻蚀要在底部留存100埃的氧化硅。
7.如权利要求1所述的自对准锗硅HBT器件的制造方法，其特征在于，步骤八中，淀积氧化硅的厚度为500～1000埃。
CN201910098256.3A 2019-01-31 2019-01-31 自对准锗硅hbt器件的制造方法 Active CN109887996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910098256.3A CN109887996B (zh) 2019-01-31 2019-01-31 自对准锗硅hbt器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910098256.3A CN109887996B (zh) 2019-01-31 2019-01-31 自对准锗硅hbt器件的制造方法

Publications (2)

Publication Number Publication Date
CN109887996A CN109887996A (zh) 2019-06-14
CN109887996B true CN109887996B (zh) 2022-03-08

Family

ID=66927577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910098256.3A Active CN109887996B (zh) 2019-01-31 2019-01-31 自对准锗硅hbt器件的制造方法

Country Status (1)

Country Link
CN (1) CN109887996B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059544A (en) * 1988-07-14 1991-10-22 International Business Machines Corp. Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy
EP0962966A1 (fr) * 1998-06-05 1999-12-08 STMicroelectronics S.A. Transistor bipolaire vertical à faible bruit et procédé de fabrication correspondant
CN1492514A (zh) * 2002-09-20 2004-04-28 ��ʿͨ��ʽ���� 半导体器件及其制造方法
CN101313394A (zh) * 2005-11-21 2008-11-26 Nxp股份有限公司 制造半导体器件的方法以及用该方法获得的半导体器件
CN101359682A (zh) * 2008-09-12 2009-02-04 清华大学 自对准抬升外基区双极或异质结双极晶体管及其制备方法
CN102683400A (zh) * 2012-05-22 2012-09-19 清华大学 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102931220A (zh) * 2011-08-12 2013-02-13 上海华虹Nec电子有限公司 锗硅异质结双极型三极管功率器件及制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059544A (en) * 1988-07-14 1991-10-22 International Business Machines Corp. Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy
EP0962966A1 (fr) * 1998-06-05 1999-12-08 STMicroelectronics S.A. Transistor bipolaire vertical à faible bruit et procédé de fabrication correspondant
CN1492514A (zh) * 2002-09-20 2004-04-28 ��ʿͨ��ʽ���� 半导体器件及其制造方法
CN101313394A (zh) * 2005-11-21 2008-11-26 Nxp股份有限公司 制造半导体器件的方法以及用该方法获得的半导体器件
CN101359682A (zh) * 2008-09-12 2009-02-04 清华大学 自对准抬升外基区双极或异质结双极晶体管及其制备方法
CN102931220A (zh) * 2011-08-12 2013-02-13 上海华虹Nec电子有限公司 锗硅异质结双极型三极管功率器件及制造方法
CN102683400A (zh) * 2012-05-22 2012-09-19 清华大学 自对准抬升外基区锗硅异质结双极晶体管及其制备方法

Also Published As

Publication number Publication date
CN109887996A (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
US7119416B1 (en) Bipolar transistor structure with self-aligned raised extrinsic base and methods
US8048734B2 (en) Bipolar transistor and method for making same
US8525293B2 (en) Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
JP2004304190A (ja) 縦型バイポーラ・トランジスタおよびその製造方法
US8377788B2 (en) SiGe heterojunction bipolar transistor and method of forming a SiGe heterojunction bipolar transistor
US10068997B1 (en) SiGe heterojunction bipolar transistor with crystalline raised base on germanium etch stop layer
US10134880B2 (en) Self-aligned bipolar junction transistors with a base grown in a dielectric cavity
US6869852B1 (en) Self-aligned raised extrinsic base bipolar transistor structure and method
CN109887996B (zh) 自对准锗硅hbt器件的制造方法
CN102054689B (zh) SiGe异质结双极晶体管的制作方法
CN108257868B (zh) 采用非选择性外延的自对准锗硅hbt器件的工艺方法
US7511317B2 (en) Porous silicon for isolation region formation and related structure
CN109887843B (zh) 采用非选择性外延的自对准锗硅hbt器件的制造方法
CN109817522B (zh) 锗硅异质结双极型三极管器件的制造方法
JP5545827B2 (ja) シリコンゲルマニウムトランジスタの製造方法
EP2506297A1 (en) Bi-CMOS Device and Method
CN108257867B (zh) 采用非选择性外延的自对准锗硅hbt器件的制造方法
JP2001196382A (ja) 半導体装置及びその製造方法
CN108899368B (zh) 自对准锗硅hbt器件监控本征基区掺杂的结构及工艺方法
US10529836B1 (en) SiGe heterojunction bipolar transistor with crystalline raised base on germanium etch stop layer
CN108807174B (zh) 自对准锗硅hbt器件监控锗硅基区掺杂的结构及工艺方法
JP2850669B2 (ja) 半導体装置
CN117219509A (zh) 锗硅异质结晶体管及其制造方法
JP2005044929A (ja) 半導体装置およびその製造方法
JP2000269230A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant