CN108899368B - 自对准锗硅hbt器件监控本征基区掺杂的结构及工艺方法 - Google Patents
自对准锗硅hbt器件监控本征基区掺杂的结构及工艺方法 Download PDFInfo
- Publication number
- CN108899368B CN108899368B CN201810696072.2A CN201810696072A CN108899368B CN 108899368 B CN108899368 B CN 108899368B CN 201810696072 A CN201810696072 A CN 201810696072A CN 108899368 B CN108899368 B CN 108899368B
- Authority
- CN
- China
- Prior art keywords
- silicon
- germanium
- emitter
- etching
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000008569 process Effects 0.000 title claims abstract description 33
- 238000012544 monitoring process Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 74
- 239000010410 layer Substances 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 53
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 49
- 229920005591 polysilicon Polymers 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 238000001259 photo etching Methods 0.000 claims description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 37
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000013461 design Methods 0.000 abstract description 5
- 238000000407 epitaxy Methods 0.000 abstract description 5
- 238000002474 experimental method Methods 0.000 abstract description 3
- 238000012827 research and development Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910021483 silicon-carbon alloy Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种自对准锗硅HBT器件监控本征基区(发射区扩散后的锗硅基区)掺杂的测试结构，所述测试结构在长度方向上由两部分电阻串联而成：一部分由外基区高掺杂锗硅区电阻和未掺杂的锗硅外延区link电阻串联而成，另一部分为发射区扩散到基区后的pinch电阻；在宽度方向上也由两部分组成：在两侧有未掺杂的锗硅外延区link电阻，中间为所述串联电阻；这两个电阻并联。本发明可有效监控自对准锗硅HBT器件中本征基区的掺杂浓度，在研发过程中可以比较不同锗硅工艺菜单的P型浓度，以及发射极掺杂和热开销的影响，并和HBT器件的电测试结果比较来验证实验是否符合设计要求；在量产过程中，可以监控锗硅外延及发射极掺杂和热开销的工艺稳定性。
Description
技术领域
本发明涉及半导体器件设计与制造领域，特别是指一种采用非选择性外延的自对准锗硅HBT器件监控本征基区(发射区扩散后锗硅基区)掺杂浓度的结构，本发明还公开了所述结构的工艺方法。
背景技术
采用P型多晶硅抬高外基区，发射极和外基区之间采用内侧墙的自对准器件结构，如图1所示，可以同时降低基极电阻和基极-集电极电容，这样的锗硅HBT器件可以得到大于300GHz的最高震荡频率fmax，其性能可以和III-V族化合物半导体器件相当，被广泛用于光通信和毫米波应用。
SiGe HBT器件采用比单晶硅能带宽度小的掺有杂质硼的锗硅碳合金为基极，由于发射极和基极有能带差，可以在保证同样的直流电流放大倍数HFE时采用较高的基区掺杂，从而得到较高的fmax。
较小的基区电阻，包括侧墙下的连接(Link)电阻，以及发射极多晶硅下发射区扩散后锗硅的本征基区电阻(图1所圈注的发射极多晶硅扩散到锗硅外延层后形成的本征基区电阻(Pinch))，是提升fmax的最重要的参数。同时，以Pinch电阻监控的本征基区的浓度和厚度，还影响器件的直流参数如直流放大，击穿电压，以及射频截止频率，是器件的关键工艺参数，在硅片电测试阶段进行监测是非常重要的。
由于HBT垂直器件的杂质分布特别是基区的杂质分布对直流和射频特性有很大影响，在研发过程中一般用二次离子质谱(SIMS)来表征，其分布如图2所示，是SiGe HBT的垂直器件的SIMS掺杂分布，横坐标从小到大分别为发射区、基区和集电区,对应图1从上到下的垂直掺杂分布；其中硼被发射极N型杂质砷夹断(pinch)后的本征基区电学宽度对器件的直流和射频特性有显著影响。
但SIMS方法周期长，费用高，而且外延生长有负载效应，较大的有源区生长的锗硅厚度大于较小的有源区，而SIMS结构有源区面积较大而器件的有源区面积较小，SIMS的形貌不能反映器件里的杂质分布。
如果有一个在线的测试结构来监控本征基区的P型掺杂浓度(面密度)，则可以加快研发进度，同时对fmax在300GHz以上器件的锗硅层，其厚度较低、掺杂体密度较高，很容易受外延工艺、发射区多晶硅掺杂浓度及热过程影响，需要在芯片电测试时进行测量以指导下一步实验；这个测试结构对后续量产过程的工艺监控也是非常重要的。
发明内容
本发明所要解决的技术问题在于提供一种自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构,在芯片级电测试(WAT)阶段有效监控发射极扩散后锗硅基区电阻。
为解决上述问题，本发明所述的一种自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构，所述测试结构在长度方向上由两部分电阻串联而成：一部分由外基区高掺杂电阻和link电阻串联而成，另一部分为发射区扩散到基区后的pinch电阻；
在宽度方向上也由两部分组成：在两侧是未掺杂的锗硅外延区电阻，等同于link电阻，中间是上节所述的串联电阻，两侧的电阻和中间的电阻并联。
进一步地，所述宽度方向上的两部分电阻，可以通过用pinch区两种宽度的测试结构，通过简单运算分别得到两部分的方块电阻，pinch电阻大概是link电阻的1.3～1.5倍，可以通过画两个测试结构，中间区域的宽度画成两种尺寸，根据设计尺寸在测试结果中通过简单运算可以得到两部分的电阻。
进一步地，所述的测试结构，在矩形的有源区上具有多个与有源区垂直交叠的矩形牺牲发射极窗口槽，在长度方向上是超出有源区的宽度，从外到里依次为基极多晶硅、金属硅化阻挡层、介质回刻保护区、发射极多晶硅、牺牲发射极窗口、有源区、牺牲发射极窗口开槽、介质回刻保护区，在宽度方向上从外到里分别为金属硅化阻挡层、牺牲发射极窗口、基极多晶硅、发射极多晶硅、介质回刻保护区、牺牲发射极窗口开槽、有源区、介质回刻保护区；金属硅化物阻挡层包围上述所有结构。
本发明所述的自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构的工艺方法，包含：
第一步，在外延层中形成场氧，外面形成锗硅单晶外延，淀积氧化硅-多晶硅-氧化硅的叠层；用牺牲发射极窗口版，进行光刻及刻蚀，底部停留在下层的氧化硅上，形成牺牲发射极窗口图形，再次淀积氧化硅，回刻形成侧墙，且保证多晶硅上保留有氧化硅；
第二步，去除有源区的氧化硅，然后生长HBT的外基区形成单晶或者多晶硅，并通过离子注入形成高掺杂；
第三步，淀积氧化硅层，然后涂一层非保形的有机介质，在形貌较高位置介质较薄，在形貌较低位置则较厚，然后光刻打开由回刻保护层SC窗口对应的区域；
第四步，回刻有机介质和氧化硅，再回刻发射区窗口的多晶硅；
第五步，淀积氧化硅和氮化硅，回刻形成侧墙；
第六步，湿法去除侧墙之间的氧化硅，淀积HBT的发射极多晶硅，覆盖在锗硅外延层和外基区硅和氧化硅上；
第七步，光刻和干法刻蚀发射极多晶硅，在发射区以外的多晶硅和没有被SC保护的锗硅外延层被同时刻蚀干净，其它区域则停在第三步淀积的氧化硅上；
第八步，用HBT基区层光刻和干法刻蚀基极多晶硅，将测试结构周边的基极多晶硅去除。
进一步地，所述第一步中，氧化硅-多晶硅-氧化硅的叠层，厚度分别为
再次淀积的用于制作侧墙的氧化硅厚度为
进一步地，所述第三步中，淀积的氧化硅层厚度为
回刻时，光刻版窗口在测试结构长度方向上要大于发射极窗口多晶硅，在宽度方向上要小于牺牲发射极窗口。
进一步地，所述的光刻版窗口在宽度方向上比牺牲发射极窗口缩进0.4～0.6μm。
进一步地，所述第四步中，回刻有机介质和氧化硅，测试结构宽度方向两端的有机介质和氧化硅被去除；回刻多晶硅，测试结构宽度方向两端的多晶硅也被去除。
进一步地，所述第五步中，再次淀积的氧化硅厚度为
氮化硅的厚度为200～350为
两者相加厚度为
进一步地，所述第七步中，刻蚀发射极多晶硅，由于发射极多晶硅淀积在栅极区边缘的厚度大于其他区域，刻蚀时有足够的刻蚀量来去除本测试结构外沿的发射极多晶硅加锗硅层。
本发明所述的自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构，可直观地对锗硅HBT的基区的电学厚度进行测试，而这一厚度是影响HBT器件直流和射频性能的主要工艺参数；结合监控外基区和本征基区电阻的另一个测试结构的结果，可以监控到影响HBT器件的发射极、基极和热开销的关键工艺。可在硅片电测试阶段有效监控自对准锗硅HBT器件中本征基区的掺杂浓度，在研发过程中可以比较不同锗硅外延层菜单的P型浓度，以及发射极掺杂和热开销的影响，并和器件的电测试结果比较来验证实验是否符合设计要求；在量产过程中，可以监控锗硅外延及发射极掺杂和热开销的工艺稳定性。本发明所述的工艺方法与原工艺兼容，简单易于实施。
附图说明
图1是现有的SiGe HBT垂直器件的截面图，其中圈出部分为发射极多晶硅扩散到锗硅外延层后形成的本征基区(Pinch)；
图2是SiGe HBT的垂直器件的SIMS(二次离子质谱)，其中硼被发射极N型杂质砷夹断(pinch)后的本征基区电学宽度对器件的直流和射频特性有显著影响；
图3是本发明测试结构的版图结构；
图4是本发明第一步B'B'截面处牺牲发射极多晶硅刻蚀和形成侧墙后的形貌；
图5是本发明第一步BB截面处牺牲发射极多晶硅刻蚀和形成侧墙后的形貌；
图6是本发明第二步B'B'截面处选择性外延生长后的形貌；
图7是本发明第二步BB截面处选择性外延生长后的形貌；
图8是本发明第三步B'B'截面处淀积氧化硅、涂有机介质、回刻保护光刻胶后的形貌；
图9是本发明第三步BB截面处淀积氧化硅、涂有机介质、回刻保护光刻胶后的形貌；
图10是本发明第四步B'B'截面处回刻有机介质、回刻氧化硅以及回刻多晶硅后的形貌；
图11是本发明第五步B'B'截面处形成内侧墙后的形貌；
图12是本发明第六步B'B'截面处淀积发射极多晶硅后的形貌；
图13是本发明第七步B'B'截面处回刻发射极多晶硅后的形貌；
图14是本发明第八步B'B'截面处基区多晶硅光刻后的形貌；
图15是本发明第九步回刻基区多晶硅后的形貌(B'B'截面处)；
图16是本发明第九步回刻基区多晶硅后的形貌(BB截面处)；
图17是本发明形成金属硅化物后沿AA方向的剖面形貌。
附图标记说明
1是衬底，2是STI或者场氧，3是锗硅单晶外延，4是氧化硅，5是多晶硅，6是多晶硅，7是有机介质，8是光刻胶，9是氮化硅，10是金属硅化物。
具体实施方式
本发明所述的自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构，所述测试结构的版图如图3所示，在长度方向上由两部分电阻串联而成：一部分由外基区高掺杂电阻和link电阻串联而成，另一部分为发射区扩散到基区后的pinch电阻。
在宽度方向上也由两部分组成：在两侧有未掺杂的锗硅外延区电阻，且这两个电阻并联。
在矩形的有源区上具有多个与有源区垂直交叠的矩形牺牲发射极窗口，在长度方向上是超出有源区的宽度，回刻保护区将有源区及牺牲发射极窗口全部包含在内，发射极多晶硅EP在长度方向上位于回刻保护区内，在宽度方向上超出回刻保护区的范围；金属硅化物阻挡层包围上述所有结构。
以一实施例来说，主要包括HBT相关的层次，实施例中列举的具体参数仅供参考：
从图3中所示BB方向，从里到外分别为有源区(active)，回刻保护(SC)，牺牲发射极窗口(EW)，回刻保护(SC)，发射极多晶硅，基区多晶硅(BP)，EW以及及金属硅化物阻挡层(SB)，active宽度在8～20μm，SC从AA方向及BB方向均横跨active大于0.15μm，建议0.2μm，SC包含且距离牺牲EW窗口0.4μm，SC宽度0.6μm，EP包含且距离SC 0.15μm，BP包含且距离SC0.30μm，EW包含且距离BP大于0.30μm，SB包含且距离EW0.3μm。
以B’B’方向，和BB基本相同，只是没有牺牲EW窗口。
以AA方向从里到外分别为有源区(active)，牺牲发射极窗口(EW)，回刻保护(SC)或金属硅化物阻挡层(SB)，基区多晶硅(BP)，EW包含且距离active 0.1μm，EP包含且距离EW0.15μm，SC包含且距离EW 0.30μm，SB包含且距离EP 0.20μm，BP包含且距离SB 0.8μm，BP区形成金属硅化物，上面形成接触孔；有源区中间有牺牲EW窗口，优选地宽度为0.6μm，间距为0.8μm，这一距离选择是要在涂布非保形有机介质时在牺牲发射极窗口叠层上得到薄的有机介质而在窗口得到厚的有机介质。
所述宽度方向上的两部分电阻的方块电阻接近，根据两种设计尺寸可以通过简单运算得到各自的方块电阻。
本发明所述的自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构的工艺方法，包含：
第一步，在外延层中形成场氧，外面形成锗硅单晶外延，淀积氧化硅-多晶硅-氧化硅的叠层，厚度分别为
用牺牲发射极窗口进行光刻及刻蚀，原发射极窗口的叠层保留而其他区域的刻蚀掉，底部停留在下层的氧化硅上，再次淀积厚度为
的氧化硅，回刻形成侧墙，且保证多晶硅上保留有氧化硅。如图4及图5所示，分别是B'B'和BB截面的示意图。
第二步，去除有源区的氧化硅，然后生长单晶或者多晶硅形成HBT器件的外基区，并通过离子注入形成高掺杂。如图6及图7所示，分别是B'B'和BB截面的示意图。
第三步，淀积厚度为
的氧化硅层，然后涂一层厚度
的非保形有机介质，用回刻保护光刻版进行回刻；在AA方向要大于发射极窗口多晶硅，而在BB和B'B'方向内侧要盖过牺牲发射极窗口0.15μm，比EW外沿则要缩进0.4～0.6μm。如图8及图9所示，分别是B'B'和BB截面的示意图。
第四步，如图10所示(BB方向)，回刻有机介质和氧化硅，测试结构宽度方向两端牺牲发射极窗口上的薄有机介质和氧化硅被去除，内部牺牲发射极窗口上的薄有机介质和氧化硅也被去除；回刻多晶硅，测试结构宽度方向两端的多晶硅被去除，内部牺牲发射极窗口的多晶硅也被去除。
第五步，淀积氧化硅厚度为
氮化硅的厚度为200～350为
两者相加厚度为
回刻形成侧墙，如图11所示(BB方向)。
第六步，湿法去除侧墙之间的氧化硅，淀积HBT的发射极多晶硅，直接覆盖在锗硅单晶外延层上，如图12所示(BB方向)。
第七步，光刻和干法刻蚀发射极多晶硅，在发射区以外的发射极多晶硅并停在第三步淀积的氧化硅上，在没有被SC层保护区域，发射极多晶硅和锗硅外延层同时被刻蚀干净，因为发射极多晶硅淀积在发射区窗口边缘及栅极区边缘的厚度较大，如在栅极边缘其发射极多晶硅的厚度接近场效应管栅极多晶硅厚度和HBT发射极多晶硅厚度之和，所以在刻蚀时会采用较大的刻蚀量并有足够的过刻蚀，这样图12中测试结构边缘的发射极多晶硅和其下的锗硅外延层被全部去除，打开窗口露出场氧，而由于多晶刻蚀对氧化硅有很高的选择比，有SC保护的区域基极多晶硅保留。如图13所示(BB方向)。
第八步，继续光刻和刻蚀基区多晶硅，光刻后的形貌如图14(BB方向)，将测试结构外缘的多晶硅全部去除，这样整个测试结构的锗硅层和其他区域的锗硅层就切割开了。如图15及图16所示，分别是B'B'和BB截面的示意图。
在形成金属硅化物之后，整个器件沿版图AA方向的剖面如图17所示，在长度方向包括了由金属硅化物形成的端头，后续工艺可以用接触孔及后段金属连接形成电测试结构。本发明的测试结构可直观地对锗硅HBT的基区的电学厚度进行测试，可以监控锗硅外延及发射极掺杂和热开销的工艺稳定性。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种自对准锗硅HBT器件监控本征基区掺杂的结构的工艺方法，其特征在于：
第一步，在外延层中形成场氧，外面形成锗硅单晶外延，淀积氧化硅-多晶硅-氧化硅的叠层；用发射极区窗口的反版，也就是牺牲发射极窗口层进行光刻及刻蚀，底部停留在下层的氧化硅上，在发射极窗口位置上述叠层保留而其它区域打开，再次淀积氧化硅，回刻形成侧墙，且保证多晶硅上表面保留有氧化硅；
第二步，去除有源区的氧化硅，然后生长单晶或者多晶硅，并通过离子注入形成高掺杂；
第三步，淀积氧化硅层，然后涂一层非保形的有机介质，在形貌较高位置介质较薄，在形貌较低位置则较厚，然后光刻打开由回刻保护层SC窗口对应的区域；
第四步，回刻回刻保护层SC窗口打开区域中形貌较高处的较薄的有机介质和氧化硅，同时回刻牺牲发射极窗口的多晶硅，回刻保护层SC窗口外的区域和较厚有机介质区域则没有被刻掉；
第五步，淀积氧化硅和氮化硅，干法回刻氮化硅停在氧化硅上，并形成侧墙；
第六步，湿法去除氧化硅，淀积HBT的发射极多晶硅，直接覆盖在整个芯片表面，包括第三步中回刻保护层SC窗口内的且形貌较高区域的锗硅单晶外延层上；
第七步，光刻和干法刻蚀发射极多晶硅，在发射区以外的发射极多晶硅和回刻保护层SC窗口内的锗硅外延层被同时刻蚀干净；
第八步，用HBT基区层光刻和干法刻蚀基极多晶硅，将结构周边的基极多晶硅去除。
2.如权利要求1所述的自对准锗硅HBT器件监控本征基区掺杂的结构的工艺方法，其特征在于：所述第一步中，氧化硅-多晶硅-氧化硅的叠层，厚度分别为150～300Å,1500～2500Å，350～800Å；再次淀积的用于制作侧墙的氧化硅厚度为200～350Å。
3.如权利要求1所述的自对准锗硅HBT器件监控本征基区掺杂的结构的工艺方法，其特征在于：所述第三步中，淀积的氧化硅层厚度为800～1200Å，回刻时，光刻版窗口在结构长度方向上要大于牺牲发射极窗口，在宽度方向上要小于牺牲发射极窗口。
4.如权利要求3所述的自对准锗硅HBT器件监控本征基区掺杂的结构的工艺方法，其特征在于：所述的光刻版窗口在宽度方向上比牺牲发射极窗口缩进0.4～0.6μm。
5.如权利要求1所述的自对准锗硅HBT器件监控本征基区掺杂的结构的工艺方法，其特征在于：所述第四步中，回刻有机介质和氧化硅，结构宽度方向两端的有机介质和氧化硅被去除；回刻多晶硅，结构宽度方向两端的多晶硅被去除。
6.如权利要求1所述的自对准锗硅HBT器件监控本征基区掺杂的结构的工艺方法，其特征在于：所述第五步中，再次淀积的氧化硅厚度为150～300 Å, 氮化硅的厚度为200～350Å，两者相加的总厚度为350～500 Å。
7.如权利要求1所述的自对准锗硅HBT器件监控本征基区掺杂的结构的工艺方法，其特征在于：所述第七步中，刻蚀发射极多晶硅，由于发射极多晶硅淀积在栅极区边缘的厚度相当于场效应管栅极多晶硅加HBT管发射极多晶硅厚度，刻蚀时有足够的刻蚀量来去除本结构外沿的发射极多晶硅加锗硅层，来保证结构和其它区域的锗硅层分离开。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810696072.2A CN108899368B (zh) | 2018-06-29 | 2018-06-29 | 自对准锗硅hbt器件监控本征基区掺杂的结构及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810696072.2A CN108899368B (zh) | 2018-06-29 | 2018-06-29 | 自对准锗硅hbt器件监控本征基区掺杂的结构及工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108899368A CN108899368A (zh) | 2018-11-27 |
| CN108899368B true CN108899368B (zh) | 2022-05-20 |
Family
ID=64346988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810696072.2A Active CN108899368B (zh) | 2018-06-29 | 2018-06-29 | 自对准锗硅hbt器件监控本征基区掺杂的结构及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108899368B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102478620B (zh) * | 2010-11-25 | 2013-09-11 | 上海华虹Nec电子有限公司 | 射频工艺中射频隔离度的表征方法 |
| CN103137605B (zh) * | 2011-12-02 | 2015-12-09 | 上海华虹宏力半导体制造有限公司 | 监控源漏多晶和管侧墙间寄生电容的测试结构及制造方法 |
| US9070732B2 (en) * | 2012-04-27 | 2015-06-30 | Skyworks Solutions, Inc. | Bipolar transistor having collector with doping spike |
| CN106847791B (zh) * | 2017-01-04 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 监控基区宽度的测试结构 |
-
2018
- 2018-06-29 CN CN201810696072.2A patent/CN108899368B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108899368A (zh) | 2018-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067290B2 (en) | Bipolar transistor with base-collector-isolation without dielectric | |
| US8026146B2 (en) | Method of manufacturing a bipolar transistor | |
| US8541812B2 (en) | Semiconductor device and method of manufacture thereof | |
| US6716711B1 (en) | Method for fabricating a self-aligned emitter in a bipolar transistor | |
| US10014397B1 (en) | Bipolar junction transistors with a combined vertical-lateral architecture | |
| US20050040470A1 (en) | Fabrication of self-aligned bipolar transistor | |
| US10134880B2 (en) | Self-aligned bipolar junction transistors with a base grown in a dielectric cavity | |
| KR100455829B1 (ko) | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 | |
| US7666749B2 (en) | SiGe semiconductor device and method of manufacturing the same | |
| US6190984B1 (en) | Method for fabricating of super self-aligned bipolar transistor | |
| US6563147B1 (en) | HBT with a SiGe base region having a predetermined Ge content profile | |
| US20020197807A1 (en) | Non-self-aligned SiGe heterojunction bipolar transistor | |
| CN108899368B (zh) | 自对准锗硅hbt器件监控本征基区掺杂的结构及工艺方法 | |
| US6812107B1 (en) | Method for improved alignment tolerance in a bipolar transistor | |
| US6531720B2 (en) | Dual sidewall spacer for a self-aligned extrinsic base in SiGe heterojunction bipolar transistors | |
| US20040256696A1 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| CN108807174B (zh) | 自对准锗硅hbt器件监控锗硅基区掺杂的结构及工艺方法 | |
| US20140264457A1 (en) | Heterojunction Bipolar Transistor having a Germanium Raised Extrinsic Base | |
| US20060267149A1 (en) | Bipolar junction transistors and method of manufacturing the same | |
| CN108257868B (zh) | 采用非选择性外延的自对准锗硅hbt器件的工艺方法 | |
| US20050139862A1 (en) | Self-aligned heterojunction bipolar transistor and manufacturing method thereof | |
| CN109887996B (zh) | 自对准锗硅hbt器件的制造方法 | |
| CN109887843B (zh) | 采用非选择性外延的自对准锗硅hbt器件的制造方法 | |
| EP0552697A2 (en) | An SOI lateral bipolar transistor with a polysilicon emitter | |
| CN108257867B (zh) | 采用非选择性外延的自对准锗硅hbt器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |