CN108807174B - 自对准锗硅hbt器件监控锗硅基区掺杂的结构及工艺方法 - Google Patents
自对准锗硅hbt器件监控锗硅基区掺杂的结构及工艺方法 Download PDFInfo
- Publication number
- CN108807174B CN108807174B CN201810696855.0A CN201810696855A CN108807174B CN 108807174 B CN108807174 B CN 108807174B CN 201810696855 A CN201810696855 A CN 201810696855A CN 108807174 B CN108807174 B CN 108807174B
- Authority
- CN
- China
- Prior art keywords
- silicon
- germanium
- etching
- region
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 65
- 230000008569 process Effects 0.000 title claims abstract description 33
- 238000012544 monitoring process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 76
- 238000005530 etching Methods 0.000 claims abstract description 60
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 68
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 238000000151 deposition Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 36
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 10
- 238000000407 epitaxy Methods 0.000 abstract description 4
- 238000012827 research and development Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910021483 silicon-carbon alloy Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构，包含：一矩形有源区，以及位于有源区之外、将有源区层层包围的矩形的回刻保护区、基区多晶硅、牺牲发射极窗口以及金属硅化物阻挡层；在有源区的长度方向上，从里向外依次为牺牲发射极窗口、金属硅化物阻挡层、回刻保护区以及基区多晶硅的边界；在有源区的宽度方向上，从里向外依次为回刻保护区、基区多晶硅、牺牲发射极窗口以及金属硅化物阻挡层的边界。本发明可在硅片电测试阶段有效监控自对准锗硅HBT器件中外延层的P型掺杂浓度，在研发过程中可以比较不同菜单的P型浓度，可在量产过程中监控锗硅外延的工艺稳定性。本发明所述的工艺方法与原工艺兼容，简单易于实施。
Description
技术领域
本发明涉及半导体器件设计与制造领域，特别是指一种采用非选择性外延的自对准锗硅HBT器件监控外延成长的锗硅基区掺杂的测试结构，本发明还涉及所述结构的工艺方法。
背景技术
采用P型多晶硅抬高外基区，发射极和外基区之间采用内侧墙的自对准器件结构，如图1，可以同时降低基极电阻和基极-集电极电容，这样的锗硅HBT器件可以得到大于300GHz的最高震荡频率fmax，其性能可以和III-V族半导体器件相当，被广泛用于光通信和毫米波应用。
SiGe HBT器件采用较小能带宽度的掺有杂质硼的锗硅碳合金为基极，由于发射极和基极有能带差，可以在保证同样的直流电流放大倍数HFE时采用较高的基区掺杂，从而得到较高的fmax。
较小的外基区电阻，包括图1的侧墙下的连接(Link)电阻，是提升fmax的最重要的参数，link电阻是由SiGe外延成长时掺杂的硼的浓度和厚度决定的，阻值每方块在2000～4000欧姆，较高的浓度和厚度可以降低link电阻。
由于HBT垂直器件的杂质分布特别是基区的杂质分布对直流和射频特性有很大影响，在研发过程中一般用二次离子质谱(SIMS)来表征；但SIMS方法周期长、费用高，而且外延生长有负载效应，较大的有源区生长的锗硅厚度大于较小的有源区，而SIMS结构有源区面积较大而器件的有源区面积较小，SIMS的形貌不能反映器件里的杂质分布。
如果有一个在线的测试结构来监控P型掺杂浓度(面密度)，则可以加快研发进度，同时在fmax 300GHz以上器件的锗硅层，其厚度较低、掺杂体密度较高，工艺是否稳定需要持续监控，这个测试结构对量产过程的工艺控制也是非常重要的。
发明内容
本发明所要解决的技术问题在于提供一种自对准锗硅HBT器件监控锗硅基区掺杂的测试结构,在芯片级电测试(WAT)阶段有效监控锗硅外延层电阻。
为解决上述问题，本发明所述的一种自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构，所述测试结构包含：
有源区，为一矩形，以及位于有源区之外、将有源区层层包围的矩形的回刻保护区、基区多晶硅、牺牲发射极窗口以及金属硅化物阻挡层；所述各层均以有源区长、宽中心线轴对称；
在有源区的长度方向上，从里向外依次为牺牲发射极窗口、金属硅化物阻挡层、回刻保护区以及基区多晶硅的边界；
在有源区的宽度方向上，从里向外依次为回刻保护区、基区多晶硅、牺牲发射极窗口以及金属硅化物阻挡层的边界。
为解决上述问题，本发明所述的自对准锗硅HBT器件监控锗硅外延层掺杂的测试结构的工艺方法，包含：
第一步，在外延层中形成场氧，硅表面打开锗硅单晶外延窗口，形成锗硅单晶外延；淀积氧化硅-多晶硅-氧化硅的叠层；用牺牲发射极窗口版进行光刻及刻蚀，底部停留在下层的氧化硅上，形成牺牲发射极窗口图形，再次淀积氧化硅，回刻形成侧墙，且保证多晶硅上保留有氧化硅。
第二步，去除有源区的氧化硅，然后生长HBT的外基区形成单晶或者多晶硅，并通过离子注入形成高掺杂。
第三步，淀积氧化硅层，然后涂一层非保形的有机介质，在形貌较高位置介质较薄，在形貌较低位置则较厚，然后光刻打开由回刻保护层SC窗口对应的区域。
第四步，回刻有机介质和氧化硅，回刻发射区窗口的多晶硅。
第五步，淀积氮化硅和氧化硅，回刻形成侧墙。
第六步，湿法去除侧墙之间的氧化硅，淀积HBT的发射极多晶硅，覆盖在锗硅外延层和外基区硅和氧化硅上。
第七步，光刻和干法刻蚀发射极多晶硅，在发射区以外的多晶硅和没有被回刻保护层SC保护的锗硅外延层同时被刻蚀干净，打开窗口露出场氧，其它区域则停在第三步淀积的氧化硅上；第八步，用HBT基区层光刻和干法刻蚀基极多晶硅，将测试结构周边的基极多晶硅去除。
第九步，形成金属硅化物。
进一步地，所述第一步中，氧化硅-多晶硅-氧化硅的叠层，厚度分别为
再次淀积的用于制作侧墙的氧化硅厚度为
进一步地，所述第二步中，对形成的单晶或者多晶硅通过离子注入形成高掺杂，掺杂后形成HBT器件的外基区，其方块电阻在80欧姆左右。
进一步地，所述第三步中，淀积的氧化硅层厚度为
回刻时，光刻版窗口在测试结构长度方向上要大于发射极窗口多晶硅，在宽度方向上要小于牺牲发射极窗口。
进一步地，所述的光刻版窗口在宽度方向上比牺牲发射极窗口缩进0.4～0.6μm。
进一步地，所述第四步中，回刻有机介质和氧化硅，测试结构宽度方向两端的有机介质和氧化硅被去除；回刻多晶硅，测试结构宽度方向两端的多晶硅被去除。
进一步地，所述第五步中，再次淀积的氮化硅厚度为
氧化硅的厚度为
两者相叠加的总厚度为
进一步地，所述第七步中，刻蚀发射极多晶硅，由于发射极多晶硅淀积在发射区窗口及栅极区的厚度大于其他区域，刻蚀时有足够的刻蚀量来去除本测试结构外沿的发射极多晶硅加锗硅层，这样，在宽度方向，测试结构就被分割出来了，形成了上述牺牲发射极窗口EW比回刻保护层SC大的0.4～0.6微米的窗口，窗口下是场氧化层。
进一步地，所述第八步的基区层光刻和干法刻蚀中，基区光刻位于第七步形成的窗口中央，刻蚀后将基区多晶硅被去除，测试结构在长度方向也被分割开来了。
进一步地，所述第九步中，金属硅化物阻挡层盖住测试结构宽度方向的两端，测试结构宽度方向的两端处不形成金属硅化物。
本发明所述的自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构，在宽度方向的设计，主要是牺牲发射极窗口EW和回刻保护层之间的位置关系，将测试结构和外基区分割开来，避免了较低电阻的外基区和较高电阻的锗硅外延区并联，保证了测试到的是外延层的电阻；这样可在硅片电测试阶段有效监控自对准锗硅HBT器件中外延层的P型掺杂浓度，在研发过程中可以比较不同菜单的P型浓度，并和器件的电测试结果比较来验证实验是否符合设计要求；在量产过程中，可以监控锗硅外延的工艺稳定性。本发明所述的工艺方法与原工艺兼容，简单易于实施。
附图说明
图1是现有的SiGe HBT垂直器件的截面图，其中圈出部分为锗硅外延层成长后形成的基极连接区(Link)；
图2是本发明测试结构的版图结构；
图3是本发明第一步牺牲发射极多晶硅刻蚀和形成侧墙后的形貌；
图4是本发明第二步选择性外延生长后的形貌；
图5是本发明第三步AA截面处处淀积氧化硅、涂有机介质、回刻保护光刻胶后的形貌；
图6是本发明第三步BB截面处淀积氧化硅、涂有机介质、回刻保护光刻胶后的形貌；
图7是本发明第四步BB截面处回刻有机介质、回刻氧化硅以及回刻多晶硅后的形貌；
图8是本发明第五步BB截面处形成内侧墙后的形貌；
图9是本发明第六步BB截面处湿法去除侧墙之间的氧化硅，然后淀积发射极多晶硅后的形貌；
图10是本发明第七步BB截面处回刻发射极多晶硅后的形貌；
图11是本发明第八步基极多晶硅光刻后的BB截面的形貌；
图12是本发明第八步回刻基区多晶硅后的形貌(BB截面处)；
图13是本发明第九步形成金属硅化物的形貌(AA截面处)。
附图标记说明
1是衬底，2是STI或者场氧，3是锗硅单晶外延层，4是氧化硅，5是多晶硅，6是有机介质，7是氧化硅，8是金属硅化物。
具体实施方式
本发明所述的自对准锗硅HBT器件监控锗硅外延层掺杂的测试结构，所述测试结构的版图如图2所示，包含：
有源区active，为一矩形，以及位于有源区之外、将有源区层层包围的矩形的回刻保护层SC、基区多晶硅BP、牺牲发射极窗口EW以及金属硅化物阻挡层SB；所述各层均以有源区长、宽中心线轴对称。
在有源区的长度方向上，即AA方向从里向外依次为牺牲发射极窗口EW、金属硅化物阻挡层SB、回刻保护层SC以及基区多晶硅的边界BP。
在有源区的宽度方向上，即BB方向从里向外依次为回刻保护区、基区多晶硅、牺牲发射极窗口以及金属硅化物阻挡层的边界。
列举一实施例：
BB方向：从里到外分别为有源区active，回刻保护层SC，基区多晶硅BP，牺牲发射极窗口EW，及金属硅化物阻挡层SB，考虑到光刻套偏，SC包含且距离active大于0.10μm，BP包含且距离SC大于0.20μm，EW包含且距离BP大于0.20μm；这个电阻测试结构宽度由SC的宽度决定。
AA方向：从里到外分别为有源区active，牺牲发射极窗口EW，回刻保护层SC或金属硅化物阻挡层SB，基区多晶硅BP，为得到较小的端电阻，EW包含且距离active 0.20μm，SB包含且距离EW 0.15μm，SC大于EW0.15μm，BP包含且距离SB 0.8μm，这个区域会形成金属硅化物，上面有接触孔。
本发明所述的自对准锗硅HBT器件监控锗硅外延层掺杂的测试结构的工艺方法，包含：
第一步，在外延层中形成场氧，硅表面打开锗硅单晶外延窗口，形成锗硅单晶外延；淀积氧化硅-多晶硅-氧化硅的叠层，厚度分别为
用牺牲发射极窗口进行光刻及刻蚀，原发射极窗口的叠层保留而其他区域的刻蚀掉，底部停留在下层的氧化硅上，再次淀积厚度为
氧化硅，回刻形成侧墙，且保证多晶硅上保留有氧化硅，如图3所示。
第二步，去除有源区的氧化硅，然后选择性外延生长形成单晶或者多晶硅，并对单晶或者多晶硅通过离子注入形成高掺杂，如图4所示。掺杂后形成HBT器件的外基区，其方块电阻在80欧姆左右。
第三步，淀积厚度为
的氧化硅层，然后涂一层厚度为
的非保形有机介质，用回刻保护光刻版进行回刻。回刻时，光刻版窗口在测试结构长度方向上要大于发射极窗口多晶硅，如图5所示，在宽度方向上要小于牺牲发射极窗口，比如缩进0.4～0.6μm，如图6所示。
第四步，回刻有机介质和氧化硅，测试结构宽度方向两端的有机介质和氧化硅被去除；回刻发射区窗口的多晶硅，测试结构宽度方向两端的多晶硅被去除，如图7所示。
第五步，淀积氮化硅和氧化硅。再次淀积的氮化硅厚度为
氧化硅的厚度为
两者相叠加的总厚度为
回刻形成侧墙，如图8。
第六步，湿法去除侧墙之间的氧化硅，淀积HBT的发射极多晶硅，直接覆盖在锗硅单晶外延层上，如图9所示。
第七步，刻蚀发射极多晶硅，在发射区以外的多晶硅被刻除并停在第三步淀积的氧化硅上，在没有被回刻保护层SC层保护区域，发射极多晶硅和锗硅外延层同时被刻蚀干净，这是因为发射极多晶硅淀积在发射区窗口边缘及栅极区边缘的厚度较大，如在栅极边缘其发射极多晶硅的厚度接近场效应管栅极多晶硅厚度和HBT发射极多晶硅厚度之和，所以在刻蚀时会采用较大的刻蚀量并有足够的过刻蚀，打开窗口露出场氧，如图10所示。从图中可以看出，这样要测量的锗硅层在BB方向就被刻开了。这一点相当重要，如果用基极多晶硅刻蚀去除，则考虑光刻套偏，BP的尺寸必须大于牺牲发射极多晶硅，这样在BB的端头有外基区多晶硅，其电阻只有本征基区的5％左右，并联的这一外基区电阻会对测试值造成很大误差。
第八步，基区多晶硅光刻后的形貌,如图11，继续刻蚀基区多晶硅，将测试结构以外的多晶硅全部去除，如图12所示，这样整个测试结构的锗硅层和其他区域的锗硅层就切割开了。
第九步，形成金属硅化物，在AA方向的端头形成金属硅化物，用于后续的接触孔和金属连接。金属硅化物阻挡层盖住测试结构宽度方向的两端，测试结构宽度方向的两端处不形成金属硅化物。如图13及12所示。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种自对准锗硅HBT器件监控锗硅基区掺杂的结构的工艺方法，其特征在于：包含：
第一步，在外延层中形成场氧，硅衬底表面打开锗硅单晶外延窗口，形成锗硅单晶外延层；淀积氧化硅-多晶硅-氧化硅的叠层；用发射极窗口的反版即牺牲发射极窗口进行光刻及刻蚀，底部停留在下层的氧化硅上，在发射极窗口位置上述叠层保留而其它区域打开，再次淀积氧化硅，回刻形成侧墙，且保证多晶硅上保留有氧化硅；
第二步，去除牺牲发射极窗口有源区上方的氧化硅，然后形成单晶硅或者多晶硅，并通过离子注入形成重掺杂外基区；
第三步，淀积氧化硅层，然后涂一层非保形的有机介质，以便形成在形貌较高位置介质较薄，在形貌较低位置则较厚；然后光刻打开由回刻保护层窗口对应的区域；
第四步，回刻回刻保护层窗口打开区域中形貌较高处的较薄的有机介质和氧化硅，同时回刻牺牲发射区窗口的多晶硅，回刻保护层光刻胶挡住区域和较厚有机介质区域则没有被刻掉；
第五步，淀积氮化硅和氧化硅，干法回刻氮化硅停在氧化硅上，并形成侧墙；
第六步，湿法去除氧化硅，淀积HBT的发射极多晶硅，直接覆盖在第三步中没有被回刻保护层保护的且形貌较高区域的锗硅单晶外延层上；
第七步，光刻和干法刻蚀发射极多晶硅，在发射区以外的多晶硅和没有被回刻保护层保护的锗硅外延层同时被刻蚀干净，打开窗口露出场氧；
第八步，用HBT基区层光刻和干法刻蚀基极多晶硅，将结构周边的基极多晶硅去除；
第九步，形成金属硅化物。
2.如权利要求1所述的自对准锗硅HBT器件监控锗硅基区掺杂的结构的工艺方法，其特征在于：所述第一步中，氧化硅-多晶硅-氧化硅的叠层，厚度分别为150～300Å、1500～2500Å、350～800Å；再次淀积的用于制作侧墙的氧化硅厚度为200～350Å。
3.如权利要求1所述的自对准锗硅HBT器件监控锗硅基区掺杂的结构的工艺方法，其特征在于：所述第二步中，对形成的单晶硅或者多晶硅进行重掺杂离子注入。
4.如权利要求1所述的自对准锗硅HBT器件监控锗硅基区掺杂的结构的工艺方法，其特征在于：所述第三步中，淀积的氧化硅层厚度为800～1200Å，回刻时，光刻版窗口在所述结构的长度方向上要大于发射极窗口多晶硅，在宽度方向上要小于牺牲发射极窗口。
5.如权利要求4所述的自对准锗硅HBT器件监控锗硅基区掺杂的结构的工艺方法，其特征在于：所述的光刻版窗口在宽度方向上比牺牲发射极窗口缩进0.4～0.6μm。
6.如权利要求1所述的自对准锗硅HBT器件监控锗硅基区掺杂的结构的工艺方法，其特征在于：所述第四步中，回刻有机介质和氧化硅，所述结构的宽度方向两端的有机介质和氧化硅被去除；回刻多晶硅，所述结构的宽度方向两端的多晶硅被去除。
7.如权利要求1所述的自对准锗硅HBT器件监控锗硅基区掺杂的结构的工艺方法，其特征在于：所述第五步中，再次淀积的氮化硅厚度为200～350Å，氧化硅的厚度为150～300Å；两者相叠加的总厚度为350～500Å。
8.如权利要求1所述的自对准锗硅HBT器件监控锗硅基区掺杂的结构的工艺方法，其特征在于：所述第七步中，刻蚀发射极多晶硅，由于发射极多晶硅淀积在发射区窗口及栅极区的厚度大于其他区域，刻蚀时有足够的刻蚀量来去除所述结构的外沿的发射极多晶硅以及锗硅层，来保证所述结构和其它区域的锗硅层分离开。
9.如权利要求1所述的自对准锗硅HBT器件监控锗硅基区掺杂的结构的工艺方法，其特征在于：所述第九步中，金属硅化物阻挡层盖住所述结构宽度方向的两端，所述结构宽度方向的两端处不形成金属硅化物。
10.一种利用如权利要求1～9任一项所述的工艺方法形成的自对准锗硅HBT器件监控锗硅基区掺杂的结构，其特征在于：所述结构包含：
有源区，为一矩形，以及位于有源区之外、将有源区层层包围的矩形的回刻保护区、基区多晶硅、牺牲发射极窗口以及金属硅化物阻挡层；所述的回刻保护区、基区多晶硅、牺牲发射极窗口以及金属硅化物阻挡层均以有源区长、宽中心线轴对称；
定义平行于矩形的有源区的长边方向为长度方向，在有源区的长度方向上，从里向外依次为牺牲发射极窗口、金属硅化物阻挡层、回刻保护区以及基区多晶硅的边界；
定义平行于矩形的有源区的短边方向为宽度方向，在有源区的宽度方向上，从里向外依次为回刻保护区、基区多晶硅、牺牲发射极窗口以及金属硅化物阻挡层的边界。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810696855.0A CN108807174B (zh) | 2018-06-29 | 2018-06-29 | 自对准锗硅hbt器件监控锗硅基区掺杂的结构及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810696855.0A CN108807174B (zh) | 2018-06-29 | 2018-06-29 | 自对准锗硅hbt器件监控锗硅基区掺杂的结构及工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807174A CN108807174A (zh) | 2018-11-13 |
| CN108807174B true CN108807174B (zh) | 2022-03-08 |
Family
ID=64072684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810696855.0A Active CN108807174B (zh) | 2018-06-29 | 2018-06-29 | 自对准锗硅hbt器件监控锗硅基区掺杂的结构及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807174B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655170A (zh) * | 2011-03-04 | 2012-09-05 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管工艺中可变电容及制造方法 |
| CN102931226A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 自对准锗硅异质结双极型三极管及其制作方法 |
| CN103681320A (zh) * | 2012-08-30 | 2014-03-26 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极型三极管器件的制造方法 |
| CN106847791A (zh) * | 2017-01-04 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 监控基区宽度的测试结构 |
-
2018
- 2018-06-29 CN CN201810696855.0A patent/CN108807174B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655170A (zh) * | 2011-03-04 | 2012-09-05 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管工艺中可变电容及制造方法 |
| CN102931226A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 自对准锗硅异质结双极型三极管及其制作方法 |
| CN103681320A (zh) * | 2012-08-30 | 2014-03-26 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极型三极管器件的制造方法 |
| CN106847791A (zh) * | 2017-01-04 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 监控基区宽度的测试结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807174A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067290B2 (en) | Bipolar transistor with base-collector-isolation without dielectric | |
| US6979884B2 (en) | Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border | |
| JP4398394B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| US6337494B1 (en) | Super self-aligned bipolar transistor and method for fabricating thereof | |
| US20190165128A1 (en) | Vertical fin bipolar junction transistor with high germanium content silicon germanium base | |
| KR19990077690A (ko) | 자기-정합 에피택시얼 베이스 바이폴라 트랜지스터의 형성 | |
| US6534372B1 (en) | Method for fabricating a self-aligned emitter in a bipolar transistor | |
| EP0786816B1 (en) | Bipolar transistor having an improved epitaxial base region and method of fabricating the same | |
| US6190984B1 (en) | Method for fabricating of super self-aligned bipolar transistor | |
| US6563147B1 (en) | HBT with a SiGe base region having a predetermined Ge content profile | |
| US7666749B2 (en) | SiGe semiconductor device and method of manufacturing the same | |
| US20020197807A1 (en) | Non-self-aligned SiGe heterojunction bipolar transistor | |
| US6680235B1 (en) | Method for fabricating a selective eptaxial HBT emitter | |
| US20030107051A1 (en) | Super self -aligned heterojunction biplar transistor and its manufacturing method | |
| CN108807174B (zh) | 自对准锗硅hbt器件监控锗硅基区掺杂的结构及工艺方法 | |
| US6812107B1 (en) | Method for improved alignment tolerance in a bipolar transistor | |
| KR102458018B1 (ko) | 다층 베이스 유전체 막을 포함하는 bjt | |
| CN108899368B (zh) | 自对准锗硅hbt器件监控本征基区掺杂的结构及工艺方法 | |
| JP5545827B2 (ja) | シリコンゲルマニウムトランジスタの製造方法 | |
| JP2001196382A (ja) | 半導体装置及びその製造方法 | |
| US6331727B1 (en) | Semiconductor device and method of fabricating the same | |
| US20050139862A1 (en) | Self-aligned heterojunction bipolar transistor and manufacturing method thereof | |
| EP0552697A2 (en) | An SOI lateral bipolar transistor with a polysilicon emitter | |
| KR100361697B1 (ko) | 이종접합 바이폴라 소자 및 그 제조방법 | |
| KR20040057000A (ko) | 이종접합 바이폴라 트랜지스터의 제조방법, 그에 의해제조된 이종접합 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |