CN103022110A - 金属硅化物抬升外基区全自对准双极晶体管及其制备方法 - Google Patents

金属硅化物抬升外基区全自对准双极晶体管及其制备方法 Download PDF

Info

Publication number
CN103022110A
CN103022110A CN2012105591901A CN201210559190A CN103022110A CN 103022110 A CN103022110 A CN 103022110A CN 2012105591901 A CN2012105591901 A CN 2012105591901A CN 201210559190 A CN201210559190 A CN 201210559190A CN 103022110 A CN103022110 A CN 103022110A
Authority
CN
China
Prior art keywords
layer
outer base
lifting outer
conduction type
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105591901A
Other languages
English (en)
Other versions
CN103022110B (zh
Inventor
付军
王玉东
崔杰
赵悦
张伟
刘志弘
许平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201210559190.1A priority Critical patent/CN103022110B/zh
Publication of CN103022110A publication Critical patent/CN103022110A/zh
Application granted granted Critical
Publication of CN103022110B publication Critical patent/CN103022110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种金属硅化物抬升外基区全自对准双极晶体管及其制备方法，为解决现有产品及方法不能有效减小基极电阻RB的缺点而发明。本发明金属硅化物抬升外基区全自对准双极晶体管包括衬底、埋层集电区、轻掺杂外延层、集电极引出区、场区介质层、选择注入集电区、本征基区外延层、发射区-基区隔离介质区、重掺杂多晶发射区、重掺杂单晶发射区、抬升外基区、以及氧化硅隔离介质层。抬升外基区包括抬升外基区低电阻金属硅化物层、Si/SiGe/Si多晶层和重掺杂多晶硅层。本发明金属硅化物抬升外基区全自对准双极晶体管及其制备方法在保持现有技术所具有的优点的同时进一步地减小了RB，优化了器件性能。

Description

金属硅化物抬升外基区全自对准双极晶体管及其制备方法
技术领域
本发明涉及一种金属硅化物抬升外基区全自对准双极晶体管及其制备方法。
背景技术
双极晶体管的基极电阻RB和集电极-基极电容CBC一直是制约器件高频性能进一步提高的主要寄生参数，其对器件高频性能指标的影响可用如下简化的表达式描述。
f max = f T 8 π R B C BC
其中，fT和fmax分别表示器件的截止频率和最高振荡频率。
此外，RB还是双极晶体管热噪声的主要来源。因此，为了提高器件的高频性能和改善器件的噪声性能，减小RB和CBC一直是双极晶体管器件与工艺优化的重要任务。
采用单晶发射区-外基区自对准结构，即保证器件重掺杂外基区与单晶发射区的间距不取决于而且一般来说远小于光刻允许的最小线宽或最小套刻间距，是减小RB的有效途径之一。
另外，采用统一的掩模实现本征集电区窗口、选择注入集电区(SIC)掩模窗口和单晶发射区的自对准，且将多晶抬升外基区置于本征集电区窗口外部的隔离介质层上，可以最大限度地减小CBC。
现有的制备工艺方法可以将单晶发射区与多晶抬升外基区的自对准结构和本征集电区窗口、SIC掩膜窗口和单晶发射区的自对准结构相结合，生产出全自对准锗硅异质结双极晶体管器件，但该方法采用普通的外基区硅化物方案将无法保证单晶发射区与外基区低电阻金属硅化物之间的自对准，而未形成低电阻金属硅化物的多晶抬升外基区的薄层电阻远大于低电阻金属硅化物。因此该现有技术仍然存在着不能有效减小RB的缺点。
发明内容
为了克服上述的缺陷，本发明提供一种能进一步减小RB的金属硅化物抬升外基区全自对准双极晶体管及其制备方法。
为达到上述目的，一方面，本发明提供一种金属硅化物抬升外基区全自对准双极晶体管，包括第一导电类型的衬底、第二导电类型的埋层集电区、生长在所述衬底和埋层集电区上的第二导电类型的轻掺杂外延层、在所述轻掺杂外延层内形成连接所述埋层集电区的第二导电类型重掺杂集电极引出区、在轻掺杂外延层中形成的场区介质层、位于轻掺杂外延层内的选择注入集电区、对应于所述选择注入集电区的本征基区外延层和发射区-基区隔离介质区、位于所述发射区-基区隔离介质区内侧的第二导电类型重掺杂多晶发射区、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、以及位于抬升外基区下方的氧化硅隔离介质层；所述发射区-基区隔离介质区由外侧的非保形覆盖氧化硅层和内侧的氮化硅侧墙组成，所述抬升外基区包括抬升外基区低电阻金属硅化物层、以及位于所述抬升外基区低电阻金属硅化物层下方的Si/SiGe/Si多晶层和第一导电类型重掺杂多晶硅层；所述抬升外基区低电阻金属硅化物层一直延伸至所述发射区-基区隔离介质区外侧。
另一方面，本发明提供一种金属硅化物抬升外基区全自对准双极晶体管制备方法，所述方法包括下述步骤：
2.1采用第一导电类型的轻掺杂硅片为衬底10，在衬底10上形成第二导电类型重掺杂硅埋层集电区12，在衬底10和埋层集电区12上生长第二导电类型轻掺杂硅外延层14；
2.2在硅外延层14上形成第二导电类型重掺杂硅集电极引出区16，所述集电极引出区16与埋层集电区12连接；
2.3采用挖槽再填充介质层或者局部氧化的方法在所述硅外延层14内形成场区介质层18；
2.4在所得结构上淀积第一氧化硅层20，在所述第一氧化硅层20上形成第一导电类型重掺杂多晶硅层22；
2.5涂敷光刻胶24，利用光刻工艺先后刻蚀去除部分重掺杂多晶硅层22和第一氧化硅层20，暴露部分硅外延层14，形成本征集电区窗口26；
2.6沿本征集电区窗口26向下形成第二导电类型选择注入集电区28；
2.7去除光刻胶24；在本征集电区窗口26底部露出的硅外延层14表面上生长本征基区Si/SiGe/Si外延层30，同时在露出的第一氧化硅层20的侧壁上、以及重掺杂多晶硅层22的侧壁上和表面上淀积Si/SiGe/Si多晶层32；
2.8在本征集电区窗口26内嵌入第二氧化硅层27；在所得结构上溅射或淀积金属层29；
2.9采用热退火工艺使得金属层29自对准地与位于本征集电区窗口26之外的Si/SiGe/Si多晶层32发生硅化反应形成抬升外基区低电阻金属硅化物层33；
2.10去除未发生硅化反应的金属层29；去除第二氧化硅层27；
2.11淀积非保形覆盖氧化硅层36，所述非保形覆盖氧化硅层36位于本征集电区窗口26之外的部分厚度大于位于本征集电区窗口26内的部分；
2.12通过先淀积氮化硅层然后各向异性刻蚀的方法形成氮化硅侧墙38；
2.13以氮化硅侧墙38为掩蔽层腐蚀去除在本征集电区窗口26底部露出的非保形覆盖氧化硅层36，同时使得在本征集电区窗口26外露出的非保形覆盖氧化硅层36经过腐蚀后仍然保持大于100nm的厚度；
2.14在所得结构上形成第二导电类型重掺杂多晶硅层，然后通过光刻和刻蚀工艺先后去除所述多晶硅层和下面的非保形覆盖氧化硅层36；第二导电类型重掺杂多晶硅层所保留的部分形成第二导电类型重掺杂多晶硅发射区40；
2.15利用光刻工艺依次去除部分抬升外基区低电阻金属硅化物层33、重掺杂多晶硅层22和第一氧化硅层20，露出集电极引出区16；剩余的第一氧化硅层(20)称为氧化硅隔离介质层；
2.16使得多晶硅发射区40中的杂质向本征基区Si/SiGe/Si外延层30内扩散形成第二导电类型重掺杂单晶发射区42；
2.17采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。
特别是，步骤2.1中在衬底10上形成第二导电类型重掺杂硅埋层集电区12的方法为离子注入后再热推进。
特别是，步骤2.2中采用离子注入再热推进的方法形成第二导电类型重掺杂硅集电极引出区16。
特别是，步骤2.4中采用原位掺杂淀积的方法或先淀积再离子注入的方法生成多晶硅层22。
特别是，步骤2.7中利用图形外延方法同时生长本征基区Si/SiGe/Si外延层30和Si/SiGe/Si多晶层32。
特别是，步骤2.8中本征集电区窗口26内在嵌入第二氧化硅层27的方法为：先淀积氧化硅层、再采用平坦化回刻的方法。
进一步，所述平坦化回刻方法为化学机械剖光。
特别是，步骤2.9中抬升外基区低电阻金属硅化物层33还包括金属层29与Si/SiGe/Si多晶层32下方的重掺杂多晶硅层22发生硅化反应形成的金属硅化物。
特别是，步骤2.14中形成第二导电类型重掺杂多晶硅层的方法为原位掺杂淀积或者先淀积再离子注入。
特别是，步骤2.16中多晶硅发射区(40)中杂质扩散形成第二导电类型重掺杂单晶发射区(42)利用的是热推进工艺或者快速热退火工艺。
本发明金属硅化物抬升外基区全自对准双极晶体管的器件结构具有单晶发射区与抬升外基区低电阻金属硅化物之间的自对准特征；并通过平坦化工艺使得金属层29自对准地与位于本征集电区窗口26之外的Si/SiGe/Si多晶层32发生硅化反应形成抬升外基区低电阻金属硅化物33，或者金属层29与位于本征集电区窗口26之外的Si/SiGe/Si多晶层32以及下方的第一导电类型重掺杂多晶硅层22共同发生硅化反应形成抬升外基区低电阻金属硅化物33，实现了单晶发射区与抬升外基区低电阻金属硅化物之间的自对准结构，在保持现有技术具有较低CBC优点的基础上进一步减小了RB，进一步优化了器件性能。
本发明金属硅化物抬升外基区全自对准双极晶体管制备方法实现了本发明金属硅化物抬升外基区全自对准双极晶体管，保持了现有技术所具有的本征集电区窗口、SIC掩膜窗口和单晶发射区自对准优点的同时实现了单晶发射区与抬升外基区低电阻金属硅化物之间的自对准结构，进一步地减小了RB，优化了器件性能。
附图说明
图1～图10为本发明优选实施例结构示意图。
具体实施方式
下面结合说明书附图和优选实施例对本发明做详细描述。
优选实施例一：如图1所示，采用第一导电类型的轻掺杂硅片为衬底10，采用离子注入后再热推进的方法在衬底10上形成第二导电类型重掺杂硅埋层集电区12。在衬底10和埋层集电区12上生长第二导电类型轻掺杂硅外延层14。采用离子注入再热推进的方法在硅外延层14上形成第二导电类型重掺杂硅集电极引出区16，集电极引出区16与埋层集电区12连接以将集电区引出到表面。采用挖槽再填充介质层的方法在硅外延层14内形成场区介质层18。
如图2所示，在所得结构上淀积第一氧化硅层20，在第一氧化硅层20上采用原位掺杂淀积的方法形成第一导电类型重掺杂多晶硅层22。
如图3所示，在重掺杂多晶硅层22上涂敷光刻胶24，利用光刻工艺先后干法刻蚀去除部分重掺杂多晶硅层22和第一氧化硅层20，暴露部分硅外延层14，形成本征集电区窗口26。利用多次离子注入工艺沿本征集电区窗口26向下形成第二导电类型选择注入集电区28。
如图4所示，去除光刻胶24。利用图形外延方法在本征集电区窗口26底部露出的硅外延层14表面上生长本征基区Si/SiGe/Si外延层30，同时在露出的第一氧化硅层20的侧壁上、以及重掺杂多晶硅层22的侧壁上和表面上淀积Si/SiGe/Si多晶层32。
如图5所示，采用先淀积氧化硅层再化学机械剖光的方法在本征集电区窗口26内嵌入第二氧化硅层27，然后溅射金属层29。
如图6所示，采用热退火工艺使得金属层29自对准地与位于本征集电区窗口26之外的Si/SiGe/Si多晶层32发生硅化反应，形成抬升外基区低电阻金属硅化物层33。利用湿法腐蚀方法去掉金属层29因与第二氧化硅层27接触而未发生硅化反应的部分，再利用湿法腐蚀方法去除本征集电区窗口26内的第二氧化硅层27。
如图7所示，淀积非保形覆盖氧化硅层36。该非保形覆盖氧化硅层36位于本征集电区窗口26之外的部分厚度大于位于本征集电区窗口26内的部分。通过先淀积氮化硅层然后各向异性刻蚀的方法形成氮化硅侧墙38。
如图8所示，以氮化硅侧墙38为掩蔽层腐蚀去除在本征集电区窗口26底部露出的非保形覆盖氧化硅层36，同时使得在本征集电区窗口26外露出的非保形覆盖氧化硅层36经过腐蚀后仍然保持大于160nm的厚度。
如图9所示，使用原位掺杂淀积工艺在所得结构上形成第二导电类型重掺杂多晶硅层，然后通过光刻和刻蚀工艺先后去除多晶硅层和下面的非保形覆盖氧化硅层36；第二导电类型重掺杂多晶硅层所保留的部分形成第二导电类型重掺杂多晶硅发射区40。使用光刻和刻蚀的方法依次去除部分抬升外基区低电阻金属硅化物层33、重掺杂多晶硅层22和第一氧化硅层20，露出集电极引出区16。保留的重掺杂多晶硅层22、抬升外基区低电阻金属硅化物层33和Si/SiGe/Si多晶层32组成抬升外基区。
如图10所示，利用快速热退火工艺使得多晶硅发射区40中的杂质向本征基区Si/SiGe/Si外延层30内扩散，形成第二导电类型重掺杂单晶发射区42。最后，采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。
优选实施例二：如图1所示，采用第一导电类型的轻掺杂硅片为衬底10，采用离子注入后再热推进的方法在衬底10上形成第二导电类型重掺杂硅埋层集电区12。在衬底10和埋层集电区12上生长第二导电类型轻掺杂硅外延层14。采用离子注入再热推进的方法在硅外延层14上形成第二导电类型重掺杂硅集电极引出区16，集电极引出区16与埋层集电区12连接以将集电区引出到表面。采用局部氧化的方法在硅外延层14内形成场区介质层18。
如图2所示，在所得结构上淀积第一氧化硅层20，在第一氧化硅层20上采用先淀积再离子注入的方法形成第一导电类型重掺杂多晶硅层22。
如图3所示，在重掺杂多晶硅层22上涂敷光刻胶24，利用光刻工艺先后湿法腐蚀去除部分重掺杂多晶硅层22和第一氧化硅层20，暴露部分硅外延层14，形成本征集电区窗口26。沿本征集电区窗口26向下离子注入形成第二导电类型选择注入集电区28。
如图4所示，去除光刻胶24。利用图形外延方法在本征集电区窗口26底部露出的硅外延层14表面上生长本征基区Si/SiGe/Si外延层30，同时在露出的第一氧化硅层20的侧壁上、以及重掺杂多晶硅层22的侧壁上和表面上淀积Si/SiGe/Si多晶层32。
如图5所示，采用先淀积氧化硅层再平坦化回刻的方法在本征集电区窗口26内嵌入第二氧化硅层27，然后淀积金属层29。
如图6所示，采用热退火工艺使得金属层29自对准地与位于本征集电区窗口26之外的Si/SiGe/Si多晶层32以及Si/SiGe/Si多晶层32下方的重掺杂多晶硅层22发生硅化反应，形成抬升外基区低电阻金属硅化物层33。利用湿法腐蚀方法去掉金属层29因与第二氧化硅层27接触而未发生硅化反应的部分，再利用干法刻蚀方法去除本征集电区窗口26内的第二氧化硅层27。
如图7所示，淀积非保形覆盖氧化硅层36。该非保形覆盖氧化硅层36位于本征集电区窗口26之外的部分厚度大于位于本征集电区窗口26内的部分。通过先淀积氮化硅层然后各向异性刻蚀的方法形成氮化硅侧墙38。
如图8所示，以氮化硅侧墙38为掩蔽层腐蚀去除在本征集电区窗口26底部露出的非保形覆盖氧化硅层36，同时使得在本征集电区窗口26外露出的非保形覆盖氧化硅层36经过腐蚀后仍然保留150nm的厚度。
如图9所示，使用先淀积再离子注入工艺在所得结构上形成第二导电类型重掺杂多晶硅层，然后通过光刻和刻蚀工艺先后去除多晶硅层和下面的非保形覆盖氧化硅层36；第二导电类型重掺杂多晶硅层所保留的部分形成第二导电类型重掺杂多晶硅发射区40。使用光刻和刻蚀的方法依次去除部分抬升外基区低电阻金属硅化物层33、重掺杂多晶硅层22和第一氧化硅层20，露出集电极引出区16。保留的重掺杂多晶硅层22、抬升外基区低电阻金属硅化物层33和Si/SiGe/Si多晶层32组成抬升外基区。
如图10所示，利用专门热退火工艺使得多晶硅发射区40中的杂质向本征基区Si/SiGe/Si外延层30内扩散，形成第二导电类型重掺杂单晶发射区42。最后，采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。
以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求所界定的保护范围为准。

Claims (11)

1.一种金属硅化物抬升外基区全自对准双极晶体管，包括第一导电类型的衬底、第二导电类型的埋层集电区、生长在所述衬底和埋层集电区上的第二导电类型的轻掺杂外延层、在所述轻掺杂外延层内形成连接所述埋层集电区的第二导电类型重掺杂集电极引出区、在轻掺杂外延层中形成的场区介质层、位于轻掺杂外延层内的选择注入集电区、对应于所述选择注入集电区的本征基区外延层和发射区-基区隔离介质区、位于所述发射区-基区隔离介质区内侧的第二导电类型重掺杂多晶发射区、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、以及位于抬升外基区下方的氧化硅隔离介质层；所述发射区-基区隔离介质区由外侧的非保形覆盖氧化硅层和内侧的氮化硅侧墙组成，其特征在于：所述抬升外基区包括抬升外基区低电阻金属硅化物层、以及位于所述抬升外基区低电阻金属硅化物层下方的Si/SiGe/Si多晶层和第一导电类型重掺杂多晶硅层；所述抬升外基区低电阻金属硅化物层一直延伸至所述发射区-基区隔离介质区外侧。
2.一种金属硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，所述方法包括下述步骤：
2.1采用第一导电类型的轻掺杂硅片为衬底(10)，在衬底(10)上形成第二导电类型重掺杂硅埋层集电区(12)，在衬底(10)和埋层集电区(12)上生长第二导电类型轻掺杂硅外延层(14)；
2.2在硅外延层(14)上形成第二导电类型重掺杂硅集电极引出区(16)，所述集电极引出区(16)与埋层集电区(12)连接；
2.3采用挖槽再填充介质层或者局部氧化的方法在所述硅外延层(14)内形成场区介质层(18)；
2.4在所得结构上淀积第一氧化硅层(20)，在所述第一氧化硅层(20)上形成第一导电类型重掺杂多晶硅层(22)；
2.5涂敷光刻胶(24)，利用光刻工艺先后刻蚀去除部分重掺杂多晶硅层(22)和第一氧化硅层(20)，暴露部分硅外延层(14)，形成本征集电区窗口(26)；
2.6沿本征集电区窗口(26)向下形成第二导电类型选择注入集电区(28)；
2.7去除光刻胶(24)；在本征集电区窗口(26)底部露出的硅外延层(14)表面上生长本征基区Si/SiGe/Si外延层(30)，同时在露出的第一氧化硅层(20)的侧壁上、以及重掺杂多晶硅层(22)的侧壁上和表面上淀积Si/SiGe/Si多晶层(32)；
2.8在本征集电区窗口(26)内嵌入第二氧化硅层(27)；在所得结构上溅射或淀积金属层(29)；
2.9采用热退火工艺使得金属层(29)自对准地与位于本征集电区窗口(26)之外的Si/SiGe/Si多晶层(32)发生硅化反应形成抬升外基区低电阻金属硅化物层(33)；
2.10去除未发生硅化反应的金属层(29)；去除第二氧化硅层(27)；
2.11淀积非保形覆盖氧化硅层(36)，所述非保形覆盖氧化硅层(36)位于本征集电区窗口(26)之外的部分厚度大于位于本征集电区窗口(26)内的部分；
2.12通过先淀积氮化硅层然后各向异性刻蚀的方法形成氮化硅侧墙(38)；
2.13以氮化硅侧墙(38)为掩蔽层腐蚀去除在本征集电区窗口(26)底部露出的非保形覆盖氧化硅层(36)，同时使得在本征集电区窗口(26)外露出的非保形覆盖氧化硅层(36)经过腐蚀后仍然保持大于100nm的厚度；
2.14在所得结构上形成第二导电类型重掺杂多晶硅层，然后通过光刻和刻蚀工艺先后去除所述多晶硅层和下面的非保形覆盖氧化硅层(36)；第二导电类型重掺杂多晶硅层所保留的部分形成第二导电类型重掺杂多晶硅发射区(40)；
2.15利用光刻工艺依次去除部分抬升外基区低电阻金属硅化物层(33)、重掺杂多晶硅层(22)和第一氧化硅层(20)，露出集电极引出区(16)；剩余的第一氧化硅层(20)称为氧化硅隔离介质层；
2.16使得多晶硅发射区(40)中的杂质向本征基区Si/SiGe/Si外延层(30)内扩散形成第二导电类型重掺杂单晶发射区(42)；
2.17采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。
3.根据权利要求2所述的金属硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.1中在衬底(10)上形成第二导电类型重掺杂硅埋层集电区(12)的方法为离子注入后再热推进。
4.根据权利要求2所述的金属硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.2中采用离子注入再热推进的方法形成第二导电类型重掺杂硅集电极引出区(16)。
5.根据权利要求2所述的金属硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.4中采用原位掺杂淀积的方法或先淀积再离子注入的方法生成多晶硅层(22)。
6.根据权利要求2所述的金属硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.7中利用图形外延方法同时生长本征基区Si/SiGe/Si外延层(30)和Si/SiGe/Si多晶层(32)。
7.根据权利要求2所述的金属硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.8中本征集电区窗口(26)内在嵌入第二氧化硅层(27)的方法为：先淀积氧化硅层、再采用平坦化回刻的方法。
8.根据权利要求7所述的金属硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，所述平坦化回刻方法为化学机械剖光。
9.根据权利要求2所述的金属硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.9中抬升外基区低电阻金属硅化物层(33)还包括金属层(29)与Si/SiGe/Si多晶层(32)下方的重掺杂多晶硅层(22)发生硅化反应形成的金属硅化物。
10.根据权利要求2所述的金属硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.14中形成第二导电类型重掺杂多晶硅层的方法为原位掺杂淀积或者先淀积再离子注入。
11.根据权利要求2所述的金属硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，步骤2.16中多晶硅发射区(40)中杂质扩散形成第二导电类型重掺杂单晶发射区(42)利用的是热推进工艺或者快速热退火工艺。
CN201210559190.1A 2012-12-20 2012-12-20 金属硅化物抬升外基区全自对准双极晶体管及其制备方法 Active CN103022110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210559190.1A CN103022110B (zh) 2012-12-20 2012-12-20 金属硅化物抬升外基区全自对准双极晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210559190.1A CN103022110B (zh) 2012-12-20 2012-12-20 金属硅化物抬升外基区全自对准双极晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN103022110A true CN103022110A (zh) 2013-04-03
CN103022110B CN103022110B (zh) 2015-07-29

Family

ID=47970492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210559190.1A Active CN103022110B (zh) 2012-12-20 2012-12-20 金属硅化物抬升外基区全自对准双极晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN103022110B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594500A (zh) * 2013-12-02 2014-02-19 上海集成电路研发中心有限公司 一种锗硅异质结双极晶体管的制造方法
WO2023035155A1 (zh) * 2021-09-08 2023-03-16 华为技术有限公司 半导体结构及其制备方法、射频电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009793A1 (en) * 1998-04-07 2001-07-26 Nec Corporation High speed and low parasitic capacitance semiconductor device and method for fabricating the same
CN101167166A (zh) * 2005-04-18 2008-04-23 X-Fab半导体制造股份公司 晶体管制造的改进
CN102097315A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 实现硅锗异质结晶体管基区窗口的方法
CN102683395A (zh) * 2012-05-22 2012-09-19 清华大学 自对准抬升外基区锗硅异质结双极晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009793A1 (en) * 1998-04-07 2001-07-26 Nec Corporation High speed and low parasitic capacitance semiconductor device and method for fabricating the same
CN101167166A (zh) * 2005-04-18 2008-04-23 X-Fab半导体制造股份公司 晶体管制造的改进
CN102097315A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 实现硅锗异质结晶体管基区窗口的方法
CN102683395A (zh) * 2012-05-22 2012-09-19 清华大学 自对准抬升外基区锗硅异质结双极晶体管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594500A (zh) * 2013-12-02 2014-02-19 上海集成电路研发中心有限公司 一种锗硅异质结双极晶体管的制造方法
CN103594500B (zh) * 2013-12-02 2018-08-10 上海集成电路研发中心有限公司 一种锗硅异质结双极晶体管的制造方法
WO2023035155A1 (zh) * 2021-09-08 2023-03-16 华为技术有限公司 半导体结构及其制备方法、射频电路

Also Published As

Publication number Publication date
CN103022110B (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
US9508824B2 (en) Method for fabricating a bipolar transistor having self-aligned emitter contact
US7598539B2 (en) Heterojunction bipolar transistor and method for making same
US10468508B2 (en) Heterojunction bipolar transistor and method of manufacturing the same
CN101359682B (zh) 自对准抬升外基区双极晶体管及其制备方法
US9202901B2 (en) Metal silicide self-aligned SiGe heterojunction bipolar transistor and method of forming the same
US10186605B1 (en) Cyclic epitaxy process to form air gap isolation for a bipolar transistor
US20160087068A1 (en) Lateral bipolar transistor with base extension region
US7935606B2 (en) Transistor manufacture
US20140246676A1 (en) Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region
US10236366B2 (en) Semiconductor-on-insulator lateral heterojunction bipolar transistor having epitaxially grown intrinsic base and deposited extrinsic base
CN102683395B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102790080B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
US7939854B2 (en) Semiconductor device with a bipolar transistor and method of manufacturing such a device
US8173511B2 (en) Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
CN103022110A (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN102683401B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN103000679B (zh) 低电阻多晶连接基区全自对准双极晶体管及其制备方法
CN102683400B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
US7226844B2 (en) Method of manufacturing a bipolar transistor with a single-crystal base contact
CN103035686B (zh) 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法
US6660607B2 (en) Method for fabricating heterojunction bipolar transistors
CN103022109B (zh) 局部氧化抬升外基区全自对准双极晶体管及其制备方法
CN102790081B (zh) 金属硅化物自对准锗硅异质结双极晶体管及其制备方法
CN102790079B (zh) 金属硅化物自对准锗硅异质结双极晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant