CN103594500A - 一种锗硅异质结双极晶体管的制造方法 - Google Patents

一种锗硅异质结双极晶体管的制造方法 Download PDF

Info

Publication number
CN103594500A
CN103594500A CN201310632268.2A CN201310632268A CN103594500A CN 103594500 A CN103594500 A CN 103594500A CN 201310632268 A CN201310632268 A CN 201310632268A CN 103594500 A CN103594500 A CN 103594500A
Authority
CN
China
Prior art keywords
polysilicon layer
type impurity
district
collector electrode
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310632268.2A
Other languages
English (en)
Other versions
CN103594500B (zh
Inventor
周伟
张伟
严利人
刘志弘
付军
周卫
王全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Shanghai IC R&D Center Co Ltd
Original Assignee
Tsinghua University
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Tsinghua University
Priority to CN201310632268.2A priority Critical patent/CN103594500B/zh
Publication of CN103594500A publication Critical patent/CN103594500A/zh
Application granted granted Critical
Publication of CN103594500B publication Critical patent/CN103594500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明一种锗硅异质结双极晶体管的制造方法,通过在第二多晶硅层进行离子注入N型杂质后,利用适当波长的激光退火来替代常规的快速热退火以激活离子注入的N型杂质,因所选适当波长激光的能量只作用于第二多晶硅层的厚度范围内,而对位于第二多晶硅层下方的SiGe基区不作影响,所以其在有效激活第二多晶硅层中离子注入的N型杂质的前提下,避免了SiGe基区中硼的再扩散,进而防止了异质结势垒效应的发生,使SiGeHBT具有更好的器件性能。

Description

一种锗硅异质结双极晶体管的制造方法
技术领域
本发明涉及半导体器件制备技术领域,尤其涉及一种锗硅异质结双极晶体管的制造方法。
背景技术
近年来,由于具有能带工程特点的锗硅异质结晶体管的性能明显优于双极型晶体管,因此锗硅异质结晶体管得到了迅猛的发展。NPN型锗硅异质结双极型晶体管(SiGeHeterojunction Bipolar Transistor,简称SiGe HBT)的能带结构抑制了基极区空穴向发射极区注入,有利于发射极区的电子向基极区注入,因此提高了发射极区的注入效率,使得电流增益主要由能带确定而不再仅仅由发射极区和基极区的杂质浓度比确定,基极区的杂质浓度可以大幅提高,从而使得基极区很薄但基极区电阻却可以很小,确保半导体器件有很好的频率、功率增益及其噪声等性能。
现有技术中,NPN型SiGe HBT的制造方法是通过在SiGe外延形成P型基区之后,淀积多晶硅,并离子注入N型杂质,快速退火激活杂质,形成N型发射极来实现的。但是,由于P型基区中的硼原子在后期的热退火过程中会出现外扩现象,而硼的再分布会导致异集电结产生异质结势垒效应,进而使得SiGe HBT性能急剧恶化。
因此,如何在制造SiGe HBT的工艺过程中避免SiGe基区中的硼外扩,以防止异质结势垒效应的发生,使得SiGeHBT具有更好的器件性能是本领域技术人员需要解决的技术问题之一。
发明内容
本发明的目的为,针对上述问题,提出了一种锗硅异质结双极晶体管的制造方法,该方法在第二多晶硅层进行离子注入N型杂质后,利用适当波长的激光退火来替代常规的快速热退火以激活离子注入的N型杂质,因所选适当波长激光的能量只作用于第二多晶硅层的厚度范围内,而对位于第二多晶硅层下方的SiGe基区不作影响,所以其在有效激活第二多晶硅层中离子注入的N型杂质的前提下,避免了SiGe基区中硼的再扩散,进而防止了异质结势垒效应的发生,使SiGeHBT具有更好的器件性能。
为实现上述目的,本发明一种锗硅异质结双极晶体管的制造方法,包括如下步骤:
步骤S01,在硅衬底内形成N+埋层区,并于所述N+埋层区上形成N-集电区;
步骤S02,通过选择性离子注入N型杂质,于所述N-集电区内形成SIC区和集电极引出区,其中所述SIC区和集电极引出区与所述N+埋层区相接触;
步骤S03,于所述N-集电区上淀积第一多晶硅层,去除所述SIC区上的所述第一多晶硅层以露出所述SIC区,以及
于所述第一多晶硅层和SIC区上形成一层SiGe层,并对位于所述SIC区上的SiGe层原位掺杂P型杂质;
步骤S04,光刻以形成发射极窗口和集电极引出窗口,依次刻蚀所述集电极引出窗口下所述SiGe层和第一多晶硅层,以露出所述集电极引出区,形成位于所述SIC区上的SiGe单晶基区和位于所述N-集电区上的多晶外基区,以及
于所述发射极窗口和集电极引出窗口下淀积第二多晶硅层;
步骤S05,对所述第二多晶硅层离子注入N型杂质,并选择一定波长的激光对所述第二多晶硅层进行激光退火,其中,所述所选波长激光的能量只传达到所述第二多晶硅层的下表面,而对所述SiGe单晶基区没有热开销;
步骤S06,选择性刻蚀或腐蚀开出欧姆接触窗口,淀积复合金属,最终得到锗硅异质结双极晶体管。
进一步地,所述在硅衬底内形成N+埋层区包括:在所述硅衬底上淀积第一SiO2层;于所述第一SiO2层上形成N+埋层区窗口;注入N型杂质并高温炉退火。
进一步地,所述N-集电区是由选择性硅外延并原位掺杂N型杂质形成的。
进一步地,根据掺杂N型杂质的不同剂量在所述N-集电区内形成SIC区和集电极引出区,其中,所述SIC区内掺杂N型杂质的剂量小于所述集电极引出区;所述形成SIC区和集电极引出区后,还包括炉退火或快速退火工艺,以激活杂质。
进一步地,所述淀积第一多晶硅层之后还包括对所述第一多晶硅层离子注入P型杂质,并激光退火以激活P型杂质,其中所述激光的波长范围为198nm-1064nm。
进一步地,对所述第二多晶硅层离子注入N型杂质之后还包括:以光刻胶为掩膜,刻蚀所述第二多晶硅层,以露出所述多晶外基区;离子注入P型杂质并激光退火。
进一步地,所述激光退火中所选激光的波长取决于所述第二多晶硅层的厚度。其中,所述所选波长激光的能量只作用于所述第二多晶硅层的厚度范围内,而对位于所述第二多晶硅层下的SiGe单晶基区不作影响。
进一步地,所述第二多晶硅层的厚度为250nm时,所述所选激光的波长为266nm。
进一步地,所述N型杂质为磷或者砷或者锑;所述P型杂质为硼或者铟。
进一步地,在完成步骤S05后,还包括采用干法刻蚀和/或湿法腐蚀所述的第二多晶硅层,以形成位于所述SiGe单晶基区上的发射极多晶台面和位于所述集电极引出区上的集电极多晶硅台面。
从上述技术方案可以看出,本发明一种锗硅异质结双极晶体管的制造方法,通过在第二多晶硅层进行离子注入N型杂质后,利用适当波长的激光退火来替代常规的快速热退火以激活离子注入的N型杂质,因所选适当波长激光的能量只作用于第二多晶硅层的厚度范围内,而对位于第二多晶硅层下方的SiGe基区不作影响,所以其在有效激活第二多晶硅层中离子注入的N型杂质的前提下,避免了SiGe基区中硼的再扩散,进而防止了异质结势垒效应的发生,使SiGeHBT具有更好的器件性能。
附图说明
为能更清楚理解本发明的目的、特点和优点,以下将结合附图对本发明的较佳实施例进行详细描述,其中:
图1-15为本发明一种锗硅异质结双极晶体管的制造方法的具体步骤示意图;
图16为本发明一种锗硅异质结双极晶体管的制造方法的流程示意图。
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化,其皆不脱离本发明的范围,且其中的说明及图示在本质上当作说明之用,而非用以限制本发明。
上述及其它技术特征和有益效果,将结合附图1-16对本发明一种锗硅异质结双极晶体管的制造方法的较佳实施例进行详细说明。
实施例一
本发明一种锗硅异质结双极晶体管的制造方法,包括如下步骤:
步骤S01,在硅衬底内形成N+埋层区,并于该N+埋层区上形成N-集电区。
请参阅图1和图2,具体来说,在硅衬底1内形成N+埋层区3包括:在硅衬底1上淀积一层第一SiO2层2;采用干法刻蚀和/或湿法腐蚀刻蚀上述第一SiO2层2直至硅衬底1的上表面为止,在该第一SiO2层2中形成N+埋层区3窗口;然后离子注入N型杂质并高温炉退火,就得到了位于硅衬底1中的N+埋层区3,其中,上述N型杂质为磷或者砷或者锑。在本实施例中,上述硅衬底1为电阻率为30Ω·cm左右的P型<100>硅片;上述第一SiO2层2的厚度为600nm;上述N型杂质为砷,离子注入的能量为150KeV,离子注入砷的剂量为4E15/cm2;上述N+埋层区3的深度约为2um。
然后,在N+埋层区3上形成N-集电区4,进一步地,该N-集电区4是由选择性硅外延并原位掺杂N型杂质形成的。在本实施例中,该N-集电区4是采用减压化学气相淀积(Reduced Pressure Chemical Vapor Deposition,简称RPCVD)工艺进行选择性硅外延,并原位掺入浓度为1E16/cm3的N型杂质形成的,其中N型杂质为磷。
步骤S02,通过选择性离子注入N型杂质,于N-集电区内形成SIC区和集电极引出区,其中上述SIC区和集电极引出区与N+埋层区相接触。
请参阅图3,具体来说,在发射区位置上进行选择性离子注入N型杂质,形成SIC区5,在集电极引出位置上进行选择性离子注入N型杂质,形成集电极引出区6,其中SIC区5和集电极引出区6位于上述N-集电区4中并与N+埋层区3的上表面相接触。在本实施例中,上述N型杂质为磷或者砷或者锑,进一步地,N型杂质为磷;上述SIC区5和集电极引出区6是由上述N-集电区4内掺杂不同剂量的N型杂质形成的,进一步地,SIC区5内掺杂N型杂质的剂量小于集电极引出区6,其中上述SIC区5内掺杂N型杂质的剂量为1E13/cm2,上述集电极引出区6内掺杂N型杂质的剂量为5E15/cm2
然后,在形成SIC区5和集电极引出区6后,还包括对SIC区5和集电极引出区6的炉退火或快速退火工艺,优选地,对SIC区5和集电极引出区6采用1000℃的炉退火,以完成杂质的激活和再分布。
步骤S03,于上述N-集电区上淀积第一多晶硅层,去除SIC区上的第一多晶硅层以露出该SIC区,以及
于第一多晶硅层和SIC区上形成一层SiGe层,并对位于SIC区上的SiGe层原位掺杂P型杂质。
请参阅图4、图5和图6,具体来说,在上述的N-集电区4上依次淀积第二SiO2层7和第一多晶硅层8,对该第一多晶硅层8离子注入P型杂质,并采用激光退火以激活P型杂质,优选地,上述P型杂质为硼或者铟。而由于此次退火在SiGe基区形成之前,因此对激光的波长没有严格要求,可选取198nm-1064nm波长的激光进行退火。在本实施例中,在上述N-集电区4上依次淀积第二SiO2层7和第一多晶硅层8的厚度都为100nm;离子注入的P型杂质为硼,进一步地离子注入为二氟化硼,离子注入的能量30KeV,离子注入二氟化硼的剂量3E15/cm2
之后,依次去除SIC区5上的第一多晶硅层8和第二SiO2层7,以露出该SIC区5。在上述第一多晶硅层8和SIC区5上采用RPCVD工艺进行SiGe的差分外延,形成SiGe外延层9,其中在第一多晶硅层8上生成SiGe多晶,而在上述SIC区5上生成SiGe单晶。然后对位于SIC区5上的SiGe层进行原位掺杂P型杂质,其中P型杂质为硼或者铟。进一步地,P型杂质为硼,掺杂的浓度为2E19/cm3
步骤S04,光刻以形成发射极窗口和集电极引出窗口,依次刻蚀集电极引出窗口下所述SiGe层和第一多晶硅层,以露出集电极引出区,形成位于SIC区上的SiGe单晶基区和位于N-集电区上的多晶外基区,以及
于发射极窗口和集电极引出窗口下淀积第二多晶硅层。
请参阅图7、图8和图9,具体来说,利用光刻胶为掩蔽,光刻以形成发射极窗口和集电极引出窗口,并采用干法刻蚀和/或湿法腐蚀工艺依次刻蚀上述集电极引出窗口下所述SiGe外延层9、第一多晶硅层8及位于集电极引出区6上的第二SiO2层7,以露出集电极引出区6,形成位于SIC区5上的SiGe单晶基区11和位于N-集电区4上的多晶外基区10,其中该多晶外基区10是由第一多晶硅层8和SiGe多晶共同组成。然后,于发射极窗口和集电极引出窗口下依次淀积一层第三SiO2层12和第二多晶硅层13。在本实施例中,该第三SiO2层12是采用热分解法淀积的,其厚度为100nm;上述第二多晶硅层13的厚度为250nm。
步骤S05,对第二多晶硅层离子注入N型杂质,并选择一定波长的激光对第二多晶硅层进行激光退火,其中,所选波长激光的能量只传达到第二多晶硅层的下表面,而对SiGe单晶基区没有热开销。
请参阅图10、图11和图12,具体来说,对第二多晶硅层13离子注入N型杂质,其中N型杂质为磷或者砷或者锑,优选地,该N型杂质为磷,离子注入的剂量为5E15/cm2。而后根据上述第二多晶硅层13的厚度选取合适波长的激光对第二多晶硅层13进行激光退火,使得离子注入的N型杂质得到激活,其中,所选波长激光的能量只传达到第二多晶硅层13的下表面,而对SiGe单晶基区11没有热开销。也即是说,上述所选波长激光的能量只作用于第二多晶硅层13的厚度范围内,使得第二多晶硅层13中的N型杂质在激光的作用下得到激活,且迅速扩散至整个区域,只有少量N型杂质越过第二多晶硅层13的边界进入到下面的多晶外基区10中,而对位于第二多晶硅层13下面的SiGe单晶基区11不受激光能量的影响,其在有效激活第二多晶硅层13中离子注入的N型杂质的前提下,避免了SiGe基区中硼的再扩散,进而防止了异质结势垒效应的发生,使SiGeHBT具有更好的器件性能。在本实施例中,因上述第二多晶硅层13的厚度为250nm,所以选取波长为266nm的激光进行激光退火,其只作用于250nm厚的第二多晶硅层13范围内,而对位于第二多晶硅层13下面的SiGe单晶基区11不作影响。
然后,采用干法刻蚀和/或湿法腐蚀第二多晶硅层13,以形成位于SiGe单晶基区11上的发射极多晶台面14和位于集电极引出区6上的集电极多晶硅台面15,再淀积一层厚度为250nm的SiO2层,用RIE干法回刻SiO2,使发射极多晶台面14和集电极多晶硅台面15的两侧形成侧墙16。溅射金属钛或镍或钴,用不高于800℃的两步快速退火加选择性湿法腐蚀法,在多晶外基区10表面、发射极多晶硅表面以及集电极多晶硅表面形成硅化物。
步骤S06,选择性刻蚀或腐蚀开出欧姆接触窗口,淀积复合金属,最终得到锗硅异质结双极晶体管。
请参阅图13,具体地,制作300nm的二氧化硅作为孔介质,用选择性刻蚀或腐蚀开出欧姆接触窗口,淀积复合金属17(接触层+粘附层+阻挡层+导电层),按常规方式制作金属互连等后道工艺,即可得到高性能的SiGeHBT。
实施例二
本发明一种锗硅异质结双极晶体管的制造方法,包括如下步骤:
步骤S01,在硅衬底内形成N+埋层区,并于该N+埋层区上形成N-集电区。
请参阅图1和图2,具体来说,在硅衬底1内形成N+埋层区3包括:在硅衬底1上淀积一层第一SiO2层2;采用干法刻蚀和/或湿法腐蚀刻蚀上述第一SiO2层2直至硅衬底1的上表面为止,在该第一SiO2层2中形成N+埋层区3窗口;然后离子注入N型杂质并高温炉退火,就得到了位于硅衬底1中的N+埋层区3,其中,上述N型杂质为磷或者砷或者锑。在本实施例中,上述硅衬底1为电阻率为30Ω·cm左右的P型<100>硅片;上述第一SiO2层2的厚度为600nm;上述N型杂质为砷,离子注入的能量为150KeV,离子注入砷的剂量为4E15/cm2;上述N+埋层区3的深度约为2um。
然后,在N+埋层区3上形成N-集电区4,进一步地,该N-集电区4是由选择性硅外延并原位掺杂N型杂质形成的。在本实施例中,该N-集电区4是采用减压化学气相淀积(Reduced Pressure Chemical Vapor Deposition,简称RPCVD)工艺进行选择性硅外延,并原位掺入浓度为1E16/cm3的N型杂质形成的,其中N型杂质为磷。
步骤S02,通过选择性离子注入N型杂质,于N-集电区内形成SIC区和集电极引出区,其中上述SIC区和集电极引出区与N+埋层区相接触。
请参阅图3,具体来说,在发射区位置上进行选择性离子注入N型杂质,形成SIC区5,在集电极引出位置上进行选择性离子注入N型杂质,形成集电极引出区6,其中SIC区5和集电极引出区6位于上述N-集电区4中并与N+埋层区3的上表面相接触。在本实施例中,上述N型杂质为磷或者砷或者锑,进一步地,N型杂质为磷;上述SIC区5和集电极引出区6是由上述N-集电区4内掺杂不同剂量的N型杂质形成的,进一步地,SIC区5内掺杂N型杂质的剂量小于集电极引出区6,其中上述SIC区5内掺杂N型杂质的剂量为1E13/cm2,上述集电极引出区6内掺杂N型杂质的剂量为5E15/cm2
然后,在形成SIC区5和集电极引出区6后,还包括对SIC区5和集电极引出区6的炉退火或快速退火工艺,优选地,对SIC区5和集电极引出区6采用1000℃的炉退火,以完成杂质的激活和再分布。
步骤S03,于上述N-集电区上淀积第一多晶硅层,去除SIC区上的第一多晶硅层以露出该SIC区,以及
于第一多晶硅层和SIC区上形成一层SiGe层,并对位于SIC区上的SiGe层原位掺杂P型杂质。
请参阅图4、图5和图6,具体来说,在上述的N-集电区4上依次淀积第二SiO2层7和第一多晶硅层8,之后依次去除SIC区5上的第一多晶硅层8和第二SiO2层7,以露出该SIC区5。在上述第一多晶硅层8和SIC区5上采用RPCVD工艺进行SiGe的差分外延,形成SiGe外延层9,其中在该第一多晶硅层8形成SiGe多晶,而在上述SIC区5上生成SiGe单晶。然后对位于SIC区5上的SiGe层进行原位掺杂P型杂质,其中P型杂质为硼或者铟。进一步地,P型杂质为硼,掺杂的浓度为2E19/cm3
步骤S04,光刻以形成发射极窗口和集电极引出窗口,依次刻蚀集电极引出窗口下所述SiGe层和第一多晶硅层,以露出集电极引出区,形成位于SIC区上的SiGe单晶基区和位于N-集电区上的多晶外基区,以及
于发射极窗口和集电极引出窗口下淀积第二多晶硅层。
请参阅图7、图8和图9,具体来说,利用光刻胶为掩蔽,光刻以形成发射极窗口和集电极引出窗口,并采用干法刻蚀和/或湿法腐蚀工艺依次刻蚀上述集电极引出窗口下所述SiGe外延层9、第一多晶硅层8及位于集电极引出区6上的第二SiO2层7,以露出集电极引出区6,形成位于SIC区5上的SiGe单晶基区11和位于N-集电区4上的多晶外基区10,其中该多晶外基区10是由第一多晶硅层8和SiGe多晶共同组成。然后,于发射极窗口和集电极引出窗口下依次淀积一层第三SiO2层12和第二多晶硅层13。在本实施例中,该第三SiO2层12是采用热分解法淀积的,其厚度为100nm;上述第二多晶硅层13的厚度为250nm。
步骤S05,对第二多晶硅层离子注入N型杂质,并选择一定波长的激光对第二多晶硅层进行激光退火,其中,所选波长激光的能量只传达到第二多晶硅层的下表面,而对SiGe单晶基区没有热开销。
请参阅图10、图14和图15,具体来说,对第二多晶硅层13离子注入N型杂质,其中N型杂质为磷或者砷或者锑,优选地,该N型杂质为磷,离子注入的剂量为5E15/cm2。以光刻胶18为掩膜,采用干法刻蚀第二多晶硅层13,以露出多晶外基区10,形成位于SiGe单晶基区11上的发射极多晶台面14和位于集电极引出区6上的集电极多晶硅台面15。之后,离子注入P型杂质,使多晶外基区10进行P型掺杂,而发射极多晶台面14和集电极多晶硅台面15上有光刻胶18,因此不会掺入P型杂质,其中,P型杂质为硼或者铟。更近一步地离子注入为二氟化硼,离子注入的能量30KeV,离子注入二氟化硼的剂量3E15/cm2
去胶后根据第二多晶硅层13的厚度选取合适波长的激光对第二多晶硅层13和多晶外基区10进行激光退火,使得离子注入的N型和P型杂质得到激活,其中,所选波长激光的能量只传达到第二多晶硅层13的下表面,而对SiGe单晶基区11没有热开销。也即是说,上述所选波长激光的能量只作用于第二多晶硅层13的厚度范围内,使得第二多晶硅层13中的N型杂质在激光的作用下得到激活,且迅速扩散至整个区域,而对位于第二多晶硅层13下面的SiGe单晶基区11不受激光能量的影响,其在有效激活第二多晶硅层13中离子注入的N型杂质的前提下,避免了SiGe基区中硼的再扩散,进而防止了异质结势垒效应的发生,使SiGeHBT具有更好的器件性能。在本实施例中,因上述第二多晶硅层13的厚度为250nm,所以选取波长为266nm的激光进行激光退火,其只作用于250nm厚的第二多晶硅层13范围内,而对位于第二多晶硅层13下面的SiGe单晶基区11不作影响。
然后,再淀积一层厚度为250nm的SiO2层,用RIE干法回刻SiO2,使发射极多晶台面14和集电极多晶硅台面15的两侧形成侧墙16。溅射金属钛或镍或钴,用不高于800℃的两步快速退火加选择性湿法腐蚀法,在多晶外基区10表面、发射极多晶硅表面以及集电极多晶硅表面形成硅化物。
步骤S06,选择性刻蚀或腐蚀开出欧姆接触窗口,淀积复合金属,最终得到锗硅异质结双极晶体管。
请参阅图13,具体地,制作300nm的二氧化硅作为孔介质,用选择性刻蚀或腐蚀开出欧姆接触窗口,淀积复合金属17(接触层+粘附层+阻挡层+导电层),按常规方式制作金属互连等后道工艺,即可得到高性能的SiGeHBT。
综上所述,本发明一种锗硅异质结双极晶体管的制造方法,通过在第二多晶硅层进行离子注入N型杂质后,利用适当波长的激光退火来替代常规的快速热退火以激活离子注入的N型杂质,因所选适当波长激光的能量只作用于第二多晶硅层的厚度范围内,而对位于第二多晶硅层下方的SiGe基区不作影响,所以其在有效激活第二多晶硅层中离子注入的N型杂质的前提下,避免了SiGe基区中硼的再扩散,进而防止了异质结势垒效应的发生,使SiGeHBT具有更好的器件性能。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同变化,同理均应包含在本发明的保护范围内。

Claims (10)

1.一种锗硅异质结双极晶体管的制造方法,其特征在于,包括如下步骤:
步骤S01,在硅衬底内形成N+埋层区,并于所述N+埋层区上形成N-集电区;
步骤S02,通过选择性离子注入N型杂质,于所述N-集电区内形成SIC区和集电极引出区,其中所述SIC区和集电极引出区与所述N+埋层区相接触;
步骤S03,于所述N-集电区上淀积第一多晶硅层,去除所述SIC区上的所述第一多晶硅层以露出所述SIC区,以及
于所述第一多晶硅层和SIC区上形成一层SiGe层,并对位于所述SIC区上的SiGe层原位掺杂P型杂质;
步骤S04,光刻以形成发射极窗口和集电极引出窗口,依次刻蚀所述集电极引出窗口下所述SiGe层和第一多晶硅层,以露出所述集电极引出区,形成位于所述SIC区上的SiGe单晶基区和位于所述N-集电区上的多晶外基区,以及
于所述发射极窗口和集电极引出窗口下淀积第二多晶硅层;
步骤S05,对所述第二多晶硅层离子注入N型杂质,并选择一定波长的激光对所述第二多晶硅层进行激光退火,其中,所述所选波长激光的能量只传达到所述第二多晶硅层的下表面,而对所述SiGe单晶基区没有热开销;
步骤S06,选择性刻蚀或腐蚀开出欧姆接触窗口,淀积复合金属,最终得到锗硅异质结双极晶体管。
2.根据权利要求1所述一种锗硅异质结双极晶体管的制造方法,其特征在于,所述在硅衬底内形成N+埋层区包括:在所述硅衬底上淀积第一SiO2层;于所述第一SiO2层上形成N+埋层区窗口;注入N型杂质并高温炉退火。
3.根据权利要求1所述一种锗硅异质结双极晶体管的制造方法,其特征在于,所述N-集电区是由选择性硅外延并原位掺杂N型杂质形成的。
4.根据权利要求3所述一种锗硅异质结双极晶体管的制造方法,其特征在于,根据掺杂N型杂质的不同剂量在所述N-集电区内形成SIC区和集电极引出区,其中,所述SIC区内掺杂N型杂质的剂量小于所述集电极引出区;所述形成SIC区和集电极引出区后,还包括炉退火或快速退火工艺,以激活杂质。
5.根据权利要求1所述一种锗硅异质结双极晶体管的制造方法,其特征在于,所述淀积第一多晶硅层之后还包括对所述第一多晶硅层离子注入P型杂质,并激光退火以激活P型杂质,其中所述激光的波长范围为198nm-1064nm。
6.根据权利要求1所述一种锗硅异质结双极晶体管的制造方法,其特征在于,对所述第二多晶硅层离子注入N型杂质之后还包括:以光刻胶为掩膜,刻蚀所述第二多晶硅层,以露出所述多晶外基区;离子注入P型杂质并激光退火。
7.根据权利要求6所述一种锗硅异质结双极晶体管的制造方法,其特征在于,所述激光退火中所选激光的波长取决于所述第二多晶硅层的厚度。其中,所述所选波长激光的能量只作用于所述第二多晶硅层的厚度范围内,而对位于所述第二多晶硅层下的SiGe单晶基区不作影响。
8.根据权利要求7所述一种锗硅异质结双极晶体管的制造方法,其特征在于,所述第二多晶硅层的厚度为250nm时,所述所选激光的波长为266nm。
9.根据权利要求1所述一种锗硅异质结双极晶体管的制造方法,其特征在于,所述N型杂质为磷或者砷或者锑;所述P型杂质为硼或者铟。
10.根据权利要求1所述一种锗硅异质结双极晶体管的制造方法,其特征在于,在完成步骤S05后,还包括采用干法刻蚀和/或湿法腐蚀所述的第二多晶硅层,以形成位于所述SiGe单晶基区上的发射极多晶台面和位于所述集电极引出区上的集电极多晶硅台面。
CN201310632268.2A 2013-12-02 2013-12-02 一种锗硅异质结双极晶体管的制造方法 Active CN103594500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310632268.2A CN103594500B (zh) 2013-12-02 2013-12-02 一种锗硅异质结双极晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310632268.2A CN103594500B (zh) 2013-12-02 2013-12-02 一种锗硅异质结双极晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN103594500A true CN103594500A (zh) 2014-02-19
CN103594500B CN103594500B (zh) 2018-08-10

Family

ID=50084572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310632268.2A Active CN103594500B (zh) 2013-12-02 2013-12-02 一种锗硅异质结双极晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN103594500B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018103645A1 (zh) * 2016-12-08 2018-06-14 西安电子科技大学 Ga2O3/SiC异质结NPN/PNP光电晶体管的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5569611A (en) * 1993-12-27 1996-10-29 Nec Corporation Method of manufacturing a bipolar transistor operating at low temperature
CN102403222A (zh) * 2010-09-09 2012-04-04 上海华虹Nec电子有限公司 锗硅异质结双极晶体管的制造方法
CN103000680A (zh) * 2012-12-18 2013-03-27 清华大学 具有电极屏蔽结构的异质结双极晶体管及其制备方法
CN103022110A (zh) * 2012-12-20 2013-04-03 清华大学 金属硅化物抬升外基区全自对准双极晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5569611A (en) * 1993-12-27 1996-10-29 Nec Corporation Method of manufacturing a bipolar transistor operating at low temperature
CN102403222A (zh) * 2010-09-09 2012-04-04 上海华虹Nec电子有限公司 锗硅异质结双极晶体管的制造方法
CN103000680A (zh) * 2012-12-18 2013-03-27 清华大学 具有电极屏蔽结构的异质结双极晶体管及其制备方法
CN103022110A (zh) * 2012-12-20 2013-04-03 清华大学 金属硅化物抬升外基区全自对准双极晶体管及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018103645A1 (zh) * 2016-12-08 2018-06-14 西安电子科技大学 Ga2O3/SiC异质结NPN/PNP光电晶体管的制备方法

Also Published As

Publication number Publication date
CN103594500B (zh) 2018-08-10

Similar Documents

Publication Publication Date Title
CN100508209C (zh) Npn型的锗硅异质结双极晶体管及其制造方法
CN102034707B (zh) 一种igbt的制作方法
CN102403222B (zh) 锗硅异质结双极晶体管的制造方法
CN104134688A (zh) 制造双极晶体管的方法、双极晶体管和集成电路
CN103915334B (zh) 双层多晶硅双极型晶体管的制造方法
CN102931226B (zh) 自对准锗硅异质结双极型三极管及其制作方法
JPH0241170B2 (zh)
CN102931220B (zh) 锗硅异质结双极型三极管功率器件的制造方法
CN108133892B (zh) 双极晶体管的制作方法
CN103594500A (zh) 一种锗硅异质结双极晶体管的制造方法
US6642096B2 (en) Bipolar transistor manufacturing
CN102412149B (zh) 低噪声的锗硅异质结双极晶体管制作方法
CN104465372A (zh) 双极型三极管的制造方法及结构
CN103137675B (zh) 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法
CN102543727B (zh) 锗硅hbt结构、其赝埋层结构及其制造方法
US6893931B1 (en) Reducing extrinsic base resistance in an NPN transistor
US6830982B1 (en) Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor
CN103165667B (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN103066115B (zh) 垂直寄生型pnp三极管及制造方法
CN109103110B (zh) 一种vdmos器件及其制作方法
CN103035724A (zh) 射频横向双扩散场效应晶体管及其制造方法
CN103022110A (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN107578998A (zh) Igbt芯片制造方法及igbt芯片
CN103165573A (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN102456726B (zh) 锗硅异质结双极晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant