CN103066117A - 半自对准双极晶体管及其制作方法 - Google Patents

半自对准双极晶体管及其制作方法 Download PDF

Info

Publication number
CN103066117A
CN103066117A CN2011103262962A CN201110326296A CN103066117A CN 103066117 A CN103066117 A CN 103066117A CN 2011103262962 A CN2011103262962 A CN 2011103262962A CN 201110326296 A CN201110326296 A CN 201110326296A CN 103066117 A CN103066117 A CN 103066117A
Authority
CN
China
Prior art keywords
window
base
emitter
emitter window
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103262962A
Other languages
English (en)
Other versions
CN103066117B (zh
Inventor
陈帆
陈雄斌
薛凯
周克然
潘嘉
李�昊
蔡莹
陈曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110326296.2A priority Critical patent/CN103066117B/zh
Publication of CN103066117A publication Critical patent/CN103066117A/zh
Application granted granted Critical
Publication of CN103066117B publication Critical patent/CN103066117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种半自对准双极晶体管,外基区上下都形成有掺硼的氧化膜,并通过氧化膜中的硼扩散来实现外基区的掺杂,能保证外基区的较高掺杂浓度。发射区仅由形成于发射区窗口中的多晶硅组成,能减少发射区和外基区的耦合区域、降低发射区和基区间的寄生电容,还能使外基区的宽度在工艺能力的范围内做到最小,使外基区的寄生电阻降低,从而能提高器件的频率特性和性能。本发明还公开了一种半自对准双极晶体管的制作方法,不需采用离子注入工艺对外基区进行掺杂,能减少光刻掩模板和离子注入的成本。对发射区的全面回刻和不需要制作发射区的侧墙,能节省光刻掩模板,降低工艺成本和复杂度。

Description

半自对准双极晶体管及其制作方法
技术领域
本发明涉及半导体集成电路领域,特别是涉及一种半自对准双极晶体管。本发明还涉及半自对准双极晶体管的制作方法。
背景技术
在射频应用中,需要越来越高的器件特征频率,RFCMOS虽然在先进的工艺技术中可实现较高频率,但还是难以完全满足射频要求,如很难实现40GHz以上的特征频率,而且先进工艺的研发成本也是非常高;化合物半导体可实现非常高的特征频率器件,但由于材料成本高、尺寸小的缺点,加上大多数化合物半导体有毒,限制了其应用。锗硅(SiGe)异质结双极晶体管(HBT)则是超高频器件的很好选择,首先其利用SiGe与硅(Si)的能带差别,提高发射区的载流子注入效率,增大器件的电流放大倍数;其次利用SiGe基区的高掺杂,降低基区电阻,提高特征频率;另外SiGe工艺基本与硅工艺相兼容,因此SiGe HBT已经成为超高频器件的主力军。
现有的SiGe HBT采用高掺杂的集电区埋层,以降低集电区电阻,采用高浓度高能量N型注入,连接集电区埋层,形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区,在位P型掺杂的SiGe外延形成基区,然后重N型掺杂多晶硅构成发射极,最终完成HBT的制作。在发射区窗口打开时可选择中心集电区局部离子注入,调节HBT的击穿电压和特征频率。另外采用深槽隔离降低集电区和衬底之间的寄生电容,改善HBT的频率特性。该器件工艺成熟可靠,但主要缺点有:1、集电区外延成本高;2、collector pick-up的形成靠高剂量、大能量的离子注入,才能将集电区埋层引出,因此所占器件面积很大;3、深槽隔离工艺复杂,而且成本较高;4、HBT工艺的光刻层数较多。
发明内容
本发明所要解决的技术问题是提供一种半自对准双极晶体管,能保证外基区具有较高掺杂浓度、减少外基区的宽度,从而降低基区的寄生电阻,能减少发射区和外基区的耦合区域、从而能降低发射区和基区间的寄生电容,最后能提高器件的频率特性和性能。为此,本发明还提供一种半自对准双极晶体管的制造方法,不需采用离子注入工艺对外基区进行掺杂,从而能减少光刻掩模板和离子注入的成本;发射区采用全面刻蚀工艺形成,也能节省一层光刻掩模板,降低工艺成本和复杂度;发射区不需要采用额外的侧墙工艺,能进一步的降低工艺成本。
为解决上述技术问题,本发明提供的半自对准双极晶体管形成于硅衬底上,有源区由浅槽场氧隔离,半自对准双极晶体管包括:
一集电区,由形成于所述有源区中的一N型离子注入区组成,所述集电区深度大于所述浅槽场氧底部的深度、且所述集电区横向延伸进入所述有源区两侧的浅槽场氧底部。
一赝埋层,由形成于所述有源区两侧的浅槽场氧底部的N型离子注入区组成,所述赝埋层和所述集电区在所述浅槽场氧底部相接触,在所述赝埋层顶部的所述浅槽场氧中形成有深孔接触,该深孔接触引出集电极。
一基区窗口,由掺入有硼杂质的基区窗口氧化层定义而成,所述基区窗口位于所述有源区的正上方、且所述基区窗口的尺寸大于或等于所述有源区尺寸;所述基区窗口区域的所述基区窗口氧化层被去除而将形成于所述有源区中的所述集电区露出,位于所述基区窗口外侧的所述基区窗口氧化层和所述浅槽场氧接触。
一P型掺杂的基区,所述基区和所述集电区在所述基区窗口的位置处形成接触;在所述基区窗口的外部,所述基区位于所述基区窗口氧化层上。
一发射区窗口,由发射区窗口介质层定义而成,所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于或等于所述有源区尺寸;在所述发射区窗口的侧壁上形成有氮化膜内侧墙,所述发射区窗口将所述基区露出;所述发射区窗口介质层为氧化膜,或氧化膜和氮化膜的复合膜,所述发射区窗口介质层的氧化膜掺入有硼杂质,且由所述发射区窗口介质层的氧化膜和所述发射区窗口外部的所述基区接触。
一发射区,由N型多晶硅组成,所述发射区的多晶硅完全填充所述发射区窗口并和所述发射区窗口底部的所述基区接触;在所述发射区上形成有金属接触,该金属接触引出发射极。
根据形成于所述硅衬底上的位置不同所述基区分为本征基区和外基区,所述本征基区位于所述发射区窗口正下方并和所述发射区接触,所述外基区处于所述本征基区的外侧;所述外基区的P型掺杂杂质还包括从所述基区窗口氧化层和所述发射区窗口介质层的氧化膜中扩散而来的硼杂质;在所述外基区上形成有金属接触,该金属接触引出基极。
进一步的改进是,所述基区窗口氧化层的硼杂质的浓度为1e19cm-3~1e21cm-3,所述基区窗口氧化层的厚度为0.02微米~0.08微米。
进一步的改进是,所述发射区窗口介质层的氧化膜的硼杂质的浓度为1e19cm-3~1e21cm-3,所述发射区窗口介质层的氧化膜的厚度为0.02微米~0.3微米。
进一步的改进是,所述基区的成分为Si,SiGe,SiGeC。
进一步的改进是,所述发射区仅由填充于所述发射区窗口中的所述多晶硅组成,在所述发射区窗口外部的所述发射区窗口介质层上没有所述多晶硅。
进一步的改进是,所述外基区宽度由所述基极的金属接触的接触孔和所述发射区窗口之间距离决定,而所述基极的金属接触的接触孔和所述发射区窗口之间距离由工艺能力决定,在工艺能力决定的范围内,所述外基区宽度越小越好。
进一步的改进是,在所述发射区和所述外基区的表面都覆盖有硅化物。
为解决上述技术问题,本发明提供的半自对准双极晶体管的制作方法包括如下步骤:
步骤一、在硅衬底上形成浅沟槽和有源区。
步骤二、在所述有源区周侧的所述浅沟槽的底部的进行N型离子注入形成赝埋层。
步骤三、在所述浅沟槽中填入氧化硅形成浅槽场氧。
步骤四、在所述有源区中进行N型离子注入形成集电区,所述集电区深度大于所述浅槽场氧底部的深度、且所述集电区横向延伸进入所述有源区周侧的所述浅槽场氧底部并和所述赝埋层形成接触。
步骤五、在所述硅衬底上形成硼掺杂的基区窗口氧化层;刻蚀所述有源区上部的所述基区窗口氧化层形成基区窗口;刻蚀后,所述基区窗口区域的所述基区窗口氧化层被去除而将形成于所述有源区中的所述集电区露出,位于所述基区窗口外侧的所述基区窗口氧化层和所述浅槽场氧接触;形成的所述基区窗口的尺寸大于或等于所述有源区尺寸并定义出所述基区和所述集电区的接触区域。
步骤六、淀积形成P型掺杂的基区层,所述基区层和所述集电区在所述基区窗口的位置处形成接触;在所述基区窗口的外部,所述基区层位于所述基区窗口氧化层上。
步骤七、采用光刻刻蚀工艺将基区外部的所述基区层、所述基区窗口氧化层去除,刻蚀后的所述基区层组成所述基区。
步骤八、淀积发射区窗口介质层,所述发射区窗口介质层和所述基区接触并延伸到所述基区外部的所述浅槽场氧上;所述发射区窗口介质层为氧化膜,或氧化膜和氮化膜的复合膜,所述发射区窗口介质层的氧化膜掺入有硼杂质,且由所述发射区窗口介质层的氧化膜和所述基区接触。
步骤九、采用光刻刻蚀工艺对所述发射区窗口介质层进行刻蚀形成一发射区窗口,所述发射区窗口的底部保留一定厚度的所述发射区窗口介质层的氧化膜、而不将所述发射区窗口内的所述基区露出;所述发射区窗口定义出发射区的形成位置和大小;所述发射区窗口正下方的所述基区为本征基区、延伸到所述发射区窗口外部的所述基区为外基区。
步骤十、在形成有所述发射区窗口的所述硅衬底上形成第一氮化膜,所述第一氮化膜覆盖于所述发射区窗口的底部表面和侧部表面、以及所述发射区窗口的外部;所述第一氮化膜厚度满足使所述发射区窗口的侧部表面上的所述第一氮化膜不会在所述发射区窗口中合并。
步骤十一、对所述第一氮化膜进行回刻,将所述发射区窗口外部和底部表面的所述第一氮化膜去除,在所述发射区窗口的侧部表面形成由剩余的所述第一氮化膜组成的氮化膜内侧墙。
步骤十二、在所述发射区窗口中和所述发射区窗口外部的所述发射区窗口介质层上淀积发射极多晶硅;所述发射极多晶硅的厚度满足将所述发射区窗口完全填充、且在所述发射区窗口上方形成的所述发射极多晶硅的厚度等于所述发射区窗口外部的所述发射区窗口介质层上形成的发射极多晶硅的厚度加上所述发射区窗口介质层的厚度的总和。
步骤十三、对所述发射极多晶硅进行回刻,将所述发射区窗口外部的所述发射极多晶硅全部去除,剩余的所述发射极多晶硅仅填充于所述发射区窗口中,并由填充于所述发射区窗口中的所述发射极多晶硅组成发射区;对所述发射区的所述发射极多晶硅进行N型离子注入掺杂。
步骤十四、进行快速热退火处理,使所述基区窗口氧化层和所述发射区窗口介质层的氧化膜中硼杂质扩散到所述外基区中。
步骤十五、在所述赝埋层顶部的浅槽场氧中形成深孔接触引出所述集电极;在所述发射区顶部形成金属接触引出发射极;在所述外基区的顶部形成金属接触引出基极。
进一步的改进是,步骤十三中对所述发射极多晶硅的回刻为全面回刻,不采用光刻掩模;采用终点刻蚀检测,使刻蚀停在所述发射区窗口介质层上,保证所述发射区窗口介质层上的多晶硅被刻蚀干净。
本发明具有如下有益效果:
1、本发明的外基区上下都形成有掺硼的氧化膜即BSG,并通过BSG中的硼扩散来实现外基区的掺杂,能保证外基区具有较高掺杂浓度。而且在制造过程中还能不需采用离子注入工艺对外基区进行掺杂,从而能减少光刻掩模板和离子注入的成本。
2、本发明的发射区仅由形成于发射区窗口中的多晶硅组成,能减少发射区和外基区的耦合区域、从而能降低发射区和基区间的寄生电容。同时,发射区和外基区的耦合区域的减少还能使外基区的宽度在工艺能力的范围内做到最小,使外基区的寄生电阻降低,从而能提高器件的频率特性和性能。
3、发射区的结构能使制造过程中对发射极多晶硅进行回刻时为全面回刻,也能节省一层光刻掩模板,降低工艺成本和复杂度。同时发射区采用发射区窗口介质层做侧墙即可,不需要采用额外的侧墙工艺,能进一步的降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例半自对准双极晶体管的结构示意图;
图2A-图2H是本发明实施例半自对准双极晶体管的制作方法的各步骤中的器件结构示意图。
具体实施方式
如图1所示,是本发明实施例半自对准双极晶体管的结构示意图。本发明实施例半自对准双极晶体管形成于硅衬底上,有源区由浅槽场氧2隔离,半自对准双极晶体管包括:
一集电区4,由形成于所述有源区中的一N型离子注入区组成,所述集电区4深度大于所述浅槽场氧2底部的深度、且所述集电区4横向延伸进入所述有源区两侧的浅槽场氧2底部。
一赝埋层1,由形成于所述有源区两侧的浅槽场氧2底部的N型离子注入区组成,所述赝埋层1和所述集电区4在所述浅槽场氧2底部相接触,在所述赝埋层1顶部的所述浅槽场氧2中形成有深孔接触12,该深孔接触12引出集电极。
一基区窗口,由掺入有硼杂质的基区窗口氧化层3即为一BSG定义而成,所述基区窗口位于所述有源区的正上方、且所述基区窗口的尺寸大于或等于所述有源区尺寸;所述基区窗口区域的所述基区窗口氧化层3被去除而将形成于所述有源区中的所述集电区4露出,位于所述基区窗口外侧的所述基区窗口氧化层3和所述浅槽场氧2接触。所述基区窗口氧化层3的硼杂质的浓度为1e19cm-3~1e21cm-3,所述基区窗口氧化层3的厚度为0.02微米~0.08微米。
一P型掺杂的基区5,所述基区5和所述集电区4在所述基区窗口的位置处形成接触;在所述基区窗口的外部,所述基区5位于所述基区窗口氧化层3上。所述基区的成分为Si,SiGe,SiGeC。
一发射区窗口,由发射区窗口介质层6定义而成,所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于或等于所述有源区尺寸;在所述发射区窗口的侧壁上形成有氮化膜内侧墙8,所述发射区窗口将所述基区5露出;所述发射区窗口介质层6为氧化膜,或氧化膜和氮化膜的复合膜,所述发射区窗口介质层6的氧化膜掺入有硼杂质即为BSG,且由所述发射区窗口介质层6的氧化膜和所述发射区窗口外部的所述基区5接触。所述发射区窗口介质层6的氧化膜的硼杂质的浓度为1e19cm-3~1e21cm-3,所述发射区窗口介质层6的氧化膜的厚度为0.02微米~0.3微米。
一发射区9,由N型多晶硅组成,所述发射区9的多晶硅完全填充所述发射区窗口并和所述发射区窗口底部的所述基区5接触。所述发射区仅由填充于所述发射区窗口中的所述多晶硅组成,在所述发射区窗口外部的所述发射区窗口介质层6上没有所述多晶硅。在所述发射区9上形成有金属接触11,该金属接触11引出发射极。
根据形成于所述硅衬底上的位置不同所述基区5分为本征基区和外基区,所述本征基区位于所述发射区窗口正下方并和所述发射区9接触,所述外基区处于所述本征基区的外侧;所述外基区的P型掺杂杂质还包括从所述基区窗口氧化层3和所述发射区窗口介质层6的氧化膜中扩散而来的硼杂质。所述外基区宽度由所述基极的金属接触的接触孔和所述发射区窗口之间距离决定,而所述基极的金属接触的接触孔和所述发射区窗口之间距离由工艺能力决定,在工艺能力决定的范围内,所述外基区宽度越小越好。在所述外基区上形成有金属接触11,该金属接触11引出基极。
在所述发射区和所述外基区的表面都覆盖有硅化物10,在器件的顶部形成有层间膜14。所述基区5的金属接触11的接触孔穿透了所述层间膜14、所述发射区窗口介质层6和所述外基区接触。所述发射区9的金属接触11的接触孔穿透了所述层间膜14和所述发射区9接触。所述深孔接触12的接触孔穿透了所述层间膜14、所述发射区窗口介质层6和所述浅槽场氧2和所述赝埋层1接触。所述金属接触11和所述深孔接触12都是在对应的接触孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。所述外基区的掺杂浓度要满足和所述金属接触11形成欧姆接触的条件。最后通过金属层13实现器件的互连。
如图2A至图2H所示,是本发明实施例半自对准双极晶体管的制作方法的各步骤中的器件结构示意图。
本发明实施例半自对准双极晶体管的制作方法包括如下步骤:
步骤一、如图2A所示,在硅衬底上形成浅沟槽和有源区。
步骤二、如图2A所示,在所述有源区周侧的所述浅沟槽的底部的进行N型离子注入形成赝埋层1。
步骤三、如图2A所示,在所述浅沟槽中填入氧化硅形成浅槽场氧2。
步骤四、如图2A所示,在所述有源区中进行N型离子注入形成集电区4,所述集电区4深度大于所述浅槽场氧2底部的深度、且所述集电区4横向延伸进入所述有源区周侧的所述浅槽场氧2底部并和所述赝埋层1形成接触。
步骤五、如图2A所示,在所述硅衬底上形成硼掺杂的基区窗口氧化层3;所述基区窗口氧化层3的硼杂质的浓度为1e19cm-3~1e21cm-3,所述基区窗口氧化层3的厚度为0.02微米~0.08微米。刻蚀所述有源区上部的所述基区窗口氧化层3形成基区窗口;刻蚀后,所述基区窗口区域的所述基区窗口氧化层3被去除而将形成于所述有源区中的所述集电区4露出,位于所述基区窗口外侧的所述基区窗口氧化层3和所述浅槽场氧2接触;形成的所述基区窗口的尺寸大于或等于所述有源区尺寸并定义出所述基区和所述集电区4的接触区域。
步骤六、如图2B所示,淀积形成P型掺杂的基区层5,所述基区层5的成分为Si,SiGe,SiGeC。所述基区层5和所述集电区4在所述基区窗口的位置处形成接触;在所述基区窗口的外部,所述基区层5位于所述基区窗口氧化层3上。
步骤七、如图2B所示,采用光刻刻蚀工艺将基区外部的所述基区层5、所述基区窗口氧化层3去除,刻蚀后的所述基区层组成所述基区5。
步骤八、如图2C所示,淀积发射区窗口介质层6,所述发射区窗口介质层6和所述基区5接触并延伸到所述基区5外部的所述浅槽场氧2上;所述发射区窗口介质层6为氧化膜,或氧化膜和氮化膜的复合膜,所述发射区窗口介质层6的氧化膜掺入有硼杂质,且由所述发射区窗口介质层6的氧化膜和所述基区接触。所述发射区窗口介质层6的氧化膜的硼杂质的浓度为1e19cm-3~1e21cm-3,所述发射区窗口介质层6的氧化膜的厚度为0.02微米~0.3微米。
步骤九、如图2D所示,采用光刻刻蚀工艺对所述发射区窗口介质层6进行刻蚀形成一发射区窗口,所述发射区窗口的底部保留厚度为0.01微米~0.03微米的所述发射区窗口介质层6的氧化膜、而不将所述发射区窗口内的所述基区5露出;所述发射区窗口定义出发射区的形成位置和大小;所述发射区窗口正下方的所述基区5为本征基区、延伸到所述发射区窗口外部的所述基区5为外基区。
步骤十、如图2E所示,在形成有所述发射区窗口的所述硅衬底上形成第一氮化膜7,所述第一氮化膜7覆盖于所述发射区窗口的底部表面和侧部表面、以及所述发射区窗口的外部;所述第一氮化膜7厚度满足使所述发射区窗口的侧部表面上的所述第一氮化膜不会在所述发射区窗口中合并;更优选择为所述第一氮化膜的厚度为0.05微米~0.15微米。
步骤十一、如图2F所示,对所述第一氮化膜8进行回刻,将所述发射区窗口外部和底部表面的所述第一氮化膜8去除,在所述发射区窗口的侧部表面形成由剩余的所述第一氮化膜8组成的氮化膜内侧墙8。
步骤十二、如图2G所示,在所述发射区窗口中和所述发射区窗口外部的所述发射区窗口介质层6上淀积发射极多晶硅9;所述发射极多晶硅9的厚度满足将所述发射区窗口完全填充、且在所述发射区窗口上方形成的所述发射极多晶硅9的厚度等于所述发射区窗口外部的所述发射区窗口介质层6上形成的发射极多晶硅9的厚度加上所述发射区窗口介质层6的厚度的总和;更优选择为所述发射极多晶硅9的厚度为0.3微米~0.8微米。
步骤十三、如图2H所示,对所述发射极多晶硅9进行回刻,将所述发射区窗口外部的所述发射极多晶硅9全部去除,剩余的所述发射极多晶硅9仅填充于所述发射区窗口中,并由填充于所述发射区窗口中的所述发射极多晶硅9组成发射区9。其中,对所述发射极多晶硅的回刻为全面回刻,不采用光刻掩模;采用终点刻蚀检测,使刻蚀停在所述发射区窗口介质层6上,保证所述发射区窗口介质层6上的多晶硅被刻蚀干净。对所述发射区9的所述发射极多晶硅9进行N型离子注入掺杂。
步骤十四、如图2H所示,进行快速热退火处理,使所述基区窗口氧化层3和所述发射区窗口介质层6的氧化膜中硼杂质扩散到所述外基区中。
步骤十五、如图1所示,在器件的顶部形成有层间膜14。
刻蚀形成金属接触11的接触孔和深孔接触12的接触孔。所述基区5的金属接触11的接触孔穿透了所述层间膜14、所述发射区窗口介质层6和所述外基区接触。所述发射区9的金属接触11的接触孔穿透了所述层间膜14和所述发射区9接触。所述深孔接触12的接触孔穿透了所述层间膜14、所述发射区窗口介质层6和所述浅槽场氧2和所述赝埋层1接触。
在所述发射区9和所述外基区的表面形成金属硅化物10。
在接触孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成所述金属接触11和所述深孔接触12,分别引出发射极、基极和集电极。最后形成金属层13实现器件的互连。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (9)

1.一种半自对准双极晶体管,形成于硅衬底上,有源区由浅槽场氧隔离,其特征在于,半自对准双极晶体管包括:
一集电区,由形成于所述有源区中的一N型离子注入区组成,所述集电区深度大于所述浅槽场氧底部的深度、且所述集电区横向延伸进入所述有源区两侧的浅槽场氧底部;
一赝埋层,由形成于所述有源区两侧的浅槽场氧底部的N型离子注入区组成,所述赝埋层和所述集电区在所述浅槽场氧底部相接触,在所述赝埋层顶部的所述浅槽场氧中形成有深孔接触,该深孔接触引出集电极;
一基区窗口,由掺入有硼杂质的基区窗口氧化层定义而成,所述基区窗口位于所述有源区的正上方、且所述基区窗口的尺寸大于或等于所述有源区尺寸;所述基区窗口区域的所述基区窗口氧化层被去除而将形成于所述有源区中的所述集电区露出,位于所述基区窗口外侧的所述基区窗口氧化层和所述浅槽场氧接触;
一P型掺杂的基区,所述基区和所述集电区在所述基区窗口的位置处形成接触;在所述基区窗口的外部,所述基区位于所述基区窗口氧化层上;
一发射区窗口,由发射区窗口介质层定义而成,所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于或等于所述有源区尺寸;在所述发射区窗口的侧壁上形成有氮化膜内侧墙,所述发射区窗口将所述基区露出;所述发射区窗口介质层为氧化膜,或氧化膜和氮化膜的复合膜,所述发射区窗口介质层的氧化膜掺入有硼杂质,且由所述发射区窗口介质层的氧化膜和所述发射区窗口外部的所述基区接触;
一发射区,由N型多晶硅组成,所述发射区的多晶硅完全填充所述发射区窗口并和所述发射区窗口底部的所述基区接触;在所述发射区上形成有金属接触,该金属接触引出发射极;
根据形成于所述硅衬底上的位置不同所述基区分为本征基区和外基区,所述本征基区位于所述发射区窗口正下方并和所述发射区接触,所述外基区处于所述本征基区的外侧;所述外基区的P型掺杂杂质还包括从所述基区窗口氧化层和所述发射区窗口介质层的氧化膜中扩散而来的硼杂质;在所述外基区上形成有金属接触,该金属接触引出基极。
2.如权利要求1所述的半自对准双极晶体管,其特征在于:所述基区窗口氧化层的硼杂质的浓度为1e19cm-3~1e21cm-3,所述基区窗口氧化层的厚度为0.02微米~0.08微米。
3.如权利要求1所述的半自对准双极晶体管,其特征在于:所述发射区窗口介质层的氧化膜的硼杂质的浓度为1e19cm-3~1e21cm-3,所述发射区窗口介质层的氧化膜的厚度为0.02微米~0.3微米。
4.如权利要求1所述的半自对准双极晶体管,其特征在于:所述基区的成分为Si,SiGe,SiGeC。
5.如权利要求1所述的半自对准双极晶体管,其特征在于:所述发射区仅由填充于所述发射区窗口中的所述多晶硅组成,在所述发射区窗口外部的所述发射区窗口介质层上没有所述多晶硅。
6.如权利要求1所述的半自对准双极晶体管,其特征在于:所述外基区宽度由所述基极的金属接触的接触孔和所述发射区窗口之间距离决定,而所述基极的金属接触的接触孔和所述发射区窗口之间距离由工艺能力决定,在工艺能力决定的范围内,所述外基区宽度越小越好。
7.如权利要求1所述的半自对准双极晶体管,其特征在于:在所述发射区和所述外基区的表面都覆盖有硅化物。
8.一种半自对准双极晶体管的制作方法,其特征在于,包括如下步骤:
步骤一、在硅衬底上形成浅沟槽和有源区;
步骤二、在所述有源区周侧的所述浅沟槽的底部的进行N型离子注入形成赝埋层;
步骤三、在所述浅沟槽中填入氧化硅形成浅槽场氧;
步骤四、在所述有源区中进行N型离子注入形成集电区,所述集电区深度大于所述浅槽场氧底部的深度、且所述集电区横向延伸进入所述有源区周侧的所述浅槽场氧底部并和所述赝埋层形成接触;
步骤五、在所述硅衬底上形成硼掺杂的基区窗口氧化层;刻蚀所述有源区上部的所述基区窗口氧化层形成基区窗口;刻蚀后,所述基区窗口区域的所述基区窗口氧化层被去除而将形成于所述有源区中的所述集电区露出,位于所述基区窗口外侧的所述基区窗口氧化层和所述浅槽场氧接触;形成的所述基区窗口的尺寸大于或等于所述有源区尺寸并定义出所述基区和所述集电区的接触区域;
步骤六、淀积形成P型掺杂的基区层,所述基区层和所述集电区在所述基区窗口的位置处形成接触;在所述基区窗口的外部,所述基区层位于所述基区窗口氧化层上;
步骤七、采用光刻刻蚀工艺将基区外部的所述基区层、所述基区窗口氧化层去除,刻蚀后的所述基区层组成所述基区;
步骤八、淀积发射区窗口介质层,所述发射区窗口介质层和所述基区接触并延伸到所述基区外部的所述浅槽场氧上;所述发射区窗口介质层为氧化膜,或氧化膜和氮化膜的复合膜,所述发射区窗口介质层的氧化膜掺入有硼杂质,且由所述发射区窗口介质层的氧化膜和所述基区接触;
步骤九、采用光刻刻蚀工艺对所述发射区窗口介质层进行刻蚀形成一发射区窗口,所述发射区窗口的底部保留一定厚度的所述发射区窗口介质层的氧化膜、而不将所述发射区窗口内的所述基区露出;所述发射区窗口定义出发射区的形成位置和大小;所述发射区窗口正下方的所述基区为本征基区、延伸到所述发射区窗口外部的所述基区为外基区;
步骤十、在形成有所述发射区窗口的所述硅衬底上形成第一氮化膜,所述第一氮化膜覆盖于所述发射区窗口的底部表面和侧部表面、以及所述发射区窗口的外部;所述第一氮化膜厚度满足使所述发射区窗口的侧部表面上的所述第一氮化膜不会在所述发射区窗口中合并;
步骤十一、对所述第一氮化膜进行回刻,将所述发射区窗口外部和底部表面的所述第一氮化膜去除,在所述发射区窗口的侧部表面形成由剩余的所述第一氮化膜组成的氮化膜内侧墙;
步骤十二、在所述发射区窗口中和所述发射区窗口外部的所述发射区窗口介质层上淀积发射极多晶硅;所述发射极多晶硅的厚度满足将所述发射区窗口完全填充、且在所述发射区窗口上方形成的所述发射极多晶硅的厚度等于所述发射区窗口外部的所述发射区窗口介质层上形成的发射极多晶硅的厚度加上所述发射区窗口介质层的厚度的总和;
步骤十三、对所述发射极多晶硅进行回刻,将所述发射区窗口外部的所述发射极多晶硅全部去除,剩余的所述发射极多晶硅仅填充于所述发射区窗口中,并由填充于所述发射区窗口中的所述发射极多晶硅组成发射区;对所述发射区的所述发射极多晶硅进行N型离子注入掺杂;
步骤十四、进行快速热退火处理,使所述基区窗口氧化层和所述发射区窗口介质层的氧化膜中硼杂质扩散到所述外基区中;
步骤十五、在所述赝埋层顶部的浅槽场氧中形成深孔接触引出所述集电极;在所述发射区顶部形成金属接触引出发射极;在所述外基区的顶部形成金属接触引出基极。
9.如权利要求8所述的半自对准双极晶体管的制作方法,其特征在于:步骤十三中对所述发射极多晶硅的回刻为全面回刻,不采用光刻掩模;采用终点刻蚀检测,使刻蚀停在所述发射区窗口介质层上,保证所述发射区窗口介质层上的多晶硅被刻蚀干净。
CN201110326296.2A 2011-10-24 2011-10-24 半自对准双极晶体管及其制作方法 Active CN103066117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110326296.2A CN103066117B (zh) 2011-10-24 2011-10-24 半自对准双极晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110326296.2A CN103066117B (zh) 2011-10-24 2011-10-24 半自对准双极晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN103066117A true CN103066117A (zh) 2013-04-24
CN103066117B CN103066117B (zh) 2015-06-03

Family

ID=48108666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110326296.2A Active CN103066117B (zh) 2011-10-24 2011-10-24 半自对准双极晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN103066117B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576715A (zh) * 2014-07-24 2015-04-29 上海华虹宏力半导体制造有限公司 锗硅异质结双极晶体管及制造方法
CN105097507A (zh) * 2014-05-15 2015-11-25 北大方正集团有限公司 一种多晶硅发射极晶体管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728618A (en) * 1985-04-10 1988-03-01 Mitsubishi Denki Kabushiki Kaisha Method of making a self-aligned bipolar using differential oxidation and diffusion
US6248650B1 (en) * 1997-12-23 2001-06-19 Texas Instruments Incorporated Self-aligned BJT emitter contact
CN101599435A (zh) * 2009-07-24 2009-12-09 上海宏力半导体制造有限公司 单层多晶硅hbt非本征基区的掺杂方法
CN102097315A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 实现硅锗异质结晶体管基区窗口的方法
CN102097463A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 半自对准双极晶体管及其制造工艺方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728618A (en) * 1985-04-10 1988-03-01 Mitsubishi Denki Kabushiki Kaisha Method of making a self-aligned bipolar using differential oxidation and diffusion
US6248650B1 (en) * 1997-12-23 2001-06-19 Texas Instruments Incorporated Self-aligned BJT emitter contact
CN101599435A (zh) * 2009-07-24 2009-12-09 上海宏力半导体制造有限公司 单层多晶硅hbt非本征基区的掺杂方法
CN102097315A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 实现硅锗异质结晶体管基区窗口的方法
CN102097463A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 半自对准双极晶体管及其制造工艺方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097507A (zh) * 2014-05-15 2015-11-25 北大方正集团有限公司 一种多晶硅发射极晶体管及其制作方法
CN105097507B (zh) * 2014-05-15 2018-06-05 北大方正集团有限公司 一种多晶硅发射极晶体管及其制作方法
CN104576715A (zh) * 2014-07-24 2015-04-29 上海华虹宏力半导体制造有限公司 锗硅异质结双极晶体管及制造方法

Also Published As

Publication number Publication date
CN103066117B (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
US8227832B2 (en) SiGe heterojunction bipolar transistor multi-finger structure
CN102104062B (zh) 双极晶体管
US8673726B2 (en) Transistor structure with a sidewall-defined intrinsic base to extrinsic base link-up region and method of forming the transistor
US8378457B2 (en) Silicon-germanium heterojunction bipolar transistor
CN102446965B (zh) 锗硅异质结双极晶体管
CN102044560B (zh) 超高频硅锗异质结双极晶体管
US20120181579A1 (en) Vertical parasitic pnp device in a silicon-germanium hbt process and manufacturing method of the same
CN102931226A (zh) 自对准锗硅异质结双极型三极管及其制作方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN103117299B (zh) 自对准双极晶体管及其制作方法
CN103137673B (zh) 自对准双极晶体管及其制造方法
CN103066117B (zh) 半自对准双极晶体管及其制作方法
CN102104063B (zh) 一种soi纵向双极晶体管及其制作方法
CN103066101A (zh) 锗硅hbt器件及制造方法
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN103117300B (zh) 寄生横向型pnp器件及制造方法
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN102420243B (zh) 锗硅异质结双极晶体管及制造方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
CN102468329B (zh) 锗硅异质结双极晶体管多指结构
CN103050518B (zh) 锗硅异质结双极型晶体管及其制造方法
CN102456726B (zh) 锗硅异质结双极晶体管
CN103137678B (zh) 锗硅异质结双极晶体管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant