CN105097507A - 一种多晶硅发射极晶体管及其制作方法 - Google Patents
一种多晶硅发射极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN105097507A CN105097507A CN201410205941.9A CN201410205941A CN105097507A CN 105097507 A CN105097507 A CN 105097507A CN 201410205941 A CN201410205941 A CN 201410205941A CN 105097507 A CN105097507 A CN 105097507A
- Authority
- CN
- China
- Prior art keywords
- emitter
- oxide layer
- type
- layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种多晶硅发射极晶体管及其制作方法,在该制作方法中,由于在形成填充发射区窗口以及覆盖薄氧化层表面和厚氧化层表面的多晶硅层之后,直接采用刻蚀工艺来去除发射区窗口区域之外的区域的多晶硅层,因此与现有方法相比,不需要对多晶硅层进行光刻处理,从而节省了生产成本。并且,由于不需要对多晶硅层进行光刻处理,因此不存在现有方法中的将多晶硅发射极的宽度设计为大于发射区窗口的宽度,从而可以减小芯片面积,进一步降低多晶硅发射极晶体管的生产成本。
Description
技术领域
本发明涉及半导体器件技术领域,尤指一种多晶硅发射极晶体管及其制作方法。
背景技术
双极型晶体管是构成现代大规模集成电路的常用器件结构之一,由于双极型晶体管具有操作速度快、饱和压降小、电流密度大、和生成成本低的优点,因此适于制造模拟电路。
双极型晶体管主要由发射区、基区和集电区构成。按照导电类型,双极型晶体管可以分为NPN晶体管和PNP晶体管。其中,在NPN晶体管中,发射区和集电区的材料为N型半导体,基区的材料为P型半导体;而在PNP晶体管中,发射区和集电区的材料为P型半导体,基区的材料为N型半导体。
目前,现有的NPN晶体管的结构如图1所示,包括N型集电区01,位于N型集电区01表层之中的P型基区02,位于P型基区02上的薄氧化层03,贯穿薄氧化层03的过孔即发射区窗口04,位于发射区窗口04区域且上端宽度大于发射区窗口04的宽度的N型多晶硅发射极05,位于N型多晶硅发射极05下方的P型基区02表层之中的N型扩散区06,以及位于P型基区02和薄氧化层03两侧的厚氧化层07。其中,该N型扩散区06和该N型多晶硅发射极05共同构成NPN晶体管的发射区。
上述结构的NPN晶体管的制作方法如下:在N型集电区01的有源区的表层之中形成P型基区02,在场区形成厚氧化层07;在P型基区02上形成薄氧化层03,如图2a所示;通过光刻、刻蚀工艺在该薄氧化层03中形成发射区窗口04,该发射区窗口04为贯穿该薄氧化层03的过孔,如图2b所示;在发射区窗口04中、薄氧化层03的表面和厚氧化层07的表面上沉积未掺杂的多晶硅层08,如图2c所示;采用离子注入工艺对未掺杂的多晶硅层08进行掺杂形成N型多晶硅层09,如图2d所示;对N型多晶硅层09进行快速热处理,使发射区窗口04中的N型多晶硅层09中的掺杂元素扩散至P型基区02的表层之中,形成N型扩散区06,如图2e所示;然后采用光刻、刻蚀工艺对N型多晶硅层09进行处理,去除部分覆盖薄氧化层03表面和厚氧化层07表面的N型多晶硅层,形成N型多晶硅发射极05,如图1所示。
在上述制作方法中,在形成N型多晶硅发射极时,如果直接对经过快速热处理后的N型多晶硅层进行刻蚀,刻蚀工艺的均匀性较差,在工艺上很难稳定控制保留在发射区窗口中的多晶硅的保留量。因此在上述制作方法中,必须采用光刻、刻蚀工艺形成N型多晶硅发射极,而采用光刻工艺形成N型多晶硅发射极不仅生产成本较高,并且由于光刻工艺存在对准偏差的问题,因此在采用光刻、刻蚀工艺对N型多晶硅层进行处理时,为了保证在光刻工艺出现对准偏差的情况下,N型多晶硅发射极仍然能完全覆盖发射区窗口,如图1所示,N型多晶硅发射极05的宽度比发射区窗口04的宽度要大一些,从而导致芯片面积较大,进而导致生产成本进一步升高。
发明内容
本发明实施例提供一种多晶硅发射极晶体管及其制作方法,用以降低多晶硅发射极晶体管的生产成本。
本发明实施例提供的一种多晶硅发射极晶体管的制作方法,在衬底上依次形成N型集电区、厚氧化层、P型基区和薄氧化层,在形成所述薄氧化层之后,还包括:
采用光刻、刻蚀工艺在所述薄氧化层中形成发射区窗口,暴露出位于发射区窗口区域的P型基区;
形成填充所述发射区窗口以及覆盖所述薄氧化层表面和所述厚氧化层表面的未掺杂的多晶硅层;
对所述未掺杂的多晶硅层进行刻蚀处理,去除所述发射区窗口区域之外的区域的未掺杂的多晶硅层,保留所述发射区窗口中的未掺杂的多晶硅层;
对所述发射区窗口中的未掺杂的多晶硅层进行掺杂,形成N型多晶硅发射极;
对形成有所述N型多晶硅发射极的衬底进行第一热处理,使所述N型多晶硅发射极中的掺杂元素扩散至暴露出的所述P型基区的表层之中,形成N型扩散区。
本发明实施例提供的上述多晶硅发射极晶体管的制作方法,由于在形成填充发射区窗口以及覆盖薄氧化层表面和厚氧化层表面的多晶硅层之后,直接采用刻蚀工艺来去除发射区窗口区域之外的区域的多晶硅层,因此与现有方法相比,不需要对多晶硅层进行光刻处理,从而节省了生产成本。并且,直接采用刻蚀工艺所形成的多晶硅发射极仅是发射区窗口中的多晶硅层,即多晶硅发射极的宽度等于发射区窗口的宽度,这与现有方法相比,由于不需要对多晶硅层进行光刻处理,因此不存在现有方法中的将多晶硅发射极的宽度设计为大于发射区窗口的宽度,从而可以减小芯片面积,进一步降低多晶硅发射极晶体管的生产成本。
较佳地,为了便于实施,在本发明实施例提供的上述制作方法中,对所述未掺杂的多晶硅层进行刻蚀处理,具体包括:
采用干法刻蚀工艺对所述未掺杂的多晶硅层进行刻蚀,直至所述薄氧化层表面上的未掺杂的多晶硅层和所述厚氧化层表面上的未掺杂的多晶硅层被完全刻蚀掉。
较佳地,为了便于实施,在本发明实施例提供的上述制作方法中,在形成所述N型扩散区之后,还包括:
对形成有所述N型扩散区的衬底进行第二热处理。
较佳地,为了便于实施,在本发明实施例提供的上述制作方法中,对形成有所述N型扩散区的衬底进行第二热处理,具体包括:
在温度为350℃~700℃的条件下,对形成有所述N型扩散区的衬底进行第二热处理30min~300min。
较佳地,为了便于实施,在本发明实施例提供的上述制作方法中,对形成有所述N型多晶硅发射极的衬底进行第一热处理,具体包括:
在温度为900℃~1150℃的条件下,对形成有所述N型多晶硅发射极的衬底进行第一热处理10s~200s。
较佳地,为了便于实施,在本发明实施例提供的上述制作方法中,对所述发射区窗口中的未掺杂的多晶硅层进行掺杂,具体包括:
采用离子注入的方式将掺杂元素注入到所述发射区窗口中的未掺杂的多晶硅层中。
较佳地,为了便于实施,在本发明实施例提供的上述制作方法中,所述掺杂元素为磷、砷或锑。
本发明实施例提供的一种多晶硅发射极晶体管,包括衬底,位于所述衬底表层之中的N型集电区,位于所述N型集电区表层之中的P型基区,位于所述P型基区上的薄氧化层,位于所述P型基区和所述薄氧化层两侧的厚氧化层,位于所述薄氧化层中的发射区窗口,位于所述发射区窗口中的N型多晶硅发射极,以及位于所述N型多晶硅发射极下方的所述P型基区表层之中的N型扩散区;
所述发射区窗口为贯穿所述薄氧化层的过孔,所述N型多晶硅发射极仅填充于所述发射区窗口中。
附图说明
图1为现有的NPN晶体管的剖面结构示意图;
图2a至图2e分别为采用现有的NPN晶体管的制作方法执行各步骤后的剖面结构示意图;
图3为本发明实施例提供的多晶硅发射极晶体管的制作方法的流程图;
图4a至图4f分别为采用本发明实施例提供的制作方法执行各步骤后的剖面结构示意图。
具体实施方式
下面结合附图,对本发明实施例提供的多晶硅发射极晶体管及其制作方法的具体实施方式进行详细地说明。
其中,附图中各膜层厚度和形状不反映多晶硅发射极晶体管的真实比例,目的只是示意说明本发明内容。
本发明实施例提供的一种多晶硅发射极晶体管的制作方法,在衬底上依次形成N型集电区、厚氧化层、P型基区和薄氧化层;在形成所述薄氧化层之后,如图3所示,还包括以下步骤:
S101、采用光刻、刻蚀工艺在薄氧化层中形成发射区窗口,暴露出位于发射区窗口区域的P型基区;
S102、形成填充发射区窗口以及覆盖薄氧化层表面和厚氧化层表面的未掺杂的多晶硅层;
S103、对未掺杂的多晶硅层进行刻蚀处理,去除发射区窗口区域之外的区域的未掺杂的多晶硅层,保留发射区窗口中的未掺杂的多晶硅层;
S104、对发射区窗口中的未掺杂的多晶硅层进行掺杂,形成N型多晶硅发射极;
S105、对形成有N型多晶硅发射极的衬底进行第一热处理,使N型多晶硅发射极中的掺杂元素扩散至暴露出的P型基区的表层之中,形成N型扩散区。
本发明实施例提供的上述多晶硅发射极晶体管的制作方法,由于在形成填充发射区窗口以及覆盖薄氧化层表面和厚氧化层表面的多晶硅层之后,直接采用刻蚀工艺来去除发射区窗口区域之外的区域的多晶硅层,因此与现有方法相比,不需要对多晶硅层进行光刻处理,从而节省了生产成本。并且,直接采用刻蚀工艺所形成的多晶硅发射极仅是发射区窗口中的多晶硅层,即多晶硅发射极的宽度等于发射区窗口的宽度,这与现有方法相比,由于不需要对多晶硅层进行光刻处理,因此不存在现有方法中的将多晶硅发射极的宽度设计为大于发射区窗口的宽度,从而可以减小芯片面积,进一步降低多晶硅发射极晶体管的生产成本。
具体地,在本发明实施例提供的上述制作方法中,步骤S102形成填充发射区窗口以及覆盖薄氧化层表面和厚氧化层表面的未掺杂的多晶硅层,主要通过采用淀积工艺形成,具体可以为化学气相淀积或物理气相淀积等,在此不作限定。
较佳地,在本发明实施例提供的上述制作方法中,步骤S103对未掺杂的多晶硅层进行刻蚀处理,具体可以包括:
采用干法刻蚀工艺对未掺杂的多晶硅层进行刻蚀,直至薄氧化层表面上的未掺杂的多晶硅层和厚氧化层表面上的未掺杂的多晶硅层被完全刻蚀掉,停止刻蚀。
较佳地,在本发明实施例提供的上述制作方法中,步骤S104对发射区窗口中的未掺杂的多晶硅层进行掺杂,具体可以包括:
采用离子注入的方式将掺杂元素注入到发射区窗口中的未掺杂的多晶硅层中。
具体地,在具体实施时,在采用离子注入的方式对发射区窗口中的未掺杂的多晶硅层进行掺杂时,一般同时也会对薄氧化层的表面和厚氧化层的表面进行掺杂,即在发射区窗口区域,掺杂元素被注入到未掺杂的多晶硅层中,在发射区窗口区域之外的区域,掺杂元素被注入到薄氧化层和厚氧化层之中,由于薄氧化层和厚氧化层在该多晶硅发射极晶体管中只是作为绝缘层,因此注入的掺杂元素不会影响其作为绝缘层的功能。
具体地,在本发明实施例提供的上述制作方法中,掺杂元素一般为五族元素。较佳地,在具体实施时,掺杂元素为磷、砷或锑等,在此不作限定。
进一步地,在本发明实施例提供的上述制作方法中,步骤S105对形成有所述N型多晶硅发射极的衬底进行第一热处理,具体可以包括:
在温度为900℃~1150℃的条件下,对形成有N型多晶硅发射极的衬底进行第一热处理10s~200s。
进一步地,在本发明实施例提供的上述制作方法中,在步骤S102淀积未掺杂的多晶硅时,未掺杂的多晶硅是由众多小晶粒组成的,而淀积工艺的温度一般为600℃~650℃,而在之后步骤S105进行第一热处理的过程中,多晶硅中的晶粒会变大、多晶硅层的表面会发生重结晶,这些都会产生多晶硅对发射区窗口的应力,由于快速热处理的工艺时间很短,所以应力很难在短时间内均匀释放从而导致半导体晶圆发生形变,从而影响N型多晶硅发射极工艺之后对其它膜层进行光刻工艺(比如接触孔光刻工艺)时的对准精度(即对准偏差比较大)。
因此,较佳地,在本发明实施例提供的上述制作方法中,在步骤S105形成N型扩散区之后,还可以包括:对形成有N型扩散区的衬底进行第二热处理。这样在对形成有N型扩散区的衬底进行第二热处理的过程中,可以缓慢释放由于第一热处理所产生的应力,从而提高N型多晶硅发射极工艺之后各光刻工艺(比如接触孔光刻工艺)的对准精度,从而降低工艺难度。
较佳地,,在本发明实施例提供的上述制作方法中,对形成有N型扩散区的衬底进行第二热处理,具体可以包括:
在温度为350℃~700℃的条件下,对形成有N型扩散区的衬底进行第二热处理30min~300min。
具体地,在本发明实施例提供的上述制作方法中,在衬底上依次形成N型集电区、厚氧化层、P型基区和薄氧化层的步骤都与现有技术中相同,在此不再赘述。
进一步地,在本发明实施例提供的上述制作方法中,在对形成有N型扩散区的衬底进行第二热处理之后,还包括,接触孔、金属引线以及钝化保护层的制作,由于这些步骤与现有的常规工艺相同,在此不再赘述。
需要说明的是,在本发明实施例提供的上述制作方法中,光刻工艺是指包括成膜、曝光、显影等工艺过程中利用光刻胶、掩模板、曝光机等形成图形的工艺。
具体地,光刻、刻蚀工艺,以及干法刻蚀工艺均与现有的常规工艺相同,在此不做赘述。
下面通过一个具体的实施例对本发明实施例提供的上述多晶硅发射极晶体管的制作方法进行说明。
实例一:
如图4a所示,在依次形成有N型集电区100、厚氧化层200、P型基区300和薄氧化层400在衬底上制作N型扩散区和N型多晶硅发射极,具体可以包括以下步骤:
(1)采用光刻、刻蚀工艺在薄氧化层400中形成发射区窗口500,暴露出位于发射区窗口500区域的P型基区300,如图4b所示;
具体地,在具体实施时,可以先在衬底上旋涂光刻胶层,经过光刻工艺后,在光刻胶层上定义出发射区窗口图形,以该具有发射区窗口图形的光刻胶层为掩膜,沿发射区窗口图形刻蚀薄氧化层至露出P型基区,从而形成发射区窗口。
(2)采用淀积工艺形成填充发射区窗口500以及覆盖薄氧化层400表面和厚氧化层200表面的未掺杂的多晶硅层600,如图4c所示,
具体地,在具体实施时,淀积工艺可以为化学气相淀积工艺或物理气相淀积工艺,在此不作限定。
(3)对未掺杂的多晶硅层600进行刻蚀处理,去除发射区窗口500区域之外的区域的未掺杂的多晶硅层600,保留发射区窗口500中的未掺杂的多晶硅层600,如图4d所示;
具体地,在具体实施,直接采用刻蚀工艺向下刻蚀未掺杂的多晶硅层,直至薄氧化层表面上的未掺杂的多晶硅层和厚氧化层表面上的未掺杂的多晶硅层被完全刻蚀掉,停止刻蚀。
(4)采用离子注入的方式对发射区窗口500中的未掺杂的多晶硅层600进行掺杂,形成N型多晶硅发射极700,如图4e所示;
具体地,在具体实施时,采用离子注入的方式将掺杂元素注入到发射区窗口中未掺杂的多晶硅层中。具体地,掺杂元素一般为五族元素。较佳地,掺杂元素为磷、砷或锑等,在此不作限定。
(5)对形成有N型多晶硅发射极700的衬底进行第一热处理,使N型多晶硅发射极700中的掺杂元素扩散至暴露出的P型基区300的表层之中,形成N型扩散区800,如图4f所示;
具体地,在具体实施时,第一热处理为快速热处理,温度控制在900℃~1150℃之间,时间控制在10s~200s之间效果较佳。
(6)对形成有N型扩散区的衬底进行第二热处理。
具体地,在具体实施时,第二热处理的温度控制在350℃~700℃之间,时间控制在30min~300min之间效果较佳。
具体地,通过上述步骤形成的多晶硅发射极晶体管,由于在形成N型多晶硅发射极时,是直接采用刻蚀工艺来去除发射区窗口区域之外的区域的多晶硅层,因此与光刻工艺相比,可以节省生产成本,并且由于形成的多晶硅发射极仅填充于发射区窗口中,即多晶硅发射极的宽度等于发射区窗口的宽度,因此可以减小芯片面积,进一步降低多晶硅发射极晶体管的生产成本。
基于同一发明构思,本发明实施例还提供了一种多晶硅发射极晶体管,如图4f所示,包括衬底,位于衬底表层之中的N型集电区100,位于N型集电区100表层之中的P型基区300,位于P型基区300上的薄氧化层400,位于P型基区300和薄氧化层400两侧的厚氧化层200,位于薄氧化层400中的发射区窗口500,位于发射区窗口500中的N型多晶硅发射极700,以及位于N型多晶硅发射极700下方的P型基区300表层之中的N型扩散区800;
发射区窗口500为贯穿薄氧化层400的过孔,N型多晶硅发射极700仅填充于发射区窗口500中,即N型多晶硅发射极700的宽度等于发射区窗口500的宽度。
本发明实施例提供的上述多晶硅发射极晶体管,由于N型多晶硅发射极仅填充于发射区窗口中,因此N型多晶硅发射极的宽度等于发射区窗口的宽度。而在现有的多晶硅发射极晶体管中,由于制作工艺的制约使N型多晶硅发射极的宽度大于发射区窗口的宽度,因此,本发明实施例提供的多晶硅发射极晶体管,由于N型多晶硅发射极的宽度小于现有宽度,可以减小芯片面积,从而降低多晶硅发射极晶体管的生产成本。
本发明实施例提供的一种多晶硅发射极晶体管及其制作方法,在该制作方法中,由于在形成填充发射区窗口以及覆盖薄氧化层表面和厚氧化层表面的多晶硅层之后,直接采用刻蚀工艺来去除发射区窗口区域之外的区域的多晶硅层,因此与现有方法相比,不需要对多晶硅层进行光刻处理,从而节省了生产成本。并且,由于不需要对多晶硅层进行光刻处理,因此不存在现有方法中的将多晶硅发射极的宽度设计为大于发射区窗口的宽度,从而可以减小芯片面积,进一步降低多晶硅发射极晶体管的生产成本。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种多晶硅发射极晶体管的制作方法,在衬底上依次形成N型集电区、厚氧化层、P型基区和薄氧化层,其特征在于,在形成所述薄氧化层之后,还包括:
采用光刻、刻蚀工艺在所述薄氧化层中形成发射区窗口,暴露出位于发射区窗口区域的P型基区;
形成填充所述发射区窗口以及覆盖所述薄氧化层表面和所述厚氧化层表面的未掺杂的多晶硅层;
对所述未掺杂的多晶硅层进行刻蚀处理,去除所述发射区窗口区域之外的区域的未掺杂的多晶硅层,保留所述发射区窗口中的未掺杂的多晶硅层;
对所述发射区窗口中的未掺杂的多晶硅层进行掺杂,形成N型多晶硅发射极;
对形成有所述N型多晶硅发射极的衬底进行第一热处理,使所述N型多晶硅发射极中的掺杂元素扩散至暴露出的所述P型基区的表层之中,形成N型扩散区。
2.如权利要求1所述的制作方法,其特征在于,对所述未掺杂的多晶硅层进行刻蚀处理,具体包括:
采用干法刻蚀工艺对所述未掺杂的多晶硅层进行刻蚀,直至所述薄氧化层表面上的未掺杂的多晶硅层和所述厚氧化层表面上的未掺杂的多晶硅层被完全刻蚀掉。
3.如权利要求1或2所述的制作方法,其特征在于,在形成所述N型扩散区之后,还包括:
对形成有所述N型扩散区的衬底进行第二热处理。
4.如权利要求3所述的制作方法,其特征在于,对形成有所述N型扩散区的衬底进行第二热处理,具体包括:
在温度为350℃~700℃的条件下,对形成有所述N型扩散区的衬底进行第二热处理30min~300min。
5.如权利要求1或2所述的制作方法,其特征在于,对形成有所述N型多晶硅发射极的衬底进行第一热处理,具体包括:
在温度为900℃~1150℃的条件下,对形成有所述N型多晶硅发射极的衬底进行第一热处理10s~200s。
6.如权利要求1或2所述的制作方法,其特征在于,对所述发射区窗口中的未掺杂的多晶硅层进行掺杂,具体包括:
采用离子注入的方式将掺杂元素注入到所述发射区窗口中的未掺杂的多晶硅层中。
7.如权利要求6所述的制作方法,其特征在于,所述掺杂元素为磷、砷或锑。
8.一种多晶硅发射极晶体管,包括衬底,位于所述衬底表层之中的N型集电区,位于所述N型集电区表层之中的P型基区,位于所述P型基区上的薄氧化层,位于所述P型基区和所述薄氧化层两侧的厚氧化层,位于所述薄氧化层中的发射区窗口,位于所述发射区窗口中的N型多晶硅发射极,以及位于所述N型多晶硅发射极下方的所述P型基区表层之中的N型扩散区;其特征在于:
所述发射区窗口为贯穿所述薄氧化层的过孔,所述N型多晶硅发射极仅填充于所述发射区窗口中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410205941.9A CN105097507B (zh) | 2014-05-15 | 2014-05-15 | 一种多晶硅发射极晶体管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410205941.9A CN105097507B (zh) | 2014-05-15 | 2014-05-15 | 一种多晶硅发射极晶体管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097507A true CN105097507A (zh) | 2015-11-25 |
CN105097507B CN105097507B (zh) | 2018-06-05 |
Family
ID=54577666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410205941.9A Active CN105097507B (zh) | 2014-05-15 | 2014-05-15 | 一种多晶硅发射极晶体管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097507B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110875171A (zh) * | 2018-08-31 | 2020-03-10 | 北京北方华创微电子装备有限公司 | 多晶硅功能层的制备方法 |
CN111883427A (zh) * | 2020-07-16 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | Hbt器件及其制造方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101640217A (zh) * | 2009-08-19 | 2010-02-03 | 中国电子科技集团公司第五十五研究所 | 改善微波功率晶体管发射区电流集边效应的结构和方法 |
CN102122643A (zh) * | 2011-01-28 | 2011-07-13 | 上海宏力半导体制造有限公司 | 一种双极型晶体管的制作方法 |
CN102122612A (zh) * | 2010-12-16 | 2011-07-13 | 潘重光 | 一种采用荫罩技术生产线制造器件的方法及系统 |
CN102487077A (zh) * | 2010-12-03 | 2012-06-06 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的垂直寄生型PNP器件及制造方法 |
CN102683395A (zh) * | 2012-05-22 | 2012-09-19 | 清华大学 | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 |
CN102683401A (zh) * | 2012-05-22 | 2012-09-19 | 清华大学 | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 |
CN103066117A (zh) * | 2011-10-24 | 2013-04-24 | 上海华虹Nec电子有限公司 | 半自对准双极晶体管及其制作方法 |
CN103094102A (zh) * | 2011-11-04 | 2013-05-08 | 上海华虹Nec电子有限公司 | 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法 |
CN103117299A (zh) * | 2011-11-16 | 2013-05-22 | 上海华虹Nec电子有限公司 | 自对准双极晶体管及其制作方法 |
CN103137673A (zh) * | 2011-11-30 | 2013-06-05 | 上海华虹Nec电子有限公司 | 自对准双极晶体管及其制造方法 |
CN103165573A (zh) * | 2011-12-12 | 2013-06-19 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 |
-
2014
- 2014-05-15 CN CN201410205941.9A patent/CN105097507B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101640217A (zh) * | 2009-08-19 | 2010-02-03 | 中国电子科技集团公司第五十五研究所 | 改善微波功率晶体管发射区电流集边效应的结构和方法 |
CN102487077A (zh) * | 2010-12-03 | 2012-06-06 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的垂直寄生型PNP器件及制造方法 |
CN102122612A (zh) * | 2010-12-16 | 2011-07-13 | 潘重光 | 一种采用荫罩技术生产线制造器件的方法及系统 |
CN102122643A (zh) * | 2011-01-28 | 2011-07-13 | 上海宏力半导体制造有限公司 | 一种双极型晶体管的制作方法 |
CN103066117A (zh) * | 2011-10-24 | 2013-04-24 | 上海华虹Nec电子有限公司 | 半自对准双极晶体管及其制作方法 |
CN103094102A (zh) * | 2011-11-04 | 2013-05-08 | 上海华虹Nec电子有限公司 | 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法 |
CN103117299A (zh) * | 2011-11-16 | 2013-05-22 | 上海华虹Nec电子有限公司 | 自对准双极晶体管及其制作方法 |
CN103137673A (zh) * | 2011-11-30 | 2013-06-05 | 上海华虹Nec电子有限公司 | 自对准双极晶体管及其制造方法 |
CN103165573A (zh) * | 2011-12-12 | 2013-06-19 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 |
CN102683395A (zh) * | 2012-05-22 | 2012-09-19 | 清华大学 | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 |
CN102683401A (zh) * | 2012-05-22 | 2012-09-19 | 清华大学 | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110875171A (zh) * | 2018-08-31 | 2020-03-10 | 北京北方华创微电子装备有限公司 | 多晶硅功能层的制备方法 |
CN111883427A (zh) * | 2020-07-16 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | Hbt器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097507B (zh) | 2018-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103489863B (zh) | 采用鳍式场效应晶体管工艺的同质结二极管结构 | |
US8080863B2 (en) | Semiconductor device and method of manufacturing the same | |
US3964092A (en) | Semiconductor devices with conductive layer structure | |
US8729669B2 (en) | Bipolar transistor and method for manufacturing the same | |
CN102496568B (zh) | 沟槽功率器件结构的制造方法 | |
CN105097507A (zh) | 一种多晶硅发射极晶体管及其制作方法 | |
US4061510A (en) | Producing glass passivated gold diffused rectifier pellets | |
CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
CN106298930B (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
CN110620041A (zh) | 在igbt芯片上集成温度传感器的方法 | |
US20150130025A1 (en) | Transistor fabricating method and transistor | |
US3988759A (en) | Thermally balanced PN junction | |
JPH0195552A (ja) | モノリシック集積半導体装置の製造方法 | |
CA1205577A (en) | Semiconductor device | |
CN109979873B (zh) | 隔离器件及其制备方法 | |
CN107393872B (zh) | 一种bcd工艺中寄生型npn三极管的制作方法 | |
CN107346738B (zh) | 超结功率器件的制作方法 | |
CN112310188A (zh) | 横向变掺杂终端结构及其制造方法 | |
KR100774114B1 (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 | |
CN109004019B (zh) | 功率器件及其制造方法 | |
US4148672A (en) | Glass passivated gold diffused rectifier pellet and method for making | |
KR100839656B1 (ko) | Pn 접합 방법 및 그 구조 | |
JP3703427B2 (ja) | Mos電界効果トランジスタ | |
US3384793A (en) | Semiconductor device with novel isolated diffused region arrangement | |
JPS60224229A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220719 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |