CN109979873B - 隔离器件及其制备方法 - Google Patents

隔离器件及其制备方法 Download PDF

Info

Publication number
CN109979873B
CN109979873B CN201711446077.1A CN201711446077A CN109979873B CN 109979873 B CN109979873 B CN 109979873B CN 201711446077 A CN201711446077 A CN 201711446077A CN 109979873 B CN109979873 B CN 109979873B
Authority
CN
China
Prior art keywords
region
substrate
conductivity type
additional
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711446077.1A
Other languages
English (en)
Other versions
CN109979873A (zh
Inventor
罗泽煌
马春霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201711446077.1A priority Critical patent/CN109979873B/zh
Publication of CN109979873A publication Critical patent/CN109979873A/zh
Application granted granted Critical
Publication of CN109979873B publication Critical patent/CN109979873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

本发明提出一种隔离器件及其制备方法，在底区上方注入形成额外注入区，额外注入区在外延层下方，额外注入区与外延层具备相同的导电类型，因此使得外延层中用于制备需被隔离的器件的盆状掺杂区内的区域，其纵向上的宽度与浓度增加，从而提高了隔离结构的穿通电压最大值；而且是在底区上方产生具备水平方向浓度梯度的额外注入区，该额外注入区的中心区的第一导电类型离子浓度大于过渡区的第一导电类型离子浓度，额外注入区具备水平方向浓度梯度又缓和了底区的浓度增加的情况，减小了底区的浓度增加对隔离器件的最大操作电压造成限制的影响；此外仅一次光刻就完成了底区和额外注入区的注入，减少了光刻数，节约制备成本。

Description

隔离器件及其制备方法
技术领域
本发明涉及隔离器件技术领域，尤其涉及一种隔离器件及其制备方法。
背景技术
近几年隔离器件已从用于隔离低压器件延伸到用于隔离高压器件，隔离器件需求的最大操作电压也越来越高。
隔离器件包括隔离结构以及被隔离结构包围的掺杂区，需被隔离的器件在该掺杂区内制备。隔离器件的隔离需求取决于隔离器件的最大操作电压，最大操作电压越大，则需求隔离器件的耐压越高，但因为需被隔离的器件放置在该掺杂区内，因此也同时要满足隔离结构的穿通电压最大值大于隔离器件的最大操作电压。
发明内容
基于此，有必要提供一种隔离器件的制备方法。
一种隔离器件的制备方法，包括以下步骤：
提供衬底，所述衬底具备第一导电类型；
在所述衬底表面涂覆光刻胶，利用第一光刻版光刻形成第一注入窗口，通过所述第一注入窗口注入第二导电类型离子，在所述衬底内形成底区；其中，所述第二导电类型与所述第一导电类型为相反的导电类型；
以预设倾斜角度和预设扭转角度控制第一导电类型离子的注入方向，通过所述第一注入窗口注入第一导电类型离子，利用所述光刻胶的阴影效应、被注入的区域形成位于所述底区上方且具备水平方向浓度梯度的额外注入区，所述额外注入区包括中心区和所述中心区四周的过渡区，所述中心区的第一导电类型离子浓度大于所述过渡区的第一导电类型离子浓度；所述预设倾斜角度为所述第一导电类型离子的注入方向与垂直方向的夹角，所述预设扭转角度为所述第一导电类型离子的注入方向在水平面上的投影与所述底区横向上的夹角；
去除所述光刻胶，在所述衬底上、底区上和额外注入区上形成外延层，所述外延层具备第一导电类型；
再次涂覆光刻胶，利用第二光刻版光刻形成第二注入窗口，通过所述第二注入窗口向所述外延层内注入第二导电型离子，形成环绕所述额外注入区对应区域的阱区；所述阱区与所述底区一道组成盆状掺杂区，所述外延层位于所述盆状掺杂区内的区域用于制备需被隔离的器件。
上述隔离器件的制备方法，在底区上方注入形成额外注入区，额外注入区在外延层下方，额外注入区与外延层具备相同的导电类型，因此使得外延层中用于制备需被隔离的器件的盆状掺杂区内的区域，其纵向上的宽度与浓度增加，从而提高了隔离结构的穿通电压最大值；而且是在底区上方以预设倾斜角度和预设扭转角度控制第一导电类型离子的注入方向，通过利用光刻胶的阴影效应在底区上产生具备水平方向浓度梯度的额外注入区，该额外注入区的中心区的第一导电类型离子浓度大于过渡区的第一导电类型离子浓度，额外注入区又是形成于底区上方，因此额外注入区具备水平方向浓度梯度又缓和了底区的浓度增加的情况，减小了底区的浓度增加对隔离器件的最大操作电压造成限制的影响；此外仅一次光刻就完成了底区和额外注入区的注入，减少了光刻数，节约制备成本。
还提出一种隔离器件，包括：
衬底，具备第一导电类型；
底区，具备第二导电类型，设于所述衬底内；所述第二导电类型与所述第一导电类型是相反的导电类型；
具备水平方向浓度梯度的额外注入区，具备第一导电类型，设于所述底区上；其中，所述额外注入区包括中心区和所述中心区四周的过渡区，所述中心区的第一导电类型离子浓度大于所述过渡区的第一导电类型离子浓度；
外延层，具备第一导电类型，设于所述衬底上、底区上以及额外注入区上；
阱区，具备第二导电类型，设于所述外延层内，且位于所述底区外围上方，所述阱区与所述底区连接、与所述底区一道组成盆状掺杂区；其中，所述外延层中位于所述盆状掺杂区内的区域用于制备需被隔离的器件。
上述隔离器件，N型底区上的额外注入区具备水平方向的浓度梯度，外延层中位于所述盆状掺杂区内的区域，其下方具备额外注入区，额外注入区具备与外延层相同的导电类型，使得盆状掺杂区内用于制备需被隔离的器件的外延层，其纵向上的宽度与浓度增加，从而提高了隔离结构的穿通电压最大值；而且额外注入区的中心区的第一导电类型离子浓度大于过渡区的第一导电类型离子浓度，存在水平方向的浓度梯度，额外注入区又是设于底区内的，因此又缓和了底区的浓度增加的情况，这样会减小底区的浓度增加对隔离器件的最大操作电压造成限制的影响。
附图说明
图1为一个实施例中的隔离器件的制备方法的流程示意图；
图2为一个实施例中的隔离器件的制备过程的示意图；
图3为一个实施例中的额外注入区的注入示意图；
图4为一个实施例中的光刻胶的阴影效应的示意图；
图5为具体一个实施例中的额外注入区的四次注入过程示意图；
图6为具体一个实施例中的额外注入区的水平方向浓度梯度的示意图；
图7为另一个实施例中的隔离器件的制备过程的示意图；
图8为一个实施例中的隔离器件的结构示意图；
图9为另一个实施例中的隔离器件的结构示意图；
图10为再一个实施例中的隔离器件的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本文中以第一导电类型和第二导电类型来区分半导体导电类型，第一导电类型可为P型，对应地，第二导电类型则为N型；第一导电类型也可为N型，对应地，第二导电类型则为P型。
一个实施例中的隔离器件的制备方法，请参阅1，包括以下步骤：
S11：提供衬底，衬底具备第一导电类型。
提供如图2(a)所示的衬底10。
S12：在衬底表面涂覆光刻胶，利用第一光刻版光刻形成第一注入窗口，通过第一注入窗口注入第二导电类型离子，在衬底内形成底区，该底区具备第二导电类型。
如图2(b)所示，本步骤是利用光刻胶在如图2(a)所示的衬底10上进行图形转移，在未覆盖光刻胶的衬底10上形成底区20。在其中一个实施例中，形成底区的步骤是在衬底底部形成深底层，深底层是在衬底底部形成。在其他实施例中，也可以在衬底中间开始形成底区。
S13：以预设倾斜角度和预设扭转角度控制第一导电类型离子的注入方向，通过第一注入窗口注入第一导电类型离子，利用光刻胶的阴影效应、被注入的区域形成位于底区上方且具备水平方向浓度梯度的额外注入区，额外注入区具备第一导电类型，额外注入区包括中心区和中心区四周的过渡区，中心区的第一导电类型离子浓度大于过渡区的第一导电类型离子浓度；如图3所示，预设倾斜角度θtilt为第一导电类型离子的注入方向与垂直方向的夹角，预设扭转角度θtwist为第一导电类型离子的注入方向在水平面上的投影与底区横向上的夹角。
如图2(c)所示，是在如图2(b)所示的底区20注入第一导电类型离子，形成具备水平方向浓度梯度的额外注入区30。
光刻胶的侧面通常是竖直的侧面，而离子注入是有方向性的，因此会存在阴影效应，会使部分区域无法注入离子，如图4所示，晶圆上加粗部分就是无法直接注入离子的区域。一个实施例中，可以通过增大倾斜角度和/或增加光刻胶的厚度的方式来提高横向浓度梯度区的长度。横向浓度梯度区的长度可按照如下公式计算：
transition length＝PR thickness×Tan(θtilt)×cosθtwist
式中，transition length为横向浓度梯度区的长度，PR thickness为光刻胶厚度，θtilt为倾斜角，θtwist为扭转角。
如图4所示，在倾斜角度相同的情况下，光刻胶的高度越高，阴影效应越明显。在其中一个实施例中，光刻胶的厚度的为6μm以上，具体可为6μm或8μm。在其他实施例中，光刻胶的厚度也可小于6μm，具体根据需求设置。在光刻胶高度相同的情况下，倾斜角度越大，阴影效应越明显。在一个实施例中，预设倾斜角度为30°～45°。在其他实施例中，可根据实际需求以其他倾斜角度进行P型离子注入。因为是产生水平方向的浓度梯度区，因此预设扭转角要小于90°。在一个实施例中，预设扭转角度为0°～45°。本步骤仍然利用步骤12中的光刻胶做掩膜，利用第一注入窗口在底区上注入第一导电类型离子，形成额外注入区，可以减少光刻次数，节约隔离器件的制备成本。
一个实施例中，形成具备水平方向浓度梯度的额外注入区的步骤包括：以预设倾斜角度和预设扭转角度保持第一导电类型离子的注入方向，分四次注入该第一导电类型离子，前三次注入中，每完成一次注入，在水平方向上，对由衬底、底层形成的晶圆按照预设方向旋转90°，每次旋转的方向相同。预设方向可以是顺时针方向，也可以是逆时针方向。其他实施例中，也可以不旋转晶圆，可以旋转离子注入设备的喷嘴结构。
一个具体实施例中，请参阅图5，每次可按照如图3的离子注入方向对晶圆喷射25％的第一导电类型离子，先喷射图5(a)标记区域(未标记区域是因光刻胶阴影效应无法注入的区域)，将晶圆逆时针旋转90°，喷射图5(b)标记区域，然后将晶圆逆时针旋转90°，喷射图5(c)标记区域，然后将晶圆逆时针旋转90°，喷射图5(d)标记区域，如此，完成四次喷射后，因为中心区每次都喷射到离子，中心区的额外注入区浓度为100％；光刻胶侧壁区对应处区域各两次喷射到离子，额外注入区浓度为50％；光刻胶L角(拐角)对应处区域各一次喷射到离子，额外注入区浓度为25％。请图6，图6为该具体实施例中衬底上的光刻胶环绕区域内、即第一注入窗口内，底区上注入形成的额外注入区的浓度图，图6中，光刻胶四个L角对应处的额外注入区浓度是25％，光刻胶四个侧壁对应处的额外注入区浓度是50％，额外注入区中心区域的浓度是100％。即，中心区的第一导电类型离子浓度要大于中心区四周过渡区的第一导电类型离子浓度。
表1是在不同光刻胶厚度、不同倾斜角条件下的得到的水平方向的浓度梯度区长度。从表1可知，在光刻胶厚度相同、扭转角相同的情况下，倾斜角越大，阴影效应越明显，水平方向浓度梯度区长度越长，在倾斜角相同、扭转角相同的情况下，光刻胶厚度越厚，阴影效应越明显，水平方向浓度梯度区长度越长，因此为了得到较长的水平方向浓度梯度区长度，可以将光刻胶厚度设置大些，和/或倾斜角设置大些。
表1
光刻胶厚度 倾斜角(θ<sub>tilt</sub>) 扭转角(θ<sub>twist</sub>) 梯度区长度
6μm 0° 45° 0
6μm 7° 45° 0.52μm
6μm 15° 45° 1.14μm
6μm 30° 45° 2.45μm
6μm 45° 45° 4.24μm
6μm 55° 45° 6.06μm
8μm 0° 45° 0
8μm 7° 45° 0.69μm
8μm 15° 45° 1.52μm
8μm 30° 45° 3.27μm
8μm 45° 45° 5.66μm
8μm 55° 45° 8.08μm
S14：去除光刻胶，在衬底上、底区上和额外注入区上形成外延层，该外延层具备第一导电类型。
如图2(e)所示，步骤S14的具体实现步骤是去除图2(c)的光刻胶，在图2(d)的晶圆上外延形成外延层，该外延层覆盖了底区20以及具备水平方向浓度梯度的额外注入区30。如图2(e)所示，形成外延层40的步骤之后，利用外延过程的高温使额外注入区30分别扩散至底区20内、外延层40内。
S15：再次涂覆光刻胶，利用第二光刻版光刻形成第二注入窗口，通过第二注入窗口向外延层内注入第二导电类型离子，形成环绕额外注入区对应区域的阱区，阱区与底区一道组成盆状掺杂区，外延层位于所述盆状掺杂区内的区域用于制备需被隔离的器件。
如图2(f)所示，形成外延层40之后，在外延层40上涂覆光刻胶，利用第二光刻版形成第二注入窗口，利用剩余的光刻胶为在底区20上注入形成的额外注入区30做阻挡，利用第二注入窗口在外延层40内注入形成阱区50。
本步骤的盆状掺杂区将外延层分隔为内掺杂区和外掺杂区，内掺杂区位于盆状掺杂区内，被盆状掺杂区包围，用于制备被隔离器件。该盆状掺杂区即为隔离器件的隔离结构，用于隔离在内掺杂区的需被隔离的器件。
在其中一个实施例中，形成阱区的步骤是形成深阱区。
在其中一个实施例中，如图2(f)所示，利用第二光刻版光刻后，光刻胶没有全部覆盖底区20对应的区域，在形成阱区之后，还包括热扩散的步骤，底区与热扩散后的阱区形成扩散交迭区。
在其中一个实施例中，形成的阱区50的边缘与额外注入区30的边缘的横向距离大于预设距离。额外注入区的存在，使得额外注入区上的、跟额外注入区具备相同导电类型的外延层纵向宽度与浓度增加，使得隔离器件的隔离结构到外延层上的漏端间所形成寄生的NPN三级管其集电极与发射极间结穿通电压增加，也即提高了隔离结构的穿通电压最大值；额外注入区包括中心区和中心区四周的过渡区，这样使得额外注入区水平方向的浓度有一个“渐变过程”，这样使得额外注入区下的底区浓度增加的情况得到缓解(因为隔离器件底区浓度增加过大会限制隔离器件的最大操作电压)，也因此减小了对阱区到底区的PN结的纵向结击穿电压最大值的限制，从而减小对隔离器件的最大操作电压的限制，因此额外注入区的存在既满足了隔离结构的穿通电压最大值，又减小对隔离器件最大操作电压的限制，可确保隔离器件的隔离性能。本实施例，使阱区50边缘与额外注入区30边缘保持一定距离是因为额外注入区的边缘区域是浓度较小的过渡区，如果阱区50跟额外注入区接触，会使得额外注入区的过渡区减少，因此预设距离的存在，不会减小额外注入区30的过渡区，保证了额外注入区水平方向的浓度梯度，使得隔离器件的隔离效果更好。
上述隔离器件的制备方法，在底区上方注入形成额外注入区，额外注入区在外延层下方，额外注入区与外延层具备相同的导电类型，因此使得外延层中用于制备需被隔离的器件的盆状掺杂区内的区域，其纵向上的宽度与浓度增加，从而提高了隔离结构的穿通电压最大值；而且是在底区上方以预设倾斜角度和预设扭转角度控制第一导电类型离子的注入方向，通过利用光刻胶的阴影效应在底区上产生具备水平方向浓度梯度的额外注入区，该额外注入区的中心区的第一导电类型离子浓度大于过渡区的第一导电类型离子浓度，额外注入区又是形成于底区上方，因此额外注入区具备水平方向浓度梯度又缓和了底区的浓度增加的情况，减小了底区的浓度增加对隔离器件的最大操作电压造成限制的影响；此外仅一次光刻就完成了底区和额外注入区的注入，减少了光刻数，节约制备成本。
在一个实施例中，形成额外注入区之后，形成外延层之前的步骤包括：去除衬底表面的光刻胶后再次涂胶，并利用第三光刻版光刻形成注入窗口，通过注入窗口注入第二导电类型离子，形成环绕额外注入区对应区域的埋层；第三光刻版的版图设计与第二光刻版的版图设计相同，以便后续阱区可以在埋层上形成；
去除光刻胶，在衬底上、底区上和额外注入区上形成外延层的步骤是去除再次涂胶形成的光刻胶，在衬底上、底区上、埋层上和额外注入区上形成外延层；其中，阱区形成于埋层上，盆状掺杂区是由底区、埋层以及阱区一道组成的。图7是一个实施例中需制备埋层60的隔离器件的制备流程示意图。
在一个实施例中，请参阅图7(e)，形成外延层40的步骤之后，利用外延过程的高温使埋层60与底区20形成扩散交迭区，还利用外延过程的高温使额外注入区30分别扩散至底区20内、外延层40内。
在一个实施例中，请参阅图7，形成的埋层60的边缘与额外注入区的边缘的横向距离大于预设距离。
在一个实施例中，该隔离器件的制备方法，形成环绕所述额外注入区对应区域的阱区的步骤之后，还包括以下步骤：在阱区上以及外延层上再次形成外延层，然后在再次形成的外延层内，注入第二导电类型离子，再次形成阱区；其中，该阱区与第一次形成的阱区、底区一道组成盆状掺杂区。
还提出一种隔离器件，是利用上述实施例中的隔离器件的制备方法，制备出的隔离器件。一个实施例中，请参阅图8，该隔离器件包括衬底10、底区20、具备水平方向浓度梯度的额外注入区30、外延层40以及阱区50，其中，衬底10、额外注入区30以及外延层40具备第一导电类型，底区20以及阱区50具备第二导电类型，第二导电类型与第一导电类型是相反的导电类型；底区20设于衬底10内，具备水平方向浓度梯度的额外注入区30设于底区20上，额外注入区30包括中心区和中心区四周的过渡区，中心区的第一导电类型离子浓度大于所述过渡区的第一导电类型离子浓度，外延层40设于衬底上、底区20上以及额外注入区30上，阱区50设于外延层40内，且位于底区20外围上方，阱区50与底区20连接、与底区20一道组成盆状掺杂区；其中，外延层40位于盆状掺杂区内的区域用于制备需被隔离的器件。阱区50可以是深阱，底区20可以是深底层。
在其中一个实施例中，请参阅图8，底区20与阱区50存在扩散交迭区。
在其中一个实施例中，请参阅图8，额外注入区30的边缘与阱区50的边缘间的横向距离大于预设距离。
在其他实施例中，请参阅图9，该隔离器件还包括埋层60，埋层60跟底区20、阱区50具备相同的导电类型，即埋层60具备第二导电类型；埋层60设于衬底10内，埋层60与底区20连接，埋层60、底区20以及阱区50一道组成盆状掺杂区。
在其中一个实施例中，请参阅图9，阱区50与埋层60具备扩散交迭区。
在其中一个实施例中，请参阅图9，额外注入区30的边缘与埋层60的边缘间的横向距离大于预设距离。
其他实施例中，请参阅图10，该隔离器件还包括阱区51，设于外延层40内的阱区50上，阱区50、阱区51以及底区20形成盆状掺杂区。
上述隔离器件，底区20上的额外注入区30具备水平方向的浓度梯度，外延层40位于所述盆状掺杂区内的区域，其下方具备额外注入区30，额外注入区30具备与外延层40相同的导电类型，使得盆状掺杂区内用于制备需被隔离的器件的外延层，其纵向上的宽度与浓度增加，从而提高了隔离结构的穿通电压最大值；而且额外注入区30的中心区的第一导电类型离子浓度大于过渡区的第一导电类型离子浓度，存在水平方向的浓度梯度，额外注入区30又是设于底区20内的，因此又缓和了底区20的浓度增加的情况，这样会减小底区20的浓度增加对隔离器件的最大操作电压造成限制的影响。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能组合都进行描述，然而只要这些技术特征的组合不存在矛盾，都应当是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施例，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种隔离器件的制备方法，其特征在于，包括以下步骤：
提供衬底，所述衬底具备第一导电类型；
在所述衬底表面涂覆光刻胶，利用第一光刻版光刻形成第一注入窗口，通过所述第一注入窗口注入第二导电类型离子，在所述衬底内形成底区；其中，所述第二导电类型与所述第一导电类型为相反的导电类型；
以预设倾斜角度和预设扭转角度控制第一导电类型离子的注入方向，通过所述第一注入窗口注入第一导电类型离子，利用所述光刻胶的阴影效应、被注入的区域形成位于所述底区上方且具备水平方向浓度梯度的额外注入区，所述额外注入区包括中心区和所述中心区四周的过渡区，所述中心区的第一导电类型离子浓度大于所述过渡区的第一导电类型离子浓度；所述预设倾斜角度为所述第一导电类型离子的注入方向与垂直方向的夹角，所述预设扭转角度为所述第一导电类型离子的注入方向在水平面上的投影与所述底区横向上的夹角；
去除所述光刻胶，在所述衬底上、底区上和额外注入区上形成外延层，所述外延层具备第一导电类型；
再次涂覆光刻胶，利用第二光刻版光刻形成第二注入窗口，通过所述第二注入窗口向所述外延层内注入第二导电型离子，形成环绕所述额外注入区对应区域的阱区；所述阱区与所述底区一道组成盆状掺杂区，所述外延层位于所述盆状掺杂区内的区域用于制备需被隔离的器件。
2.根据权利要求1所述的隔离器件的制备方法，其特征在于，所述在所述衬底表面涂覆光刻胶的步骤是在所述衬底表面涂覆形成厚度大于6微米的光刻胶。
3.根据权利要求2所述的隔离器件的制备方法，其特征在于，所述预设倾斜角度为30°～45°，所述预设扭转角度为0°～45°。
4.根据权利要求1所述的隔离器件的制备方法，其特征在于，所述注入第一导电类型离子，形成具备水平方向浓度梯度的额外注入区的步骤包括：以所述预设倾斜角度和所述预设扭转角度保持所述第一导电类型离子的注入方向，分四次注入所述第一导电类型离子；其中，前三次注入中，每完成一次注入，在水平方向上，对由所述衬底、底层形成的晶圆按照预设方向旋转90°，每次旋转的方向相同。
5.根据权利要求1-4任一项所述的隔离器件的制备方法，其特征在于，所述形成额外注入区之后，形成外延层之前的步骤包括：去除所述衬底表面的光刻胶后再次涂胶，并利用第三光刻版光刻形成注入窗口，通过所述注入窗口注入第二导电类型离子，形成环绕所述额外注入区对应区域的埋层；所述第三光刻版的版图设计与所述第二光刻版的版图设计相同；
所述去除所述光刻胶，在所述衬底上、底区上和额外注入区上形成外延层的步骤是去除所述再次涂胶形成的光刻胶，在所述衬底上、底区上、埋层上和额外注入区上形成所述外延层；所述阱区形成于所述埋层上，所述盆状掺杂区是由所述底区、所述埋层以及所述阱区一道组成的。
6.根据权利要求1-4任一项所述的隔离器件的制备方法，其特征在于，所述形成环绕所述额外注入区对应区域的阱区步骤是形成的所述阱区的边缘与所述额外注入区的边缘的横向距离大于预设距离。
7.根据权利要求1-4任一项所述的隔离器件的制备方法，其特征在于，所述通过所述第二注入窗口向所述外延层内注入第二导电类型离子的步骤之后，还包括热扩散的步骤，所述底区与热扩散后的所述阱区与形成扩散交迭区。
8.根据权利要求5所述的隔离器件的制备方法，其特征在于，所述形成外延层的步骤之后，利用外延过程的高温使所述埋层与所述底区形成扩散交迭区。
9.一种隔离器件，其特征在于，包括：
衬底，具备第一导电类型；
底区，具备第二导电类型，设于所述衬底内；所述第二导电类型与所述第一导电类型是相反的导电类型；
具备水平方向浓度梯度的额外注入区，具备第一导电类型，设于所述底区上；其中，所述额外注入区包括中心区和所述中心区四周的过渡区，所述中心区的第一导电类型离子浓度大于所述过渡区的第一导电类型离子浓度；
外延层，具备第一导电类型，设于所述衬底上、底区上以及额外注入区上；
阱区，具备第二导电类型，设于所述外延层内，且位于所述底区外围上方，所述阱区与所述底区连接、与所述底区一道组成盆状掺杂区；其中，所述外延层中位于所述盆状掺杂区内的区域用于制备需被隔离的器件。
10.根据权利要求9所述的隔离器件，其特征在于，还包括埋层，具备第二导电类型，设于所述衬底内，所述埋层与所述底区连接、与所述底区以及所述阱区一道组成所述盆状掺杂区。
CN201711446077.1A 2017-12-27 2017-12-27 隔离器件及其制备方法 Active CN109979873B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711446077.1A CN109979873B (zh) 2017-12-27 2017-12-27 隔离器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711446077.1A CN109979873B (zh) 2017-12-27 2017-12-27 隔离器件及其制备方法

Publications (2)

Publication Number Publication Date
CN109979873A CN109979873A (zh) 2019-07-05
CN109979873B true CN109979873B (zh) 2021-05-11

Family

ID=67072516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711446077.1A Active CN109979873B (zh) 2017-12-27 2017-12-27 隔离器件及其制备方法

Country Status (1)

Country Link
CN (1) CN109979873B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116568038A (zh) * 2023-07-11 2023-08-08 粤芯半导体技术股份有限公司 半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1307538A (en) * 1969-06-30 1973-02-21 Ibm Semiconductor structures and methods for forming such structures
CN1630047A (zh) * 2003-12-16 2005-06-22 松下电器产业株式会社 半导体装置的制造方法及其制造装置
CN102664181A (zh) * 2012-05-15 2012-09-12 上海先进半导体制造股份有限公司 一种超高压bcd半导体工艺以及超高压bcd器件
CN105244282A (zh) * 2015-10-20 2016-01-13 无锡华润上华半导体有限公司 半导体器件的阱区形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808078B2 (en) * 2008-08-26 2010-10-05 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1307538A (en) * 1969-06-30 1973-02-21 Ibm Semiconductor structures and methods for forming such structures
CN1630047A (zh) * 2003-12-16 2005-06-22 松下电器产业株式会社 半导体装置的制造方法及其制造装置
CN102664181A (zh) * 2012-05-15 2012-09-12 上海先进半导体制造股份有限公司 一种超高压bcd半导体工艺以及超高压bcd器件
CN105244282A (zh) * 2015-10-20 2016-01-13 无锡华润上华半导体有限公司 半导体器件的阱区形成方法

Also Published As

Publication number Publication date
CN109979873A (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
JP6365165B2 (ja) 半導体装置の製造方法
US10553436B2 (en) Method of manufacturing semiconductor device using photoresist as ion implantation mask
US7932581B2 (en) Lateral bipolar junction transistor
US8415765B2 (en) Semiconductor device including a guard ring or an inverted region
JP5558243B2 (ja) 半導体装置
US9105712B1 (en) Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask
TWI527215B (zh) 具有台面式界面終止延伸結構之半導體裝置及其製造方法
US20150054064A1 (en) Power semiconductor device with super junction structure and interlaced, grid-type trench network
CN109979873B (zh) 隔离器件及其制备方法
KR102424771B1 (ko) 반도체 소자 및 그 제조 방법
KR890003474B1 (ko) Soi기판상에 형성된 래터럴 바이폴라 트랜지스터
US6555894B2 (en) Device with patterned wells and method for forming same
KR102424762B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US8049282B2 (en) Bipolar device having buried contacts
JP2006505943A (ja) 半導体デバイス・チャネル終端
US8669639B2 (en) Semiconductor element, manufacturing method thereof and operating method thereof
US20080191315A1 (en) Semiconductor device and method of manufacturing the same
US20070148889A1 (en) Method for manufacturing a bipolar transisstor
US9553143B2 (en) Semiconductor device and method for fabricating the same
KR102163596B1 (ko) 초고전압 레지스터 및 제조방법, 그 반도체 소자
US8581365B2 (en) Bipolar junction transistor with layout controlled base and associated methods of manufacturing
KR20120004774A (ko) 더미 패턴을 포함하는 반도체 장치 및 레이아웃
US9666699B1 (en) Semiconductor device having field plate disposed on isolation feature and method for forming the same
CN109148292A (zh) 一种瞬态电压抑制器及其制作方法
US7253498B2 (en) Bipolar transistor with geometry optimized for device performance, and method of making same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant