JP4133852B2 - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP4133852B2 JP4133852B2 JP2004021266A JP2004021266A JP4133852B2 JP 4133852 B2 JP4133852 B2 JP 4133852B2 JP 2004021266 A JP2004021266 A JP 2004021266A JP 2004021266 A JP2004021266 A JP 2004021266A JP 4133852 B2 JP4133852 B2 JP 4133852B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- base
- polycrystalline
- epitaxial
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
(1)ベース層として作用するエピタキシャル膜104aと同時に形成した酸化膜103上の多結晶膜をベース引き出し電極104bとして使用することができるため、エピタキシャル膜(ベース層)4aとベース引き出し電極104bとの接触部でのコンタクト抵抗を低減することができ、ベース抵抗を低減することができる。
図1は本発明の参考例1におけるバイポーラトランジスタの製造方法を工程順に示したものであり、図2は、本参考例において製造されたバイポーラトランジスタの断面構造を示したものである。
図3に参考例2におけるトランジスタの断面構造を示す。
図4、図5に実施の形態1におけるトランジスタの断面構造を示す。ここで図4はエミッタ開口部C形成のためのリソグラフィー工程での断面図であり、図5はコンタクトホール10形成後の断面図である。
図6に実施の形態2におけるトランジスタの断面構造を示す。
2 素子分離(シャロートレンチ)
3 絶縁膜(酸化膜)
4a エピタキシャル膜
4b エピタキシャル成長中に形成されたベース引き出し電極(多結晶膜:ポリシリコン膜)
5 酸化膜
6 エミッタポリシリコン電極
7 サイドウォール(酸化膜)
8 シリサイド層
9 層間絶縁膜
10 コンタクトホール
11 多結晶膜(ポリシリコン膜)
12 レジスト
15 コレクタウォール層
101 N−型エピタキシャル膜(コレクタ層)
102 素子分離(シャロートレンチ)
103 酸化膜
104a エピタキシャル膜
104b エピタキシャル成長中に形成された多結晶膜
105 酸化膜
106 エミッタポリシリコン電極
107 サイドウォール(酸化膜)
108 シリサイド層
109 層間絶縁膜
110 コンタクトホール
111 P型シリコン基板
112 N+不純物層(埋め込み層)
113 コレクタウォール層
114 素子分離(ディープトレンチ:酸化膜)
A コレクタ開口部
B ベース開口部
C エミッタ開口部
a−a′ シリコン面
Claims (3)
- 半導体基板上に絶縁膜が形成されており、前記絶縁膜上に第1多結晶半導体膜が形成されているバイポーラトランジスタであって、前記絶縁膜および前記第1多結晶半導体膜が除去されて前記半導体基板表面が露出したベース開口部を有し、エピタキシャル成長により同時に前記ベース開口部に形成されたベース層となるエピタキシャル膜と前記第1多結晶半導体膜の上面および側面に形成されたベース引出し電極となる第2多結晶半導体膜とが接続されており、前記エピタキシャル膜から前記第2多結晶半導体膜に亘る全面に形成した酸化膜に前記エピタキシャル膜に達するエミッタ開口部を有し、前記エピタキシャル膜と前記エピタキシャル膜と同時に形成された前記第2多結晶半導体膜の高さが同じであることを特徴とするバイポーラトランジスタ。
- 半導体基板上に絶縁膜が形成されており、前記絶縁膜上に第1多結晶半導体膜が形成されているバイポーラトランジスタであって、前記絶縁膜および前記第1多結晶半導体膜が除去されて前記半導体基板表面が露出したベース開口部を有し、エピタキシャル成長により同時に前記ベース開口部に形成されたベース層となるエピタキシャル膜と前記第1多結晶半導体膜の上面および側面に形成され前記第1多結晶半導体膜とともにベース引出し電極となる第2多結晶半導体膜とが接続されており、前記エピタキシャル膜と同時に形成された前記第2多結晶半導体膜と前記半導体基板表面の高さが同じであることを特徴とするバイポーラトランジスタ。
- 半導体基板上に素子分離として分離絶縁膜を形成し、前記半導体基板および前記素子分離上に絶縁膜を形成し、さらに前記絶縁膜上に第1多結晶半導体膜を形成した後、前記絶縁膜および前記第1多結晶半導体膜を除去して前記半導体基板表面が露出したベース開口部を形成し、続いてエピタキシャル成長により前記ベース開口部にベース層となるエピタキシャル膜を形成すると同時に前記第1多結晶半導体膜の上面および側面に前記エピタキシャル膜と接続し前記第1多結晶半導体膜とともにベース引出し電極となる第2多結晶半導体膜を形成するバイポーラトランジスタの製造方法であって、前記分離絶縁膜をエッチングして前記素子分離の高さを前記半導体基板より下げた後に前記絶縁膜および前記第1多結晶半導体膜を形成することにより、エピタキシャル成長後に前記素子分離上に形成された前記第2多結晶半導体膜の高さと前記半導体基板との高さを同じとすることを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004021266A JP4133852B2 (ja) | 2004-01-29 | 2004-01-29 | バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004021266A JP4133852B2 (ja) | 2004-01-29 | 2004-01-29 | バイポーラトランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217137A JP2005217137A (ja) | 2005-08-11 |
JP4133852B2 true JP4133852B2 (ja) | 2008-08-13 |
Family
ID=34904965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004021266A Expired - Fee Related JP4133852B2 (ja) | 2004-01-29 | 2004-01-29 | バイポーラトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4133852B2 (ja) |
-
2004
- 2004-01-29 JP JP2004021266A patent/JP4133852B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005217137A (ja) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
US6399993B1 (en) | Semiconductor device and method for fabricating the same | |
US7714394B2 (en) | CMOS semiconductor devices having elevated source and drain regions and methods of fabricating the same | |
US20090321880A1 (en) | Semiconductor device | |
TWI387010B (zh) | 用於製造電晶體之方法 | |
WO2007034553A1 (ja) | 半導体装置およびその製造方法 | |
JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
JPH11354537A (ja) | エピタキシャルベ―スをもつたて形バイポ―ラトランジスタの真性コレクタの選択ド―ピングを行う方法 | |
US8415762B2 (en) | Semiconductor device for performing photoelectric conversion | |
JP2008147548A (ja) | 半導体装置及び半導体装置の製造方法 | |
US7719031B2 (en) | Heterojunction biploar transistor and method for manufacturing same | |
US7358132B2 (en) | Self-aligned bipolar semiconductor device and fabrication method thereof | |
JP3209731B2 (ja) | 半導体装置及びその製造方法 | |
US6744080B2 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
JP4133852B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2007158259A (ja) | 半導体装置およびその製造方法 | |
JP3953033B2 (ja) | 半導体装置およびその製造方法 | |
JP2000082815A (ja) | 半導体装置および半導体装置を製造する方法 | |
KR100568863B1 (ko) | 이종접합 바이폴라 트랜지스터 제조 방법 및 이를 이용한바이씨모스 소자 제조 방법 | |
JP3061118B2 (ja) | 半導体装置及びその製造方法 | |
JP5341327B2 (ja) | 半導体装置 | |
JP4781230B2 (ja) | 半導体装置の製造方法 | |
JPH11214401A (ja) | 半導体装置の製造方法 | |
JP2008027964A (ja) | 半導体装置の製造方法 | |
JP2005167125A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |