CN102651390A - 嵌入式外延外基区双极晶体管及其制备方法 - Google Patents

嵌入式外延外基区双极晶体管及其制备方法 Download PDF

Info

Publication number
CN102651390A
CN102651390A CN201210153148XA CN201210153148A CN102651390A CN 102651390 A CN102651390 A CN 102651390A CN 201210153148X A CN201210153148X A CN 201210153148XA CN 201210153148 A CN201210153148 A CN 201210153148A CN 102651390 A CN102651390 A CN 102651390A
Authority
CN
China
Prior art keywords
outer base
bipolar transistor
base area
layer
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210153148XA
Other languages
English (en)
Other versions
CN102651390B (zh
Inventor
王玉东
付军
崔杰
赵悦
刘志弘
张伟
吴正立
许平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201210153148.XA priority Critical patent/CN102651390B/zh
Publication of CN102651390A publication Critical patent/CN102651390A/zh
Priority to US13/625,211 priority patent/US20130307122A1/en
Priority to US14/335,468 priority patent/US9012291B2/en
Application granted granted Critical
Publication of CN102651390B publication Critical patent/CN102651390B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开一种嵌入式外延外基区双极晶体管，为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区，基区上的发射极，以及发射极两侧的侧墙，外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。

Description

嵌入式外延外基区双极晶体管及其制备方法
技术领域
本发明涉及一种嵌入式外延外基区双极晶体管及其制备方法。
背景技术
毫米波和THZ(太赫兹)应用将是未来无线技术发展的趋势，如毫米波通信、THZ通信、THZ成像等。目前这些应用主要依靠三五族器件完成，其存在低集成度、高成本等缺点，而随着技术的不断进步，锗硅器件及技术将成为三五族器件的竞争对手。锗硅技术目前广泛应用于通信、雷达及高速电路等各个方面。IBM商用锗硅工艺Ft(截止频率)已达到350GHz，欧洲IHP开发的锗硅器件Fmax(最大频率)在常温下已达到500GHz。针对未来的毫米波和THZ应用，锗硅器件的性能仍需要不断提升，这就需要新型的锗硅器件结构。
传统双极晶体管的外基区通常采用注入的方式进行加工，所得结构的性能有缺陷，例如TED(Transient enhanced diffusion，瞬时增强扩散)效应等问题会降低器件的微波性能。一些新型的锗硅双极器件采用抬升基区的方法进行制备，但是所得结构中侧墙下的外基区电阻会较大，从而降低了器件微波性能。
发明内容
为了克服上述的缺陷，本发明提供一种避免TED效应的嵌入式外延外基区双极晶体管。
为达到上述目的，一方面，本发明提供一种嵌入式外延外基区双极晶体管，至少包括集电区、集电区上的基区和外基区，基区上的发射极，以及发射极两侧的侧墙，所述外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。
特别是，所述外基区的一部分位于所述侧墙的下方。
特别是，所述外基区在所述基区上产生应力。
另一方面，本发明提供一种嵌入式外延外基区双极晶体管的制备方法，所述方法的至少包括下述步骤：
4.1制备第一掺杂类型的集电区；
4.2在所得结构上制备第二掺杂类型的基区；
4.3在基区上淀积第一介质层；
4.4在第一介质层开设窗口；
4.5在所得结构上依次制备第一掺杂类型多晶层和第二介质层；
4.6光刻、刻蚀所述第二介质层和多晶层形成发射极，去掉第一介质层裸露的部分；
4.7淀积第三介质层，通过各向异性刻蚀在所得发射极结构的侧面形成侧墙结构；
4.8以上述所得的发射极和侧墙结构作为掩蔽，刻蚀所得结构中未被覆盖的基区，刻蚀厚度大于基区的厚度；
4.9在刻蚀所得的结构上采用原位掺杂选择性外延工艺制备第二掺杂类型的外基区；
4.10在外基区表面上制备一层金属硅化物结构；
4.11在所得结构上制备接触孔，引出发射极电极和基区电极。
特别是，步骤4.2中制备基区的材质是硅、锗硅或者掺碳锗硅。
特别是，步骤4.3中第一介质层为复合介质层，包括淀积在基区表面的氧化硅层和淀积在氧化硅层表面的氮化硅层。
特别是，步骤4.5中的多晶层是多晶硅层或是多晶锗硅层；介质层是氧化硅或者是氮化硅。
特别是，步骤4.8中刻蚀的厚度在10nm至2000nm之间；刻蚀基区时向侧墙下方进行钻蚀。
特别是，步骤4.9中的外基区使用选择外延生长方法制备，外基区的材质是硅，或者是锗硅，或者是掺碳锗硅；杂质的掺杂浓度在1E19～1E21cm-3。
本发明嵌入式外延外基区双极晶体管的设置有嵌入式外延基区，避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。
本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
附图说明
图1～图7为本发明嵌入式外延外基区双极晶体管的制备方法示意图。
具体实施方式
下面结合说明书附图和优选实施例对本发明做详细描述。
本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区，基区上的发射极，以及发射极两侧的侧墙。外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。
优选结构是外基区的一部分位于侧墙的下方，即在制备该结构时产生一定的钻蚀。外基区在基区产生应力，使本发明嵌入式外延外基区双极晶体管的性能更加良好。
本发明的结构不限于硅双极晶体管，其它材料可以是锗硅、三五族等。
本发明嵌入式外延外基区双极晶体管的设置有嵌入式外延基区，避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。
优选实施例：本发明嵌入式外延外基区双极晶体管的制备方法至少包括下述步骤：
如图1所示，制备第一掺杂类型的集电区101。在集电区101上外延生长一层掺杂基区102，基区为第二掺杂类型。基区102可以是硅、是锗硅或者是掺碳锗硅。在基区102上淀积第一介质层。第一介质层的优选结构是一复合介质层，该复合介质层从下到上依次氧化硅层104和氮化硅层106，其中，氧化硅为刻蚀停止层。
如图2所示，光刻、刻蚀氮化硅层106形成发射极窗口，然后选择性腐蚀氧化硅层104，露出基区102单晶。选择性腐蚀可以使用干法腐蚀，也可以使用湿法腐蚀。
如图3所示，淀积多晶层108和第二介质层110。其中，多晶层108可以是多晶硅层或者是多晶锗硅层。多晶层108需要掺杂，掺杂方式可以是注入或者原位掺杂，杂质采用第一掺杂类型。介质层110可以是氧化硅层，也可以是氮化硅层。
如图4所示，通过光刻、刻蚀第二介质层110和多晶层108形成发射极。去掉氧化硅层104和氮化硅层106裸露的部分，露出基区102单晶。
如图5所示，淀积第三介质层，通过各向异性刻蚀在所得发射极结构的侧面形成侧墙结构113。
如图6所示，以发射极结构为掩蔽，刻蚀外延基区102至集电区101，得到刻蚀区115。采用这一方案的主要目的是降低TED效应。为降低外基区电阻，刻蚀厚度应大于外延基区102层厚度。优选的刻蚀的厚度在10nm至2000nm之间。最好有一定程度的钻蚀，这样可以进一步降低外基区电阻。
如图7所示，在刻蚀所得的机构上选择性外延一层外基区120，原位掺杂。该外延层可以是硅，也可以是锗硅，或者是掺碳锗硅。杂质为第二掺杂类型。为降低外基区120电阻，掺杂浓度要尽量高，一般应在1E19～1E21cm-3。对于NPN器件，掺杂为一般为硼。
在外基区表面制备一层金属硅化物结构。然后在所得结构上制备接触孔，引出发射极电极和基区电极。
本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求所界定的保护范围为准。

Claims (9)

1.一种嵌入式外延外基区双极晶体管，至少包括集电区、集电区上的基区和外基区，基区上的发射极，以及发射极两侧的侧墙，其特征在于：所述外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。
2.根据权利要求1所述的嵌入式外延外基区双极晶体管，其特征在于，所述外基区的一部分位于所述侧墙的下方。
3.根据权利要求1所述的嵌入式外延外基区双极晶体管，其特征在于，所述外基区在所述基区上产生应力。
4.一种嵌入式外延外基区双极晶体管的制备方法，其特征在于，所述方法的至少包括下述步骤：
4.1制备第一掺杂类型的集电区；
4.2在所得结构上制备第二掺杂类型的基区；
4.3在基区上淀积第一介质层；
4.4在第一介质层开设窗口；
4.5在所得结构上依次制备第一掺杂类型多晶层和第二介质层；
4.6光刻、刻蚀所述第二介质层和多晶层形成发射极，去掉第一介质层裸露的部分；
4.7淀积第三介质层，通过各向异性刻蚀在所得发射极结构的侧面形成侧墙结构；
4.8以上述所得的发射极和侧墙结构作为掩蔽，刻蚀所得结构中未被覆盖的基区，刻蚀厚度大于基区的厚度；
4.9在刻蚀所得的结构上采用原位掺杂选择性外延工艺制备第二掺杂类型的外基区；
4.10在外基区表面制备一层金属硅化物结构；
4.11在所得结构上制备接触孔，引出发射极电极和基区电极。
5.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在于，步骤4.2中制备基区的材质是硅、锗硅或者掺碳锗硅。
6.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在于，步骤4.3中第一介质层为复合介质层，所述复合介质层包括淀积在基区表面的氧化硅层和淀积在氧化硅层表面的氮化硅层。
7.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在于，步骤4.5中的多晶层是多晶硅层或是多晶锗硅层；介质层是氧化硅或者是氮化硅。
8.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在于，步骤4.8中刻蚀的厚度在10nm至2000nm之间；刻蚀基区时向侧墙下方进行钻蚀。
9.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在于，步骤4.9中的外基区使用选择外延生长方法制备，外基区的材质是硅，或者是锗硅，或者是掺碳锗硅；杂质的掺杂浓度在1E19～1E21cm-3。
CN201210153148.XA 2012-05-16 2012-05-16 嵌入式外延外基区双极晶体管及其制备方法 Expired - Fee Related CN102651390B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210153148.XA CN102651390B (zh) 2012-05-16 2012-05-16 嵌入式外延外基区双极晶体管及其制备方法
US13/625,211 US20130307122A1 (en) 2012-05-16 2012-09-24 Bipolar transistor with embedded epitaxial external base region and method of forming the same
US14/335,468 US9012291B2 (en) 2012-05-16 2014-07-18 Bipolar transistor with embedded epitaxial external base region and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210153148.XA CN102651390B (zh) 2012-05-16 2012-05-16 嵌入式外延外基区双极晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN102651390A true CN102651390A (zh) 2012-08-29
CN102651390B CN102651390B (zh) 2015-09-30

Family

ID=46693351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210153148.XA Expired - Fee Related CN102651390B (zh) 2012-05-16 2012-05-16 嵌入式外延外基区双极晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN102651390B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664190A (zh) * 2012-05-16 2012-09-12 清华大学 嵌入式外延外基区双极晶体管及其制备方法
CN102969242A (zh) * 2012-11-01 2013-03-13 清华大学 嵌入式外延外基区双极晶体管制备方法
CN103035685A (zh) * 2012-12-12 2013-04-10 清华大学 包含埋氧层的选择外延外基区双极晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113634A1 (en) * 2003-11-17 2006-06-01 Shahriar Ahmed Bipolar junction transistor with improved extrinsic base region and method of fabrication
US20070111459A1 (en) * 2005-11-11 2007-05-17 Daichi Suma Manufacturing method for semiconductor device
CN101106158A (zh) * 2007-07-02 2008-01-16 中电华清微电子工程中心有限公司 抬高外基区锗硅异质结晶体管及其制备工艺
CN101140946A (zh) * 2007-07-02 2008-03-12 中电华清微电子工程中心有限公司 非自对准抬高外基区锗硅异质结晶体管及其制备工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113634A1 (en) * 2003-11-17 2006-06-01 Shahriar Ahmed Bipolar junction transistor with improved extrinsic base region and method of fabrication
US20070111459A1 (en) * 2005-11-11 2007-05-17 Daichi Suma Manufacturing method for semiconductor device
CN101106158A (zh) * 2007-07-02 2008-01-16 中电华清微电子工程中心有限公司 抬高外基区锗硅异质结晶体管及其制备工艺
CN101140946A (zh) * 2007-07-02 2008-03-12 中电华清微电子工程中心有限公司 非自对准抬高外基区锗硅异质结晶体管及其制备工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664190A (zh) * 2012-05-16 2012-09-12 清华大学 嵌入式外延外基区双极晶体管及其制备方法
CN102664190B (zh) * 2012-05-16 2014-12-17 清华大学 嵌入式外延外基区双极晶体管及其制备方法
CN102969242A (zh) * 2012-11-01 2013-03-13 清华大学 嵌入式外延外基区双极晶体管制备方法
CN102969242B (zh) * 2012-11-01 2016-02-10 清华大学 嵌入式外延外基区双极晶体管制备方法
CN103035685A (zh) * 2012-12-12 2013-04-10 清华大学 包含埋氧层的选择外延外基区双极晶体管及其制备方法

Also Published As

Publication number Publication date
CN102651390B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
US7119416B1 (en) Bipolar transistor structure with self-aligned raised extrinsic base and methods
CN100561688C (zh) 单晶外部基极和发射极异质结构双极晶体管及相关方法
CN101523579B (zh) 用于异质结双极晶体管的局部集电极注入结构及其形成方法
US9111987B2 (en) Method of manufacturing a bipolar transistor, bipolar transistor and integrated circuit
CN102709318B (zh) 嵌入式外延外基区双极晶体管及其制备方法
CN102522425A (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
CN102651390B (zh) 嵌入式外延外基区双极晶体管及其制备方法
CN102651384B (zh) 嵌入式外延外基区双极晶体管及其制备方法
CN102664190B (zh) 嵌入式外延外基区双极晶体管及其制备方法
US7442616B2 (en) Method of manufacturing a bipolar transistor and bipolar transistor thereof
CN102664191B (zh) 嵌入式外延外基区双极晶体管及其制备方法
EP2565911B1 (en) Method of manufacturing IC comprising a bipolar transistor and IC
CN102683399B (zh) 嵌入式外延外基区双极晶体管及其制备方法
CN100533762C (zh) 非自对准抬高外基区锗硅异质结晶体管及其制备工艺
US20070284674A1 (en) Porous silicon for isolation region formation and related structure
CN103000679B (zh) 低电阻多晶连接基区全自对准双极晶体管及其制备方法
CN103022110B (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN103000676B (zh) 侧向双极晶体管及其制备方法
CN103035685A (zh) 包含埋氧层的选择外延外基区双极晶体管及其制备方法
CN103022109B (zh) 局部氧化抬升外基区全自对准双极晶体管及其制备方法
CN102683400B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
US20130307122A1 (en) Bipolar transistor with embedded epitaxial external base region and method of forming the same
CN104425577A (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
CN108257868A (zh) 采用非选择性外延的自对准锗硅hbt器件的工艺方法
CN103050519B (zh) 锗硅hbt器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20180516