CN102664190A - 嵌入式外延外基区双极晶体管及其制备方法 - Google Patents
嵌入式外延外基区双极晶体管及其制备方法 Download PDFInfo
- Publication number
- CN102664190A CN102664190A CN2012101530631A CN201210153063A CN102664190A CN 102664190 A CN102664190 A CN 102664190A CN 2012101530631 A CN2012101530631 A CN 2012101530631A CN 201210153063 A CN201210153063 A CN 201210153063A CN 102664190 A CN102664190 A CN 102664190A
- Authority
- CN
- China
- Prior art keywords
- base area
- outer base
- bipolar transistor
- preparation
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开一种嵌入式外延外基区双极晶体管，为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区，在集电区上的基区和外基区、在基区上的发射极、以及在发射极两侧的侧墙，外基区采用原位掺杂选择性外延工艺生长而成且嵌入在集电区内。外基区的一部分位于侧墙的下方。外基区在基区上产生应力。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
Description
技术领域
本发明涉及一种嵌入式外延外基区双极晶体管及其制备方法。
背景技术
毫米波和THZ应用将是未来无线技术发展的趋势，如毫米波通信、THZ通信、THZ成像等。目前这些应用主要依靠三五族器件完成，其存在低集成度、高成本等缺点，而随着技术的不断进步，锗硅器件及技术将成为三五族器件的竞争对手。锗硅技术目前广泛应用于通信、雷达及高速电路等各个方面。IBM商用锗硅工艺Ft已达到350GHz，欧洲IHP开发的锗硅器件Fmax在常温下已达到500GHz。针对未来的毫米波和THZ应用，锗硅器件的性能仍需要不断提升，这就需要新型的锗硅器件结构。
传统双极晶体管的外基区通常采用注入的方式进行加工，所得结构的性能有缺陷，例如TED(Transient enhanced diffusion，瞬时增强扩散)效应等问题会降低器件的微波性能。一些新型的锗硅双极器件采用抬升基区的方法进行制备，但是所得结构中侧墙下的外基区电阻会较大，从而降低了器件微波性能。
发明内容
为了克服上述的缺陷，本发明提供一种避免TED效应的嵌入式外延外基区双极晶体管。
为达到上述目的，一方面，本发明提供一种嵌入式外延外基区双极晶体管，至少包括集电区、所述集电区上的基区和外基区、基区上的发射极、以及在所述发射极两侧的侧墙，所述外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。
特别是，所述外基区的一部分位于所述侧墙的下方。
特别是，所述外基区在所述基区上产生应力。
另一方面，本发明提供一种嵌入式外延外基区双极晶体管的制备方法，所述方法的至少包括下述步骤：
4.1制备第一掺杂类型的集电区；
4.2在所得结构上制备第二掺杂类型的基区；
4.3在所得结构上依次淀积第一氧化硅层、氮化硅层和第二氧化硅层；
4.4在第二氧化硅层和氮化硅层上开设窗口；
4.5去除窗口中的第一氧化硅层，暴露基区，形成发射极窗口；
4.6在所得结构上淀积多晶层；
4.7对所得结构进行平坦化加工，暴露第二氧化硅层；
4.8去除第二氧化硅层和未被多晶层覆盖的氮化硅层；
4.9在多晶层的侧面制备第一侧墙，去除未被第一侧墙覆盖的第一氧化硅层；
4.10刻蚀未被覆盖的基区部分，刻蚀厚度大于基区的厚度；
4.11在基区被刻蚀所得的结构上制备第二掺杂类型的外基区；
4.12淀积介质层，在第一侧墙的外侧形成第二侧墙；
4.13在所得结构上淀积金属层，在外基区形成金属硅化物，在多晶层上形成金属硅化物；
4.14在所得结构上制备接触孔，引出发射极电极和基区电极。
特别是，步骤4.2中制备基区的材质是硅或者是锗硅。
特别是，步骤4.10中刻蚀基区时向侧墙下方进行钻蚀。
特别是，步骤4.11中的外基区使用外延生长方法制备，外基区的材质是硅，或者是锗硅，或者是掺碳锗硅；杂质的掺杂浓度在1E19～1E21cm-3。
特别是，步骤4.13中淀积的金属是钛、钴或镍中的一种。
本发明嵌入式外延外基区双极晶体管的设置有嵌入式外延基区，避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。
本发明嵌入式外延外基区双极晶体管的制备方法采用自对准方案实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
附图说明
图1～图11为本发明嵌入式外延外基区双极晶体管的制备方法示意图。
具体实施方式
下面结合说明书附图和优选实施例对本发明做详细描述。
本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区、基区上的发射极、以及在发射极两侧的侧墙。其中，外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在集电区内。
优选结构是外基区的一部分位于侧墙的下方，即在制备该结构时产生一定的钻蚀。而且外基区在基区上产生应力可令器件性能更好。
本发明不限于硅双极晶体管，其它材料可以是锗硅、三五族等。
本发明嵌入式外延外基区双极晶体管的设置有嵌入式外延基区，避免了TED效应，同时也降低了器件的外基区电阻，使器件的性能得到提升。
优选实施例：本发明嵌入式外延外基区双极晶体管的制备方法至少包括下述步骤：
如图1所示，制备第一掺杂类型的集电区101。在集电区101上外延生长一层掺杂基区102，基区为第二掺杂类型。基区102可以是硅，也可以是锗硅。在基区102上淀积介质层，从下到上依次第一氧化硅层104、氮化硅层106和第二氧化硅层108。其中，第二氧化硅层108是刻蚀停止层，保护外延基区102不被刻蚀等工艺所损伤。
如图2所示，对第二氧化硅层108和氮化硅层106进行光刻、刻蚀，开设一个窗口。
如图3所示，使用选择性干法刻蚀或者湿法腐蚀的方法在第一氧化硅104上开设窗口，形成发射极窗口。
如图4所示，在所得结构上淀积第一多晶层110，第一多晶层110填在发射极窗口中，而且第一多晶层110还覆盖了所得结构的表面。
如图5所示，去除第一多晶层110的表层，平坦化至第二氧化硅层108的位置。然后采用CMP(Chemical Mechanical Planarization化学机械平坦化)或者是回刻的方法刻蚀掉外围的介质层。
如图6所示，使用选择性刻蚀的方法，去除未被第一多晶层110覆盖的第二氧化硅层108和氮化硅层106。
如图7所示，在所得结构上淀积一层氮化硅介质，刻蚀形成第一侧墙112结构；然后刻蚀掉未被第一侧墙112覆盖的第一氧化硅层104部分。
如图8所示，刻蚀外基区102至集电区101，形成刻蚀结构114。采用这一方案的主要目的是降低TED效应。为降低外基区电阻，刻蚀厚度大于外延基区102层厚度。最好有一定程度的钻蚀，这样可以进一步降低外基区电阻。在刻蚀过程中，发射极上的第一多晶层的表面也会被刻蚀掉一部分。
如图9所示，选择性外延一层外基区120，原位掺杂。该外延层可以是硅，也可以是锗硅。为降低外基区120电阻，掺杂浓度要尽量高，一般应在1E19～1E21cm-3。发射极上也会淀积上一层第二多晶层118。
如图10所示，淀积介质层，如氮化硅介质层，在第一侧墙112的位置处刻蚀形成第二侧墙113。
如图11所示，在所得结构上淀积金属层，在外基区120上形成金属硅化物124，在第二多晶层118上形成形成金属硅化物124。
在所得结构上制备接触孔，引出发射极电极和基区电极。
本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构，步骤简练，成本低，操作简易，所得结构性能良好。
以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求所界定的保护范围为准。
Claims (8)
1.一种嵌入式外延外基区双极晶体管，至少包括集电区、所述集电区上的基区和外基区、基区上的发射极、以及在所述发射极两侧的侧墙，其特征在于，所述外基区采用原位掺杂选择性外延工艺生长而成，而且嵌入在所述集电区内。
2.根据权利要求1所述的嵌入式外延外基区双极晶体管，其特征在于，所述外基区的一部分位于所述侧墙的下方。
3.根据权利要求1所述的嵌入式外延外基区双极晶体管，其特征在于，所述外基区在所述基区上产生应力。
4.一种嵌入式外延外基区双极晶体管的制备方法，其特征在于，所述方法的至少包括下述步骤：
4.1制备第一掺杂类型的集电区；
4.2在所得结构上制备第二掺杂类型的基区；
4.3在所得结构上依次淀积第一氧化硅层、氮化硅层和第二氧化硅层；
4.4在第二氧化硅层和氮化硅层上开设窗口；
4.5去除窗口中的第一氧化硅层，暴露基区，形成发射极窗口；
4.6在所得结构上淀积多晶层；
4.7对所得结构进行平坦化加工，暴露第二氧化硅层；
4.8去除第二氧化硅层和未被多晶层覆盖的氮化硅层；
4.9在多晶层的侧面制备第一侧墙，去除未被第一侧墙覆盖的第一氧化硅层；
4.10刻蚀未被覆盖的基区部分，刻蚀厚度大于基区的厚度；
4.11在基区被刻蚀所得的结构上制备第二掺杂类型的外基区；
4.12淀积介质层，在第一侧墙的外侧形成第二侧墙；
4.13在所得结构上淀积金属层，在外基区形成金属硅化物，在多晶层上形成形成金属硅化物；
4.14在所得结构上制备接触孔，引出发射极电极和基区电极。
5.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在于，步骤4.2中制备基区的材质是硅或者是锗硅。
6.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在于，步骤4.10中刻蚀基区时向侧墙下方进行钻蚀。
7.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在于，步骤4.11中的外基区使用外延生长方法制备，外基区的材质是硅，或者是锗硅，或者是掺碳锗硅；杂质的掺杂浓度在1E19～1E21cm-3。
8.根据权利要求4所述的嵌入式外延外基区双极晶体管的制备方法，其特征在于，步骤4.13中淀积的金属是钛、钴或镍中的一种。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210153063.1A CN102664190B (zh) | 2012-05-16 | 2012-05-16 | 嵌入式外延外基区双极晶体管及其制备方法 |
| US13/625,211 US20130307122A1 (en) | 2012-05-16 | 2012-09-24 | Bipolar transistor with embedded epitaxial external base region and method of forming the same |
| US14/335,468 US9012291B2 (en) | 2012-05-16 | 2014-07-18 | Bipolar transistor with embedded epitaxial external base region and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210153063.1A CN102664190B (zh) | 2012-05-16 | 2012-05-16 | 嵌入式外延外基区双极晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102664190A true CN102664190A (zh) | 2012-09-12 |
| CN102664190B CN102664190B (zh) | 2014-12-17 |
Family
ID=46773645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210153063.1A Expired - Fee Related CN102664190B (zh) | 2012-05-16 | 2012-05-16 | 嵌入式外延外基区双极晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102664190B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969242A (zh) * | 2012-11-01 | 2013-03-13 | 清华大学 | 嵌入式外延外基区双极晶体管制备方法 |
| CN107546264A (zh) * | 2016-06-29 | 2018-01-05 | 格罗方德半导体公司 | 具有应力分量的异质接面双极晶体管 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991007778A1 (en) * | 1989-11-18 | 1991-05-30 | Lsi Logic Europe Plc | Bipolar junction transistors |
| CN1722461A (zh) * | 2004-07-16 | 2006-01-18 | 三洋电机株式会社 | 半导体装置 |
| US20070111459A1 (en) * | 2005-11-11 | 2007-05-17 | Daichi Suma | Manufacturing method for semiconductor device |
| CN101106158A (zh) * | 2007-07-02 | 2008-01-16 | 中电华清微电子工程中心有限公司 | 抬高外基区锗硅异质结晶体管及其制备工艺 |
| CN102651384A (zh) * | 2012-05-16 | 2012-08-29 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| CN102651390A (zh) * | 2012-05-16 | 2012-08-29 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
-
2012
- 2012-05-16 CN CN201210153063.1A patent/CN102664190B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991007778A1 (en) * | 1989-11-18 | 1991-05-30 | Lsi Logic Europe Plc | Bipolar junction transistors |
| CN1722461A (zh) * | 2004-07-16 | 2006-01-18 | 三洋电机株式会社 | 半导体装置 |
| US20070111459A1 (en) * | 2005-11-11 | 2007-05-17 | Daichi Suma | Manufacturing method for semiconductor device |
| CN101106158A (zh) * | 2007-07-02 | 2008-01-16 | 中电华清微电子工程中心有限公司 | 抬高外基区锗硅异质结晶体管及其制备工艺 |
| CN102651384A (zh) * | 2012-05-16 | 2012-08-29 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| CN102651390A (zh) * | 2012-05-16 | 2012-08-29 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969242A (zh) * | 2012-11-01 | 2013-03-13 | 清华大学 | 嵌入式外延外基区双极晶体管制备方法 |
| CN102969242B (zh) * | 2012-11-01 | 2016-02-10 | 清华大学 | 嵌入式外延外基区双极晶体管制备方法 |
| CN107546264A (zh) * | 2016-06-29 | 2018-01-05 | 格罗方德半导体公司 | 具有应力分量的异质接面双极晶体管 |
| CN107546264B (zh) * | 2016-06-29 | 2021-06-11 | 格芯(美国)集成电路科技有限公司 | 具有应力分量的异质接面双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102664190B (zh) | 2014-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100561688C (zh) | 单晶外部基极和发射极异质结构双极晶体管及相关方法 | |
| US9583569B2 (en) | Profile control over a collector of a bipolar junction transistor | |
| US9570615B2 (en) | Gate stack and contact structure | |
| CN1253946C (zh) | 半导体装置及其制造方法 | |
| US7952165B2 (en) | Heterojunction bipolar transistor (HBT) with self-aligned sub-lithographic metal-semiconductor alloy base contacts | |
| US10748807B2 (en) | Integrated circuit and method of forming an integrated circuit | |
| CN102651384B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| CN102709318A (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| CN102664190B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| CN102651390A (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| CN102664191B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| US9209264B2 (en) | Heterojunction bipolar transistor having a germanium raised extrinsic base | |
| CN102683399B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| US7442616B2 (en) | Method of manufacturing a bipolar transistor and bipolar transistor thereof | |
| EP2565911B1 (en) | Method of manufacturing IC comprising a bipolar transistor and IC | |
| CN103022110B (zh) | 金属硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
| US9012291B2 (en) | Bipolar transistor with embedded epitaxial external base region and method of forming the same | |
| US6610143B2 (en) | Method of manufacturing a semiconductor component | |
| CN104425577A (zh) | 自对准锗硅异质结双极型三极管器件及其制造方法 | |
| CN104282747A (zh) | 抑制谐波效应半导体结构及形成抑制谐波效应结构的方法 | |
| US6387768B1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| CN102738178A (zh) | 一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法 | |
| CN103022109A (zh) | 局部氧化抬升外基区全自对准双极晶体管及其制备方法 | |
| CN101976660B (zh) | 具有散热结构的绝缘体上硅衬底硅片及其制成方法 | |
| CN103035685A (zh) | 包含埋氧层的选择外延外基区双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141217 Termination date: 20180516 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |