CN103022109A - 局部氧化抬升外基区全自对准双极晶体管及其制备方法 - Google Patents

局部氧化抬升外基区全自对准双极晶体管及其制备方法 Download PDF

Info

Publication number
CN103022109A
CN103022109A CN2012105590400A CN201210559040A CN103022109A CN 103022109 A CN103022109 A CN 103022109A CN 2012105590400 A CN2012105590400 A CN 2012105590400A CN 201210559040 A CN201210559040 A CN 201210559040A CN 103022109 A CN103022109 A CN 103022109A
Authority
CN
China
Prior art keywords
layer
silicon
region
bipolar transistor
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105590400A
Other languages
English (en)
Other versions
CN103022109B (zh
Inventor
付军
王玉东
崔杰
赵悦
张伟
刘志弘
许平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201210559040.0A priority Critical patent/CN103022109B/zh
Publication of CN103022109A publication Critical patent/CN103022109A/zh
Application granted granted Critical
Publication of CN103022109B publication Critical patent/CN103022109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开一种局部氧化抬升外基区全自对准双极晶体管及其制备方法，为解决现有产品和方法只适于制备本征集电区窗口和单晶发射区较窄的器件的缺陷而设计。本发明局部氧化抬升外基区全自对准双极晶体管包括衬底、硅埋层集电区、硅外延层、硅集电极引出区、场区介质层、选择注入集电区、本征基区外延层、发射区-基区隔离介质区、多晶发射区、单晶发射区、抬升外基区、以及氧化硅隔离介质层。本发明局部氧化抬升外基区全自对准双极晶体管及其制备方法有效缓解了对器件尺寸的限制，适于制备具有从窄到宽各种尺寸本征集电区窗口和单晶发射区的器件，在保持高性能的基础上进一步拓宽了技术的应用领域和范围。

Description

局部氧化抬升外基区全自对准双极晶体管及其制备方法
技术领域
本发明涉及一种局部氧化抬升外基区全自对准双极晶体管及其制备方法。
背景技术
双极晶体管的基极电阻RB和集电极-基极电容CBC一直是制约器件高频性能进一步提高的主要寄生参数，其对器件高频性能指标的影响可用如下简化的表达式描述。
f max = f T 8 πR B C BC
其中，fT和fmax分别表示器件的截止频率和最高振荡频率。
此外，RB还是双极晶体管热噪声的主要来源。因此，为了提高器件的高频性能和改善器件的噪声性能，减小RB和CBC一直是双极晶体管器件与工艺优化的重要任务。
采用单晶发射区-外基区自对准结构，即保证器件重掺杂外基区与单晶发射区的间距不取决于而且一般来说远小于光刻允许的最小线宽或最小套刻间距，是减小RB的有效途径之一。另外，采用统一的掩模实现本征集电区窗口、选择注入集电区(SIC)掩模窗口和单晶发射区的自对准，且将多晶抬升外基区置于本征集电区窗口外部的隔离介质层上，可以最大限度地减小CBC。
为了保证足够低的发射极-基极电容，现有技术中需要通过淀积得到非保形覆盖的氧化硅层，而该氧化硅层在本征集电区窗口外面的部分的厚度大于在本征集电区窗口内底部以及侧面的部分的厚度。因此才能在去掉位于本征集电区窗口底部露出的较薄非保形覆盖氧化硅层时，本征集电区窗口外的露出部分经过这一步腐蚀仍能保持足够大的厚度。为了得到这种非保形覆盖氧化硅层，本征集电区窗口要求具有较大的深宽比，这导致现有技术只适于制备本征集电区窗口和单晶发射区较窄的器件。现有技术对于本征集电区窗口和单晶发射区宽度的限制将导致器件的工作电流和输出功率受到限制，因此可能制约现有技术在射频、微波以至毫米波功率半导体器件及其集成电路等方面的应用。
发明内容
为了克服上述的缺陷，本发明提供一种能够有效缓解对于本征集电区窗口和单晶发射区宽度的限制的局部氧化抬升外基区全自对准双极晶体管及其制备方法。
为达到上述目的，一方面，本发明提供一种局部氧化抬升外基区全自对准双极晶体管，包括第一导电类型的衬底、第二导电类型的硅埋层集电区、生长在所述衬底和硅埋层集电区上的第二导电类型的轻掺杂硅外延层、在所述轻掺杂硅外延层内形成并且连接所述硅埋层集电区的第二导电类型重掺杂硅集电极引出区、在所述轻掺杂硅外延层中形成的场区介质层、位于所述轻掺杂硅外延层内的选择注入集电区、位于所述轻掺杂硅外延层上且对应所述选择注入集电区的本征基区外延层、位于所述本征基区外延层上的发射区-基区隔离介质区、位于所述发射区-基区隔离介质区内侧的第二导电类型重掺杂多晶发射区、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、以及位于抬升外基区下方的氧化硅隔离介质层；所述发射区-基区隔离介质区由内侧的氮化硅侧墙和外侧的氧化硅层组成，所述氧化硅层包括位于氮化硅侧墙下的内延伸部、贴在氮化硅侧墙外壁上的氧化硅层主体、以及位于氧化硅层主体上端且向外凸出的外延伸部；所述抬升外基区包括第一导电类型重掺杂多晶硅层和位于所述多晶硅层侧面的Si/SiGe/Si多晶层，所述Si/SiGe/Si多晶层贴在所述发射区-基区隔离介质区的外侧壁上且位于所述外延伸部的下方。
另一方面，本发明提供一种局部氧化抬升外基区全自对准双极晶体管制备方法，所述方法包括下述步骤：
2.1采用第一导电类型轻掺杂硅片作为衬底10，在衬底10上形成第二导电类型重掺杂硅埋层集电区12；在衬底10和硅埋层集电区12上生长第二导电类型轻掺杂硅外延层14；
2.2在硅外延层14中形成第二导电类型重掺杂硅集电极引出区16，所述硅集电极引出区16与硅埋层集电区12相连接并一直延伸到硅外延层14表面；
2.3在所述硅外延层14内形成场区介质层18；
2.4在所得结构上淀积第一氧化硅层20，在所述第一氧化硅层20上形成第一导电类型重掺杂第一多晶硅层22；
2.5涂覆光刻胶24，利用光刻、刻蚀工艺先后去除部分第一多晶硅层22和第一氧化硅层20，暴露出硅外延层14的上表面，形成本征集电区窗口26；
2.6沿本征集电区窗口26向下形成第二导电类型选择注入集电区28；
2.7去除光刻胶24；在本征集电区窗口26底部露出的硅外延层14的表面上生长本征基区Si/SiGe/Si外延层30，同时在露出的第一氧化硅层20的侧壁、以及第一多晶硅层22的侧壁和表面上淀积Si/SiGe/Si多晶层32；
2.8在所得结构上生长第二氧化硅层33，在所述第二氧化硅层33上淀积氮化硅层34；
2.9淀积平坦化层35，采用平坦化回刻方法刻蚀掉本征集电区窗口26外的平坦化层35和氮化硅层34，刻蚀停止在所述第二氧化硅层33的表面上；
2.10去除平坦化层35；利用保留的氮化硅层34作为掩蔽层进行局部热氧化，在本征集电区窗口26之外生长第三氧化硅层36；第三氧化硅层36的厚度大于第二氧化硅层33的厚度；
2.11去除氮化硅层34；通过先淀积氮化硅层然后各向异性刻蚀的方法形成氮化硅侧墙38；以氮化硅侧墙38为掩蔽层，采用湿法腐蚀去掉氮化硅侧墙38之间露出的第二氧化硅层33，同时保证经过腐蚀后的第三氧化硅层36的厚度大于100nm；
2.12在所得结构上形成第二导电类型重掺杂第二多晶硅层，然后通过光刻和刻蚀方法先后刻蚀该第二多晶硅层和其下面的第三氧化硅层36，形成第二导电类型重掺杂多晶硅发射区40；
2.13通过光刻和刻蚀方法先后刻蚀第一多晶硅层22和第一氧化硅层20，露出硅集电极引出区16；剩余的第一氧化硅层20形成氧化硅隔离介质层；
2.14使得多晶硅发射区40中的杂质向本征基区Si/SiGe/Si外延层30内扩散形成第二导电类型重掺杂单晶发射区42；
2.17采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。
特别是，步骤2.1中采用离子注入再热推进的方法在10上形成硅埋层集电区12。
特别是，步骤2.2中采用离子注入再热推进的方法形成硅集电极引出区16。
特别是，步骤2.3中采用挖槽再填充介质层或者局部氧化的方法在所述硅外延层14内形成场区介质层18。
特别是，步骤2.4中通过原位掺杂淀积或者先淀积再离子注入的方法形成第一多晶硅层22。
特别是，步骤2.6中利用一次或多次离子注入形成选择注入集电区28。
特别是，步骤2.7中利用图形外延方法同时生长本征基区Si/SiGe/Si外延层30和Si/SiGe/Si多晶层32。
特别是，步骤2.8中利用热氧化或淀积方法生长第二氧化硅层33。
特别是，步骤2.9中平坦化层35的材料为光刻胶或氧化硅。
特别是，步骤2.9中平坦化回刻方法为化学机械剖光。
特别是，步骤2.12中通过原位掺杂淀积或者先淀积再离子注入的方法形成第二多晶硅层。
本发明局部氧化抬升外基区全自对准双极晶体管使用热氧化生长的氧化硅层来隔离多晶发射区和抬升外基区，经过腐蚀仍能保持足够大的厚度，保证足够低的发射极-基极电容，而且与现有技术相比能够有效放宽对于本征集电区窗口和单晶发射区宽度的限制，不仅能够制备本征集电区窗口和单晶发射区较窄的低噪声和高速器件及其集成电路，而且也能够制备本征集电区窗口和单晶发射区较宽的功率器件及其集成电路，在保持高性能的基础上进一步拓宽了技术的应用领域和范围。
本发明局部氧化抬升外基区全自对准双极晶体管制备方法采用平坦化刻蚀结合局部氧化技术在本征集电区窗口外面自对准生长得到较厚的氧化硅层，在保证去掉薄氧化层位于本征集电区窗口底部露出部分的同时氧化硅层位于本征集电区窗口外的露出部分经过这一步腐蚀仍能保持足够大的厚度，与现有技术相比同样能保证足够低的发射极-基极电容。上述平坦化刻蚀结合局部氧化技术对于本征集电区窗口和单晶发射区的宽度要求远不如现有技术所需要的非保形覆盖氧化硅淀积那么苛刻，因此本发明技术有效缓解了这方面的器件尺寸限制，适于制备具有从窄到宽各种尺寸本征集电区窗口和单晶发射区的器件。
附图说明
图1～图11为本发明优选实施例结构示意图。
具体实施方式
下面结合说明书附图和优选实施例对本发明做详细描述。
优选实施例一：如图1所示，采用第一导电类型轻掺杂硅片作为衬底10，采用离子注入再热推进的方法在衬底10上形成第二导电类型重掺杂硅埋层集电区12。在衬底10和硅埋层集电区12上生长第二导电类型轻掺杂硅外延层14。
采用离子注入再热推进的方法在硅外延层14内形成第二导电类型重掺杂硅集电极引出区16，硅集电极引出区16与12相连接从而将集电区引出到表面，且硅集电极引出区16一直延伸到硅外延层14的表面。采用挖槽再填充介质层的方法在硅外延层14内形成场区介质层18。
如图2所示，在所得结构上淀积第一氧化硅层20，然后在第一氧化硅层20上通过原位掺杂淀积的方法形成第一导电类型重掺杂第一多晶硅层22。
如图3所示，涂覆光刻胶24，通过光刻工艺先后干法刻蚀第一多晶硅层22和第一氧化硅层20，暴露出硅外延层14的表面，形成本征集电区窗口26。利用一次离子注入形成第二导电类型选择注入集电区28(SIC区)，即，保证本征集电区窗口26同时也是SIC掩膜窗口。
如图4所示，去掉光刻胶24。利用图形外延方法在本征集电区窗口26底部露出的硅外延层14表面上生长本征基区Si/SiGe/Si外延层30，同时在露出的第一氧化硅层20的侧壁、以及第一多晶硅层22的侧壁和表面上淀积Si/SiGe/Si多晶层32。
如图5所示，利用热氧化生长第二氧化硅层33。在第二氧化硅层33上淀积氮化硅层34。
如图6所示，在所得结构上淀积氧化硅，形成平坦化层35。
如图7所示，采用化学机械剖光(CMP)把本征集电区窗口26外的平坦化层35和氮化硅层34刻蚀掉，刻蚀停止在第二氧化硅层33上。
如图8所示，去掉平坦化层35。利用剩余的氮化硅层34作为掩蔽层进行局部热氧化，在本征集电区窗口26外面生长第三氧化硅层36。
如图9所示，去掉剩余的氮化硅层34。通过先淀积氮化硅层然后各向异性刻蚀的方法形成氮化硅侧墙38，以氮化硅侧墙38为掩蔽层采用湿法腐蚀去掉氮化硅侧墙38之间露出的第二氧化硅层33，同时保证经过腐蚀后的第三氧化硅层36的厚度大于100nm。
如图10所示，通过原位掺杂淀积的方法形成第二导电类型重掺杂第二多晶硅层，然后通过光刻和刻蚀方法先后刻蚀该第二多晶硅层和下面的第三氧化硅层36，形成第二导电类型重掺杂多晶硅发射区40。通过光刻和刻蚀方法先后刻蚀第一多晶硅层22和第一氧化硅层20，并露出硅集电极引出区16。剩余的第一多晶硅层22和Si/SiGe/Si多晶层32组成抬升外基区。
如图11所示，利用快速热退火工艺使得多晶硅发射区40中的杂质向本征基区Si/SiGe/Si外延层30内扩散，形成第二导电类型重掺杂单晶发射区42。最后，采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。
优选实施例二：如图1所示，采用第一导电类型轻掺杂硅片作为衬底10，采用离子注入再热推进的方法在衬底10上形成第二导电类型重掺杂硅埋层集电区12。在衬底10和硅埋层集电区12上生长第二导电类型轻掺杂硅外延层14。
采用离子注入再热推进的方法在硅外延层14内形成第二导电类型重掺杂硅集电极引出区16，硅集电极引出区16与12相连接从而将集电区引出到表面，且硅集电极引出区16一直延伸到硅外延层14的表面。采用局部氧化的方法在硅外延层14内形成场区介质层18。
如图2所示，在所得结构上淀积第一氧化硅层20，然后在第一氧化硅层20上通过先淀积再离子注入的方法形成第一导电类型重掺杂第一多晶硅层22。
如图3所示，涂覆光刻胶24，通过光刻工艺先后干法刻蚀第一多晶硅层22和第一氧化硅层20，暴露出硅外延层14的表面，形成本征集电区窗口26。利用多次离子注入形成第二导电类型选择注入集电区28(SIC区)，即，保证本征集电区窗口26同时也是SIC掩膜窗口。
如图4所示，去掉光刻胶24。利用图形外延方法在本征集电区窗口26底部露出的硅外延层14表面上生长本征基区Si/SiGe/Si外延层30，同时在露出的第一氧化硅层20的侧壁、以及第一多晶硅层22的侧壁和表面上淀积Si/SiGe/Si多晶层32。
如图5所示，利用淀积方法生长第二氧化硅层33。在第二氧化硅层33上淀积氮化硅层34。
如图6所示，在所得结构上淀积光刻胶，形成平坦化层35。
如图7所示，采用平坦化回刻的方法把本征集电区窗口26外的平坦化层35和氮化硅层34刻蚀掉，刻蚀停止在第二氧化硅层33上。
如图8所示，去掉平坦化层35。利用剩余的氮化硅层34作为掩蔽层进行局部热氧化，在本征集电区窗口26外面生长第三氧化硅层36。
如图9所示，去掉剩余的氮化硅层34。通过先淀积氮化硅层然后各向异性刻蚀的方法形成氮化硅侧墙38，以氮化硅侧墙38为掩蔽层采用湿法腐蚀去掉氮化硅侧墙38之间露出的第二氧化硅层33，同时保证经过腐蚀后的第三氧化硅层36的厚度大于100nm。
如图10所示，通过先淀积再离子注入的方法形成第二导电类型重掺杂第二多晶硅层，然后通过光刻和刻蚀方法先后刻蚀该第二多晶硅层和下面的第三氧化硅层36，形成第二导电类型重掺杂多晶硅发射区40。通过光刻和刻蚀方法先后刻蚀第一多晶硅层22和第一氧化硅层20，并露出硅集电极引出区16。剩余的第一多晶硅层22和Si/SiGe/Si多晶层32组成抬升外基区。
如图11所示，利用专门热退火工艺使得多晶硅发射区40中的杂质向本征基区Si/SiGe/Si外延层30内扩散，形成第二导电类型重掺杂单晶发射区42。最后，采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。
以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求所界定的保护范围为准。

Claims (12)

1.一种局部氧化抬升外基区全自对准双极晶体管，包括第一导电类型的衬底、第二导电类型的硅埋层集电区、生长在所述衬底和硅埋层集电区上的第二导电类型的轻掺杂硅外延层、在所述轻掺杂硅外延层内形成并且连接所述硅埋层集电区的第二导电类型重掺杂硅集电极引出区、在所述轻掺杂硅外延层中形成的场区介质层、位于所述轻掺杂硅外延层内的选择注入集电区、位于所述轻掺杂硅外延层上且对应所述选择注入集电区的本征基区外延层、位于所述本征基区外延层上的发射区-基区隔离介质区、位于所述发射区-基区隔离介质区内侧的第二导电类型重掺杂多晶发射区、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、以及位于抬升外基区下方的氧化硅隔离介质层；其特征在于：所述发射区-基区隔离介质区由内侧的氮化硅侧墙和外侧的氧化硅层组成，所述氧化硅层包括位于氮化硅侧墙下的内延伸部、贴在氮化硅侧墙外壁上的氧化硅层主体、以及位于氧化硅层主体上端且向外凸出的外延伸部；所述抬升外基区包括第一导电类型重掺杂多晶硅层和位于所述多晶硅层侧面的Si/SiGe/Si多晶层，所述Si/SiGe/Si多晶层贴在所述发射区-基区隔离介质区的外侧壁上且位于所述外延伸部的下方。
2.一种局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于，所述方法包括下述步骤：
2.1采用第一导电类型轻掺杂硅片作为衬底(10)，在衬底(10)上形成第二导电类型重掺杂硅埋层集电区(12)；在衬底(10)和硅埋层集电区(12)上生长第二导电类型轻掺杂硅外延层(14)；
2.2在硅外延层(14)中形成第二导电类型重掺杂硅集电极引出区(16)，所述硅集电极引出区(16)与硅埋层集电区(12)相连接并一直延伸到硅外延层(14)表面；
2.3在所述硅外延层(14)内形成场区介质层(18)；
2.4在所得结构上淀积第一氧化硅层(20)，在所述第一氧化硅层(20)上形成第一导电类型重掺杂第一多晶硅层(22)；
2.5涂覆光刻胶(24)，利用光刻、刻蚀工艺先后去除部分第一多晶硅层(22)和第一氧化硅层(20)，暴露出硅外延层(14)的上表面，形成本征集电区窗口(26)；
2.6沿本征集电区窗口(26)向下形成第二导电类型选择注入集电区(28)；
2.7去除光刻胶(24)；在本征集电区窗口(26)底部露出的硅外延层(14)的表面上生长本征基区Si/SiGe/Si外延层(30)，同时在露出的第一氧化硅层(20)的侧壁、以及第一多晶硅层(22)的侧壁和表面上淀积Si/SiGe/Si多晶层(32)；
2.8在所得结构上生长第二氧化硅层(33)，在所述第二氧化硅层(33)上淀积氮化硅层(34)；
2.9淀积平坦化层(35)，采用平坦化回刻方法刻蚀掉本征集电区窗口(26)外的平坦化层(35)和氮化硅层(34)，刻蚀停止在所述第二氧化硅层(33)的表面上；
2.10去除平坦化层(35)；利用保留的氮化硅层(34)作为掩蔽层进行局部热氧化，在本征集电区窗口(26)之外生长第三氧化硅层(36)；所述第三氧化硅层(36)的厚度大于所述第二氧化硅层(33)的厚度；
2.11去除氮化硅层(34)；通过先淀积氮化硅层然后各向异性刻蚀的方法形成氮化硅侧墙(38)；以氮化硅侧墙(38)为掩蔽层，采用湿法腐蚀去掉氮化硅侧墙(38)之间露出的第二氧化硅层(33)，同时保证经过腐蚀后的第三氧化硅层(36)的厚度大于100nm；
2.12在所得结构上形成第二导电类型重掺杂第二多晶硅层，然后通过光刻和刻蚀方法先后刻蚀该第二多晶硅层和其下面的第三氧化硅层(36)，形成第二导电类型重掺杂多晶硅发射区(40)；
2.13通过光刻和刻蚀方法先后刻蚀第一多晶硅层(22)和第一氧化硅层(20)，露出硅集电极引出区(16)；剩余的第一氧化硅层(20)形成氧化硅隔离介质层；
2.14使得多晶硅发射区(40)中的杂质向本征基区Si/SiGe/Si外延层(30)内扩散形成第二导电类型重掺杂单晶发射区(42)；
2.17采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。
3.根据权利要求2所述的局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于：步骤2.1中采用离子注入再热推进的方法在(10)上形成硅埋层集电区(12)。
4.根据权利要求2所述的局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于：步骤2.2中采用离子注入再热推进的方法形成硅集电极引出区(16)。
5.根据权利要求2所述的局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于：步骤2.3中采用挖槽再填充介质层或者局部氧化的方法在所述硅外延层(14)内形成场区介质层(18)。
6.根据权利要求2所述的局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于：步骤2.4中通过原位掺杂淀积或者先淀积再离子注入的方法形成第一多晶硅层(22)。
7.根据权利要求2所述的局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于：步骤2.6中利用一次或多次离子注入形成选择注入集电区(28)。
8.根据权利要求2所述的局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于：步骤2.7中利用图形外延方法同时生长本征基区Si/SiGe/Si外延层(30)和Si/SiGe/Si多晶层(32)。
9.根据权利要求2所述的局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于：步骤2.8中利用热氧化或淀积方法生长第二氧化硅层(33)。
10.根据权利要求2所述的局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于：步骤2.9中平坦化层(35)的材料为光刻胶或氧化硅。
11.根据权利要求2所述的局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于：步骤2.9中平坦化回刻方法为化学机械剖光。
12.根据权利要求2所述的局部氧化抬升外基区全自对准双极晶体管制备方法，其特征在于：步骤2.12中通过原位掺杂淀积或者先淀积再离子注入的方法形成第二多晶硅层。
CN201210559040.0A 2012-12-20 2012-12-20 局部氧化抬升外基区全自对准双极晶体管及其制备方法 Active CN103022109B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210559040.0A CN103022109B (zh) 2012-12-20 2012-12-20 局部氧化抬升外基区全自对准双极晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210559040.0A CN103022109B (zh) 2012-12-20 2012-12-20 局部氧化抬升外基区全自对准双极晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN103022109A true CN103022109A (zh) 2013-04-03
CN103022109B CN103022109B (zh) 2015-02-04

Family

ID=47970491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210559040.0A Active CN103022109B (zh) 2012-12-20 2012-12-20 局部氧化抬升外基区全自对准双极晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN103022109B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310988A (zh) * 2018-03-27 2019-10-08 恩智浦美国有限公司 半导体装置和制造半导体装置的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466225A (zh) * 2002-06-05 2004-01-07 联华电子股份有限公司 双载子晶体管及其制造方法
JP2004304190A (ja) * 2003-03-28 2004-10-28 Internatl Business Mach Corp <Ibm> 縦型バイポーラ・トランジスタおよびその製造方法
CN100521113C (zh) * 2002-05-29 2009-07-29 Nxp股份有限公司 SiGe异质结双极晶体管的制造方法
CN102683395A (zh) * 2012-05-22 2012-09-19 清华大学 自对准抬升外基区锗硅异质结双极晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521113C (zh) * 2002-05-29 2009-07-29 Nxp股份有限公司 SiGe异质结双极晶体管的制造方法
CN1466225A (zh) * 2002-06-05 2004-01-07 联华电子股份有限公司 双载子晶体管及其制造方法
JP2004304190A (ja) * 2003-03-28 2004-10-28 Internatl Business Mach Corp <Ibm> 縦型バイポーラ・トランジスタおよびその製造方法
CN102683395A (zh) * 2012-05-22 2012-09-19 清华大学 自对准抬升外基区锗硅异质结双极晶体管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310988A (zh) * 2018-03-27 2019-10-08 恩智浦美国有限公司 半导体装置和制造半导体装置的方法
CN110310988B (zh) * 2018-03-27 2023-12-22 恩智浦美国有限公司 半导体装置和制造半导体装置的方法

Also Published As

Publication number Publication date
CN103022109B (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
US7598539B2 (en) Heterojunction bipolar transistor and method for making same
US7119416B1 (en) Bipolar transistor structure with self-aligned raised extrinsic base and methods
US10468508B2 (en) Heterojunction bipolar transistor and method of manufacturing the same
CN106206697A (zh) 绝缘体上硅（soi）衬底上的横向双极结型晶体管（bjt）
US10777668B2 (en) Bipolar junction transistors with a self-aligned emitter and base
US20170229564A1 (en) Bipolar transistor device and method of fabrication
US11227945B2 (en) Transistor having at least one transistor cell with a field electrode
EP2038918B1 (en) Method of manufacturing a bipolar transistor and bipolar transitor obtained therewith
CN103022109B (zh) 局部氧化抬升外基区全自对准双极晶体管及其制备方法
US7511317B2 (en) Porous silicon for isolation region formation and related structure
CN112216741A (zh) 高电子迁移率晶体管的绝缘结构以及其制作方法
CN103000679B (zh) 低电阻多晶连接基区全自对准双极晶体管及其制备方法
CN103022110B (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
US6506657B1 (en) Process for forming damascene-type isolation structure for BJT device formed in trench
CN102651390A (zh) 嵌入式外延外基区双极晶体管及其制备方法
CN108257868B (zh) 采用非选择性外延的自对准锗硅hbt器件的工艺方法
CN102683400B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
US7645666B2 (en) Method of making a semiconductor device
CN103035686B (zh) 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法
US9112053B2 (en) Method for producing a semiconductor device including a dielectric layer
US9947760B2 (en) Method for manufacturing an emitter for high-speed heterojunction bipolar transistors
JP4403381B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
CN116995026A (zh) 深沟槽隔离结构及其制备方法
CN117594658A (zh) 一种沟槽型场效应晶体管及其制备方法
CN115064577A (zh) 一种GaN基异质结横向肖特基二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant