CN110310988A - 半导体装置和制造半导体装置的方法 - Google Patents

半导体装置和制造半导体装置的方法 Download PDF

Info

Publication number
CN110310988A
CN110310988A CN201910234924.0A CN201910234924A CN110310988A CN 110310988 A CN110310988 A CN 110310988A CN 201910234924 A CN201910234924 A CN 201910234924A CN 110310988 A CN110310988 A CN 110310988A
Authority
CN
China
Prior art keywords
region
base region
dielectric layer
semiconductor device
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910234924.0A
Other languages
English (en)
Other versions
CN110310988B (zh
Inventor
J·P·约翰
J·A·柯奇斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN110310988A publication Critical patent/CN110310988A/zh
Application granted granted Critical
Publication of CN110310988B publication Critical patent/CN110310988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本公开涉及半导体装置和制造半导体装置的方法。提供一种半导体装置包括：非本征基极区；第一电介质间隔件，其在所述非本征基极区的与发射极窗口区相邻的侧壁的至少一部分上；本征基极区；基极连接区，其耦合所述本征基极区和所述非本征基极区；集电极区，其位于所述本征基极区之下并且具有位于所述基极连接区之下的外围；以及第二电介质间隔件，其将所述基极连接区与所述集电极区的至少所述外围分开；其中所述第二电介质间隔件横向延伸超过所述第一电介质间隔件以位于所述发射极窗口区之下。还提供一种用于制造半导体装置的方法。

Description

半导体装置和制造半导体装置的方法
技术领域
本发明涉及一种半导体装置和制造半导体装置的方法，并且具体地但不排他地涉及双极晶体管和制造双极晶体管的方法。
背景技术
在高频应用例如用于汽车雷达的76GHz到81GHz频带中，需要具有非常高的最大振荡频率的晶体管。限制双极晶体管的最大振荡频率的两个关键寄生装置元件是基极电阻和集电极-基极电容。装置制造通常在这两种寄生部件之间产生权衡。即，用于降低基极电阻的较高掺杂型较深非本征基极结侵入较高掺杂型集电极结中，从而导致了更高的集电极-基极电容。
在常规的双聚选择性外延硅锗(SiGe)基异质结双极晶体管(HBT)中，发射极窗区内形成选择性外延基极区。这限制了基极-集电极结电容的面积，从而产生了经改善的频率响应。然而，选择性外延本征基极区通过基极连接区耦合到多晶硅非本征基极区，所述基极连接区形成在非本征基极多晶硅层下面并且至少部分地在集电极区之上并且因此有助于集电极-基极结电容。基极与集电极之间的此寄生结电容限制了晶体管的最大振荡频率。
本发明的优选实施例寻求克服现有技术的一个或多个缺点。
发明内容
根据本发明的第一方面，提供了一种半导体装置，其包括：
非本征基极区；
第一电介质间隔件，其在所述非本征基极区的与发射极窗口区相邻的侧壁的至少一部分上；
本征基极区；
基极连接区，其耦合所述本征基极区和所述非本征基极区；
集电极区，其位于所述本征基极区之下并且具有位于所述基极连接区之下的外围；以及
第二电介质间隔件，其将所述基极连接区与所述集电极区的至少所述外围分开；
其中所述第二电介质间隔件横向延伸超过所述第一电介质间隔件以位于所述发射极窗口区之下。
通过提供第二电介质间隔件，将所述基极连接区与所述集电极区的至少所述外围分开并横向延伸超过所述第一电介质间隔件以位于所述发射极窗口区之下，本发明可以另外降低基极与集电极之间的寄生结电容，这进而可能导致半导体装置的最大振荡频率增加。具体地说，本发明可以使基极连接区或基本连接结构能够基本上完全形成在电介质之上而非集电极区之上，从而在保持低基极电阻的同时降低了集电极-基极电容。第一电介质间隔件和第二电介质间隔件可以一起形成具有不连续的竖直部分的L形间隔件。
通过将选择性外延集电极区的生长和本征基极区的形成分为两个单独的步骤，本发明还使基极连接区仅在生长了选择性外延集电极区的一部分之后才能够在电介质区之上形成。由于基极连接区可以在本征基极区生长期间生长，因此基极连接区与当选择性外延集电极区和本征基极区在单个过程中生长时获得的基极连接区相比可以更窄。这也有助于确保基极连接区完全在第二电介质间隔件之上，而非部分地形成在集电极区之上。
所述第二电介质间隔件可以通过上电介质层与所述非本征基极区间隔开。
此上电介质层可以用于形成第一电介质间隔件和第二电介质间隔件。
所述第二电介质间隔件和所述上电介质层可以具有不同的蚀刻速率。具体地说，上电介质层可以具有比第二电介质间隔件更快的蚀刻速率。
所述上电介质层可以包括氧化硅。
所述第二电介质间隔件可以包括氮化硅。
非本征基极区可以包括多晶硅，特别是非晶多晶硅。
本征基极区可以包括选择性外延基极区。
在一些实施例中，所述基极连接区的至少一部分位于所述非本征基极区之下。
在一些实施例中，所述基极连接区的至少一部分接触所述非本征基极区的侧壁。
在一些实施例中，所述基极连接区的至少一部分设置在所述第一电介质间隔件中的开口中。
所述半导体装置可以另外包括所述上电介质层与所述第二电介质间隔件之间的导电层，所述基极连接区在所述非本征基极区与所述导电层之间延伸。所述导电层可以包括多晶硅。导电层可以耦合到本征基极区。
导电层可以提高本征基极区与非本征基极区之间的电耦合，从而降低基极电阻。
所述半导体装置可以是双极晶体管，特别是选择性外延基异质结双极晶体管(HBT)，特别是选择性外延SiGe基HBT。
根据本发明的第二方面，提供了一种用于制造半导体装置的方法，所述方法包括：
提供半导体衬底；
在所述衬底上或上方形成下电介质层；
在所述下电介质层上或上方形成上电介质层；
在所述上电介质层上或上方形成非本征基极区；
形成延伸穿过所述非本征基极区的开口；
在所述非本征基极区的与所述开口相邻的侧壁的至少一部分上形成第一电介质间隔件；
移除所述开口中所述上电介质层的一部分；
移除所述开口中所述下电介质层的一部分，从而使得所述下电介质层的一部分横向延伸超过所述第一电介质间隔件以位于所述开口之下，所述下电介质层提供第二电介质间隔件；
在所述开口中在所述衬底上或上方形成本征基极区，所述本征基极区形成在集电极区上或上方；以及
形成将所述本征基极区耦合到所述非本征基极区的基极连接区，其中所述第二电介质间隔件将所述基极连接区与所述集电极区的至少外围分开。
所述方法可以另外包括：在所述非本征基极区未暴露的同时在所述开口中在所述衬底上或上方形成选择性外延集电极区，随后，在所述开口中在所述衬底上或上方形成本征基极区的步骤之前，至少部分地暴露所述非本征基极区。
在形成选择性外延集电极区的步骤期间，非本征基极区的下表面可以被上电介质层覆盖。
部分地暴露所述非本征基极区的步骤可以包括：移除所述下电介质层的一部分以在所述非本征基极区下直接形成腔。
部分地暴露所述非本征基极区的步骤可以包括：在所述第一电介质间隔件中形成缺口以部分地暴露非本征基极区的所述侧壁。
移除所述开口中所述下电介质层的一部分从而使得所述下电介质层的一部分横向延伸超过所述第一电介质间隔件以位于所述开口之下的步骤可以包括以下中的至少一个：
(i)在所述第一电介质间隔件的所述侧壁上形成氧化物层，所述氧化物层延伸到所述下电介质层，然后移除所述开口中所述下电介质层的暴露部分；或者
(ii)移除所述开口中所述下电介质层的一部分，然后使所述第一电介质间隔件变薄，从而使得所述下电介质层的一部分横向延伸超过所述第一电介质间隔件以位于所述开口之下。
第一电介质间隔件可以具有比形成第二电介质间隔件的下电介质层更快的蚀刻速度。例如，下电介质层可以包括氮化硅，并且第一电介质间隔件可以包括较低密度氮化物膜，例如等离子体氮化物。这可以用于以下步骤：使所述第一电介质间隔件变薄，从而使得所述下电介质层的一部分横向延伸超过所述第一电介质间隔件以在所述开口之下。
所述方法可以另外包括以下步骤：蚀刻所述上电介质层中的横向腔以暴露所述非本征基极区的下表面。所述方法可以另外包括：用导电材料填充所述横向腔。所述导电材料可以包括多晶硅。
所述方法可以另外包括：在所述下电介质层上方和所述上电介质层下方形成导电层。所述导电层可以包括多晶硅。所述导电层可以电耦合所述本征基极层和所述基极连接区。所述基极连接区可以在所述导电层与所述非本征基极区之间延伸。
在所述方法中，所述半导体装置可以是根据本发明的第一方面的半导体装置。
附图说明
现在将参考附图仅通过举例而非在任何限制性意义上描述本发明的各个实施例，在附图中：
图1示出了根据本发明的第一实施例的半导体装置的示意性横截面视图；
图2示出了根据本发明的第二实施例的半导体装置的示意性横截面视图；
图3示出了根据本发明的第三实施例的半导体装置的示意性横截面视图；
图4示出了根据本发明的第四实施例的半导体装置的示意性横截面视图；
图5A到图5L示出了根据本发明实施例的用于制造根据本发明的第一实施例的半导体装置的方法；
图6A到图6J示出了根据本发明的另一个实施例的用于制造根据本发明的第一实施例的半导体装置的方法；
图7A到图7L示出了根据本发明的另一个实施例的用于制造根据本发明的第二实施例的半导体装置的方法；
图8A到图8L示出了根据本发明的另一个实施例的用于制造根据本发明的第三实施例的半导体装置的方法；并且
图9A到图9I示出了根据本发明的另一个实施例的用于制造根据本发明的第四实施例的半导体装置的方法。
具体实施方式
图1示出了根据本发明的第一实施例的半导体装置100的示意性横截面视图。在本实施例中，半导体装置100采取选择性外延基硅锗(SiGe)npn异质结双极晶体管(HBT)的形式。然而，这不旨在是限制性的并且本领域技术人员应理解，通过适当替换导电类型相反的半导体区和/或使用硅或其它半导体材料，pnp和其它类型的半导体装置可以根据本发明设置在硅或其它半导体衬底上。图1所示的半导体装置100的横截面是关于中心竖直线对称的，并且因此一些元件标记在横截面的仅一侧，以提高清晰度。
半导体装置100包括呈p--掺杂硅衬底形式的衬底102，衬底102中设置有集电极区104、106、108和110、n+掺杂掩埋层区112以及浅沟槽隔离(STI)区114(例如氧化硅)。集电极区104、106、108和110包括n型硅集电极阱区104、n+掺杂硅集电极接触106(例如n+源极/漏极植入体)和集电极衬底区108(例如未植入的p--掺杂硅)，所述集电极衬底区108中设置有n型硅选择性植入集电极(SIC)区110。氧化物层116(例如TEOS)设置在STI区114和集电极衬底区108的上表面之上。
在SIC区110上方的是异质结外延区120，所述异质结外延区120包括n型集电极外延区122、p型本征基极区124和n型发射极外延区126。
横向围绕异质结外延区120的是呈氮化硅形式的下电介质层130，所述下电介质层130上设置有呈氧化硅形式的上电介质层132。
呈重掺杂有p+掺杂剂(例如硼)的非晶多晶硅形式的非本征基极区134设置在上电介质层132上。基极连接区136将本征基极区124和非本征基极区134电耦合。集电极区104、108、110的外围位于基极连接区136之下。在本实施例中，基极连接区136的一部分位于非本征基极区134之下。基极连接区136仅在非本征基极区134的下表面上接触非本征基极区134。
异质结外延区120上方形成在发射极窗口区142中呈n+多晶硅形式的发射极电极区140。
包括氮化硅的第一电介质间隔件148设置在非本征基极区134的与发射极窗口区142相邻的侧壁上。第一电介质间隔件148连同呈氧化硅形式的电介质层144和呈氮化硅形式的电介质层146一起将非本征基极区134与多晶硅发射极区140分开。呈氧化物层150和氮化物层152形式的另外的发射极-基极间隔件将多晶硅发射极区140与非本征基极区134和基极连接区136分开。
第二电介质间隔件154由下电介质层130的一部分提供。第二电介质间隔件154将基极连接区136与集电极区108、110分开。第二电介质间隔件154横向延伸超过第一电介质间隔件148以位于发射极窗口区142之下。因此，可以认为第一电介质间隔件148和第二电介质间隔件154形成不连续的L形间隔件(如图1中发射极窗口区142的左手侧所见)，在所述不连续的L形间隔件中，由第一电介质间隔件148提供的‘L’的竖直部分与由第二电介质间隔件154提供‘L’的水平部分间隔开。在如图1所见的发射极窗口区142的右手侧，第一电介质间隔件148和第二电介质间隔件154形成不连续的L形间隔件的镜像。第二电介质间隔件154横向延伸超过第一电介质间隔件148以位于发射极窗口区142之下在保持低基极电阻的同时促进了半导体装置100的降低的集电极-基极电容。这部分地由于基极连接区136设置在第二电介质间隔件154之上而非集电极区108、110之上，并且部分地由于第一电介质间隔件148和第二电介质间隔件154的布置使基极连接区136能够仅在生长集电极外延区122的一部分之后才在第二电介质间隔件154之上形成，这避免了基极连接区136过宽。
在集电极接触区106、非本征基极区134和多晶硅发射极电极区140中的每一个上分别设置有相应的硅化物层160和分别用于集电极162、基极164和发射极166中的每一个的相应金属化接触。
图2示出了根据本发明的第二实施例的呈选择性外延基硅锗(SiGe)npn异质结双极晶体管(HBT)形式的半导体装置200的示意性横截面视图。与上文中参考图1所描述的元件相对应的图2所示的元件用相同的参考号(其中元件基本上相同)或用增加100的参考号(其中元件可以不同)指示。半导体装置200与半导体装置100的区别在于，所述半导体装置200包括下电介质层230与上电介质层232之间呈另外的多晶硅层231形式的导电层231。基极连接区236在非本征基极区134与导电层231之间延伸并通过导电层231将本征基极区224耦合到非本征基极区134。
图3示出了根据本发明的第三实施例的呈选择性外延基硅锗(SiGe)npn异质结双极晶体管(HBT)形式的半导体装置300的示意性横截面视图。与上文中参考图1和图2所描述的元件相对应的图3所示的元件用相同的参考号指示。半导体装置300与图1的半导体装置100的区别在于，基极连接区336是从非本征基极区134的下表面和侧壁两者生长的，所述基极连接区336将非本征基极区134电耦合到本征基极区324。
图4示出了根据本发明的第四实施例的呈选择性外延基硅锗(SiGe)npn异质结双极晶体管(HBT)形式的半导体装置400的示意性横截面视图。与上文中参考图1、图2和图3所描述的元件相对应的图4所示的元件用相同的参考号指示。半导体装置400与半导体装置100的区别在于，基极连接区436是从非本征基极区134的侧壁通过第一电介质间隔件448中的开口生长的，所述基极连接区436将非本征基极区134电耦合到本征基极区424。
图1到图4分别示出的第一实施例到第四实施例的特征将参考图5到图9另外详细地描述，图5到图9示出了用于制造半导体装置100、200、300、400的各种方法。
图5A到图5L示出了根据本发明的用于制造半导体装置的方法的第一实施例的在各个制造阶段的图1中的半导体装置100。为简单起见，围绕发射极窗口142的左手侧示出了与半导体装置100的仅一部分相对应的半导体结构。
图5A示出了在发射极窗口堆叠形成之后的半导体结构。发射极窗口堆叠的形成包括：以集电极衬底区108(例如p--掺杂硅层)的形式提供半导体衬底；在集电极衬底区108上以15nm TEOS层的形式形成氧化物层116；在氧化物层116上以20nm氮化硅层的形式形成下电介质层130；在下电介质层130上以60nm氧化硅(TEOS)层的形式形成上电介层132；在上电介质层132上以60nm多晶硅层的形式形成非本征基极区134；在非本征基极区134之上形成氧化物层144(例如15nm)；在氧化物层144之上形成氮化物层146(例如40nm)；在氮化物层146之上形成氧化物层170(例如15nm)；在氧化物层170之上形成氮化物层172(例如20nm)；以及在氮化物层172之上形成氧化物层174(例如15nm)。形成非本征基极区134的多晶硅层重掺杂有p+掺杂剂例如硼。各个氧化物层116、132、144、170、174可以各自通过沉积使用TEOS(正硅酸乙酯)形成的氧化物来形成，但其它技术在本领域中是公知的。
图5B示出了在形成延伸穿过非本征基极区134的发射极窗口开口142之后，在稍后阶段的半导体结构。遮蔽半导体结构(例如使用常规光刻胶图案化)，之后使用RIE(反应离子蚀刻)经过层174、172、170、146、144和134蚀刻发射极窗口开口142以暴露上电介质层132的中心部分。其它适合的蚀刻技术在本领域中是公知的。
图5C示出了在发射极窗口开口142的表面和发射极窗口堆叠的上表面上沉积氮化硅层176之后，在稍后阶段的半导体结构。
图5D示出了在非本征基极区134的与发射极窗口开口142相邻的侧壁上形成第一电介质间隔件148完成之后的半导体结构。执行氮化物RIE以从发射极窗口开口142的底部和发射极窗口堆叠的上表面移除氮化物层176的一部分，从而将层176的一部分176a留在非本征基极区134的形成第一电介质间隔件148的侧壁上。
图5E示出了在第一氧化物湿法蚀刻之后在稍后阶段的半导体结构，在所述第一氧化物湿法蚀刻中，使用HF蚀刻从发射极窗口开口142的底部移除上电介质层132以及氧化物层174。HF蚀刻还从非本征基极区134下面部分地移除上电介质层132以便部分地暴露非本征基极区134的与发射极窗口开口142相邻的下表面。在移除上电介质层132的区域中，非本征基极区134与下电介质层130之间产生腔177。
图5F示出了在发射极窗口开口142的表面和发射极窗口堆叠的上表面上沉积厚氧化物层178之后，在稍后阶段的半导体结构。厚氧化物层178填充腔177，所述腔177是当上电介质层132从此区域移除时在非本征基极区134与下电介质层130之间产生的。
图5G示出了在从发射极窗口开口142的底部移除下电介质层130从而使得下电介质层130的端部154横向延伸超过第一电介质间隔件148以位于发射极窗口开口142之下之后，在稍后阶段的半导体结构。这涉及氧化物RIE步骤，随后是氮化物RIE步骤。氧化物RIE步骤从发射极窗口开口142的底部和发射极窗口堆叠的顶部移除厚氧化物层178，从而将厚氧化物层的竖直部分178a留在第一电介质间隔件148的侧壁上。氮化物RIE步骤移除发射极窗口区142的底部上暴露的下电介质层130的暴露部分以及氮化物层172。氮化物RIE步骤在氧化物层116处停止。下电介质层130的被氧化物部分178a遮蔽免于氮化物蚀刻的部分154保留并形成第二电介质间隔件154。因此，形成了不连续的L形氮化物间隔件，所述L形氮化物间隔件包括竖直的第一电介质间隔件148和水平的第二电介质间隔件154。非本征基极区134的侧壁上的第一电介质间隔件148未连接到第二电介质间隔件154，因此此L形氮化物间隔件148、154的竖直部分是不连续的。这一不连续性在稍后产生基极连接区136时具有重要性。
图5H示出了在外延前氧化物湿法蚀刻之后的半导体结构。执行短HF蚀刻以移除发射极窗口开口142的底部处的氧化物层116以及氧化物层170。厚氧化物层178的仍在第一电介质间隔件148上的部分178a部分地变薄，但非本征基极区134未暴露。厚氧化物层178的一部分178c仍填充先前由腔177限定的区域。在本实施例中，非本征基极区134的侧壁由第一电介质间隔件148保护，并且非本征基极区134的下表面由上电介质层132和氧化物部分178c保护。
图5I示出了在集电极衬底区108的一部分上生长硅选择性外延集电极区122之后在稍后阶段的半导体结构，所述部分暴露在发射极窗口开口142中。重要的是，在此过程中，非本征基极区134未暴露。
图5J示出了在通过植入n型掺杂剂并退火来形成选择性植入集电极(SIC)区110之后，在稍后阶段的半导体结构。在植入前，可以在半导体结构之上沉积薄屏蔽氧化物以降低集电极-基极电容。
图5K示出了在另外的外延前氧化物湿法蚀刻之后的半导体结构。执行HF湿法蚀刻以从厚氧化物层178移除剩余部分178c中的至少一部分(以及任选地，上电介质层132的另外的部分)从而暴露非本征基极区134的下表面，由此在非本征基极区134下和下电介质层130上方形成腔180。HF湿法蚀刻还移除覆盖L形间隔件的任何剩余的氧化物，即在第一电介质间隔件148和第二电介质间隔件154上，并且移除了在SIC植入之前沉积的任何氧化物。
图5L示出了在选择性外延集电极区122上以硅锗选择性外延基极区124(在本实施例中，p型掺杂基极区，因为半导体装置100是npn装置)的形式生长本征基极区124之后，在稍后阶段的半导体结构。这一生长还从非本征基极区134发生，从而产生了将本征基极区124耦合到非本征基极区134的基极连接区136。横向基极连接区136形成在不连续的L形间隔件的底部之上，即在第二电介质间隔件154之上，而不是在集电极区108、110之上，因此集电极-基极结电容较低。重要的是，在本实施例中，选择性外延生长是以两个单独的步骤执行的，即在非本征基极区134未暴露的同时形成选择性外延集电极区122(图5I)的步骤，随后至少部分地暴露非本征基极区134的下表面，然后是形成本征基极区124的步骤。因此，基极连接区136比选择性外延集电极和基极区以单个步骤生长时获得的基极连接区窄，否则这将会限制发射极的宽度。而且，基极连接区136完全在不连续的L形间隔件的底部之上，即在第二电介质间隔件154之上，从而降低了集电极-基极结电容。层126a是在本征基极区124之上的未掺杂硅封顶区，并且在基极选择性生长期间生长为未掺杂的硅。当发射极电极区140(如图1所示)在在稍后阶段沉积并退火时，n型掺杂将扩散到层126a中，使得其成为图1所示的n型发射极外延区126。
图6A到图6J示出了根据本发明的用于制造半导体装置的方法的另一个实施例的在各个制造阶段的图1的半导体装置100。为简单起见，围绕发射极窗口142的左手侧示出了与半导体装置100的仅一部分相对应的半导体结构。本实施例的方法最初遵循上文中参考图5A到图5E所描述的方法。
图6A示出了在第一氧化物湿法蚀刻之后的半导体结构并且对应于图5E。上电介质层132已经从非本征基极区134下面部分地移除，以部分地暴露非本征基极区134的与发射极窗口开口142相邻的下表面。在移除上电介质层132的区域中，非本征基极区134与下电介质层130之间产生腔177。
图6B示出了在发射极窗口开口142的表面和发射极窗口堆叠的上表面上沉积重p型原位掺杂非晶或多晶硅膜182之后，在稍后阶段的半导体结构。多晶硅薄膜182填充非本征基极区134下的腔177，所述腔177是当上电介质层132从此区域移除时产生的。
图6C示出了在对氮化物具有选择性的硅RIE蚀刻之后在稍后阶段的半导体结构，除了形成填充腔177的多晶硅插塞182a的部分182a之外，所述硅RIE蚀刻移除了所有多晶硅膜182。
图6D示出了在发射极窗口开口142的表面和发射极窗口堆叠的上表面上沉积厚氧化物层184之后，在稍后阶段的半导体结构。
图6E示出了在从发射极窗口开口142的底部移除下电介质层130从而使得下电介质层130的端部154横向延伸超过第一电介质间隔件148以位于发射极窗口开口142之下之后，在稍后阶段的半导体结构。这涉及氧化物RIE步骤，随后是氮化物RIE步骤。氧化物RIE步骤从发射极窗口开口142的底部和发射极窗口堆叠的顶部移除厚氧化物层184，从而将厚氧化物层184的一部分184a留在第一电介质间隔件148的侧壁上。氮化物RIE步骤移除发射极窗口区142的底部上下电介质层130的暴露部分从而在氧化物层116处停止，并且还移除氮化物层172。下电介质层130被厚氧化物层184的一部分184a遮蔽免于氮化物蚀刻的部分154保留并形成第二电介质间隔件154。竖直的第一电介质间隔件148和水平的第二电介质间隔件154一起形成上文中参考图5G所述的不连续的L形氮化物间隔件。
图6F示出了在外延前氧化物湿法蚀刻之后的半导体结构。执行短HF蚀刻以移除发射极窗口开口142的底部处的氧化物层116。还移除了发射极窗口堆叠的层170，并且使厚氧化物层184的仍在第一电介质间隔件148上的竖直部分184a部分地变薄，但是非本征基极区134未暴露。在本实施例中，非本征基极区134的侧壁和多晶硅插塞182a的侧壁分别由第一电介质间隔件148和厚氧化物层184a保护，而非本征基极区134的下表面被多晶硅插塞182a覆盖。
图6G示出了在集电极衬底区108的暴露在发射极窗口开口142中的部分上生长硅选择性外延集电极区122之后，在稍后阶段的半导体结构。重要的是，在此过程中，非本征基极区134未暴露。
图6H示出了在通过植入n型掺杂剂并退火来形成选择性植入集电极(SIC)区110之后，在稍后阶段的半导体结构。在植入前，可以在半导体结构之上沉积薄屏蔽氧化物以降低集电极-基极电容。
图6I示出了在另外的外延前氧化物湿法蚀刻之后的半导体结构。执行HF湿法蚀刻以从厚氧化物层184移除剩余的部分184a从而暴露多晶硅塞182a的侧壁。HF湿法蚀刻还移除覆盖L形间隔件的任何剩余的氧化物，即在第一电介质间隔件148和第二电介质间隔件154上，并且移除了在SIC植入之前沉积的任何氧化物。
图6J示出了在选择性外延集电极区122上以硅锗选择性外延基极区124(在本实施例中，p型掺杂基极区)的形式生长本征基极区124之后，在稍后阶段的半导体结构。这一生长还从多晶硅插塞182发生，从而产生了将多晶硅插塞182a耦合到本征基极区124的部分基极连接区136a。部分基极连接区136a和多晶硅插塞182a一起形成图1所示的半导体装置100的基极连接区136，从而将非本征基极区134耦合到本征基极区124。横向基极连接区136形成在不连续的L形间隔件的底部之上，即在第二电介质间隔件154之上，而不是在集电极区108、110之上，因此集电极-基极结电容较低。重要的是，在本实施例中，选择性外延生长是以两个单独的步骤执行的，即在非本征基极区134未暴露的同时形成选择性外延集电极区122(图6I)随后至少部分地暴露多晶硅插塞182a的侧壁的步骤，然后是形成选择性外延本征基极区124的步骤。因此，基极连接区136比选择性外延集电极和基极区以单个步骤生长时获得的基极连接区窄，否则这将会限制发射极的宽度。而且，基极连接区136完全在不连续的L形间隔件的底部之上，即在第二电介质间隔件154之上，从而降低了集电极-基极结电容。层126a是本征基极区124之上的未掺杂硅封顶区，如上文中结合图5L所描述的。
图7A到图7L示出了根据本发明的用于制造半导体装置的方法的另一个实施例的在各个制造阶段的图2的半导体装置200。为简单起见，围绕发射极窗口142的左手侧示出了与半导体装置200的仅一部分相对应的半导体结构。
图7A示出了在发射极窗口堆叠形成之后的半导体结构。发射极窗口堆叠的形成包括：以集电极衬底区108(例如，p--掺杂硅层)的形式提供半导体衬底；在集电极衬底区108上以15nm TEOS层的形式形成氧化物层116；在氧化物层116上以20nm氮化硅层的形式形成下电介质层230；在下电介质层230上以20nm多晶硅层的形式形成导电层231；在导电层231上以15nm二氧化硅(TEOS)的形式形成上电介质层232；以及在上电介质层132上以60nm多晶硅层的形式形成非本征基极区134。剩余的氧化物层144(例如15nm)、氮化物层146(例如40nm)、氧化物层170(例如15nm)、氮化物层172(例如20nm)和氧化物层174(例如15nm)是如上文中参考图5A所描述的方法那样顺序地形成在前面的每一层之上。图7A所示的结构与图5A所示的结构的区别在于，所述结构包括在下电介质层230上方和上电介质层232下方的导电层231。
图7B示出了在形成延伸穿过非本征基极区134的发射极窗口开口142之后，在稍后阶段的半导体结构。遮蔽半导体结构(例如使用常规光刻胶图案化)，之后使用RIE(反应离子蚀刻)经过层174、172、170、146、144和134蚀刻发射极窗口开口142以暴露上电介质层232的中心部分。
图7C示出了在发射极窗口开口142的表面和发射极窗口堆叠的上表面上沉积氮化硅层176之后，在稍后阶段的半导体结构。
图7D示出了在非本征基极区134的与发射极窗口开口142相邻的侧壁上形成第一电介质间隔件148之后，在稍后阶段的半导体结构。执行氮化物RIE以移除氮化物层176的一部分，从而将层176的一部分176a留在非本征基极区134的侧壁上，所述部分176a形成第一电介质间隔件148。
图7E示出了在第一氧化物湿法蚀刻之后在稍后阶段的半导体结构，在所述第一氧化物湿法蚀刻中，使用HF蚀刻来移除氧化物层174并从发射极窗口开口142的底部移除上电介质层232。HF蚀刻还从非本征基极区134下面部分地移除上电介质层232以便部分地暴露非本征基极区134的与发射极窗口开口142相邻的下表面。在移除上电介质层232的区域中，非本征基极区134与下电介质层231之间产生腔277。
图7F示出了在多晶硅RIE之后在稍后阶段的半导体结构，在所述多晶硅RIE中，导电层231从发射极窗口开口142的底部移除。
图7G示出了在发射极窗口开口142的表面和发射极窗口堆叠的上表面上沉积厚氧化物层278之后，在稍后阶段的半导体结构。厚氧化物层278填充腔277，所述腔277是当上电介质层232从此区域移除时在非本征基极区134与下电介质层231之间产生的。
图7H示出了在从发射极窗口开口142的底部移除下电介质层230从而使得下电介质层230的端部254横向延伸超过第一电介质间隔件148以位于发射极窗口开口142之下之后，在稍后阶段的半导体结构。这涉及氧化物RIE步骤，随后是氮化物RIE步骤。氧化物RIE步骤从发射极窗口开口142的底部和发射极窗口堆叠的顶部移除厚氧化物层178，从而将厚氧化物层278的一部分278a留在第一电介质间隔件148的侧壁上。氮化物RIE步骤移除下电介质层230在发射极窗口区142的底部上暴露的暴露部分以及氮化物层172，并在氧化物层116处停止。下电介质层230的被氧化物部分178a遮蔽免于氮化物蚀刻的部分254保留并形成第二电介质间隔件254。因此，形成了不连续的L形氮化物间隔件，所述L形氮化物间隔件包括竖直的第一电介质间隔件148和水平的第二电介质间隔件254。非本征基极区134的侧壁上的第一电介质间隔件148未连接到第二电介质间隔件254，因此此L形氮化物间隔件148、254的竖直部分是不连续的。这一不连续性在稍后产生基极连接区236时具有重要性。
图7I示出了在外延前氧化物湿法蚀刻之后的半导体结构，在所述外延前氧化物湿法蚀刻中，执行短HF蚀刻以移除发射极窗口开口142的底部处的氧化物层116。还移除了发射极窗口堆叠的层170，并且使厚氧化物层278的仍在第一电介质间隔件148上的竖直部分278a部分地变薄，但是未暴露非本征基极区134。在本实施例中，非本征基极区134的侧壁由第一电介质间隔件148保护，并且非本征基极区134的下表面由上电介质层232和先前由腔277限定的区域中厚氧化物层278的剩余部分278c保护。
图7J示出了在发射极窗口开口142中暴露的集电极衬底区108上生长硅选择性外延集电极区222并且随后通过植入n型掺杂剂和退火来形成选择性植入集电极(SIC)区110之后，在稍后阶段的半导体结构。重要的是，在此过程中，非本征基极区134未暴露。在植入前，可以在半导体结构之上沉积薄屏蔽氧化物以降低集电极-基极电容。
图7K示出了在另外的外延前氧化物湿法蚀刻之后的半导体结构。执行HF湿法蚀刻以从厚氧化物层178移除剩余的部分278a和278c(以及任选地，上电介质层232的另外部分)从而暴露非本征基极区134的下表面，由此在非本征基极区134下和下电介质层231上方形成腔280。HF湿法蚀刻还移除覆盖L形间隔件的任何剩余氧化物，即第一电介质间隔件148和第二电介质间隔件254，并且移除了在SIC植入前沉积的任何氧化物。
图7L示出了在选择性外延集电极区222上以硅锗选择性外延基极区224的形式生长本征基极区224之后，在稍后阶段的半导体结构。在本实施例中，本征基极区224是p型掺杂基极区，因为半导体装置200是npn装置。在本征基极区224生长期间，生长还从非本征基极区134和导电层231发生，从而填充了腔280并且产生了将本征基极区224耦合到非本征基极区134的基极连接区236。横向基极连接区236形成在不连续的L形间隔件的底部之上，即在第二电介质间隔件254之上，而不是在集电极区108、110之上，因此集电极-基极结电容较低。重要的是，在本实施例中，选择性外延生长是以两个单独的步骤执行的，即，生长选择性外延集电极区222(图7J)，其中非本征基极区134得到保护，随后在暴露非本征基极区134的下表面之后生长形成本征基极区224的选择性外延基极区224。因此，基极连接区236比选择性外延集电极和基极区以单个步骤生长时获得的基极连接区窄，否则这将会限制发射极的宽度。而且，基极连接区236完全在不连续的L形间隔件的底部之上，即在第二电介质间隔件254之上，从而降低了集电极-基极结电容。层226a是在本征基极区224之上的未掺杂硅封顶区，并且在基极选择性生长期间生长为未掺杂的硅。当发射极电极区140(如图2所示)在在稍后阶段沉积并退火时，n型掺杂将扩散到层226a中，使得其成为图2所示的n型发射极外延区226。
图8A到图8L示出了根据本发明的用于制造半导体装置的方法的另一个实施例的在各个制造阶段的图3的半导体装置300。为简单起见，围绕发射极窗口142的左手侧示出了与半导体装置300的仅一部分相对应的半导体结构。
图8A示出了在形成发射极窗口堆叠之后的半导体结构，所述形成如上文中结合图5A所描述的那样执行。
图8B示出了在形成延伸穿过非本征基极区134的发射极窗口142之后在稍后阶段的半导体结构，所述形成如上文中结合图5B所描述的那样执行。
图8C示出了在发射极窗口开口142的表面和发射极窗口堆叠的上表面上沉积氮化硅层376之后，在稍后阶段的半导体结构。氮化物膜376比图5C所示的氮化物层176厚。
图8D示出了在执行氮化物RIE以移除氮化物层376的一部分从而将层376的一部分376a留在非本征基极区134的竖直侧壁上之后的半导体结构。
图8E示出了在非本征基极区134的与发射极窗口开口142相邻的侧壁上形成第一电介质间隔件348完成之后的半导体结构。执行短氮化物湿法蚀刻以移除层376的一部分376a的下端从而暴露非本征基极层134的侧壁的一部分。湿法蚀刻还使一部分376a变薄，从而产生了第一电介质间隔件348。
图8F示出了在第一氧化物湿法蚀刻之后的在稍后阶段的半导体结构，在所述第一氧化物湿法蚀刻中，使用HF蚀刻从发射极窗口开口142的底部移除上电介质层132以及氧化物层174。HF蚀刻还从非本征基极区134下面部分地移除上电介质层132以便部分地暴露非本征基极区134的与发射极窗口开口142相邻的下表面。在移除上电介质层132的区域中，非本征基极区134与下电介质层130之间产生腔377。
图8G示出了在发射极窗口开口142的表面和发射极窗口堆叠的上表面上沉积厚氧化物层378之后，在稍后阶段的半导体结构。厚氧化物层378填充腔377，所述腔377是当上电介质层132从此区域移除时在非本征基极区134与下电介质层130之间产生的。
图8H示出了在从发射极窗口开口142的底部移除下电介质层130从而使得下电介质层130的端部354横向延伸超过第一电介质间隔件348以位于发射极窗口开口142之下之后，在稍后阶段的半导体结构。这涉及氧化物RIE步骤，随后是氮化物RIE步骤。氧化物RIE步骤从发射极窗口开口142的底部和发射极窗口堆叠的顶部移除厚氧化物层378的一部分，从而留下厚氧化物层378的仍在发射极窗口开口142的侧壁上和先前由腔377限定的区域中的部分378a。氮化物RIE步骤移除发射极窗口区142的底部上下电介质层130的暴露部分以及氮化物层172。氮化物RIE步骤在氧化物层116处停止。下电介质层130的被厚氧化物层376的一部分376a遮蔽免于氮化物蚀刻的部分354保留并形成第二电介质间隔件354。因此，形成了不连续的L形氮化物间隔件，所述L形氮化物间隔件包括竖直的第一电介质间隔件348和水平的第二电介质间隔件354。非本征基极区134的侧壁上的第一电介质间隔件348未连接到第二电介质间隔件354，因此此L形氮化物间隔件348、354的竖直部分是不连续的。这一不连续性在稍后产生基极连接区336时具有重要性。
图8I示出了在外延前氧化物湿法蚀刻之后的半导体结构。执行短HF蚀刻以移除发射极窗口开口142的底部处的氧化物层116以及氧化物层170。厚氧化物层378的仍在第一电介质间隔件348上的部分378a部分地变薄，但非本征基极区134未暴露。在本实施例中，非本征基极区134的侧壁由第一电介质间隔件348保护，并且非本征基极区134的下表面由上电介质层132和先前由腔377限定的区域中厚氧化物层378的剩余部分378c保护。
图8J示出了在发射极窗口开口142中暴露的集电极衬底区108上生长硅选择性外延集电极区322并且随后通过植入n型掺杂剂和退火来形成选择性植入集电极(SIC)区110之后，在稍后阶段的半导体结构。重要的是，在此过程中，非本征基极区134未暴露。在植入前，可以在半导体结构之上沉积薄屏蔽氧化物以降低集电极-基极电容。
图8K示出了在另外的外延前氧化物湿法蚀刻之后的半导体结构。执行HF湿法蚀刻以从厚氧化物层378移除剩余部分378c中的至少一部分(以及任选地，上电介质层132的另外的部分)从而暴露非本征基极区134的下表面，由此在非本征基极区134下和下电介质层130上方形成腔380。HF湿法蚀刻还移除覆盖L形间隔件的任何剩余氧化物，即第一电介质间隔件348和第二电介质间隔件354上，并且移除了在SIC植入前沉积的任何氧化物。
图8L示出了在选择性外延集电极区322上以硅锗选择性外延基极区324的形式生长本征基极区324之后，在稍后阶段的半导体结构。在本实施例中，本征基极区324是p型掺杂基极区，因为半导体装置300是npn装置。在本征基极区324生长期间，生长还从非本征基极区134的暴露侧壁发生，从而产生了将本征基极区324耦合到非本征基极区134的基极连接区336。横向基极连接区336形成在不连续的L形间隔件的底部之上，即在第二电介质间隔件354之上，而不是在集电极区108、110之上，因此集电极-基极结电容较低。重要的是，在本实施例中，选择性外延生长是以两个单独的步骤执行的，即，生长选择性外延集电极区322(图8J)，其中非本征基极区134得到保护，随后在暴露非本征基极区134的下表面之后生长形成本征基极区324的选择性外延基极区324。因此，基极连接区336比选择性外延集电极和基极区以单个步骤生长时获得的基极连接区窄，否则这将会限制发射极的宽度。而且，基极连接区336完全在不连续的L形间隔件的底部之上，即在第二电介质间隔件354之上，从而降低了集电极-基极结电容。层326a是在本征基极区324之上的未掺杂硅封顶区，并且在基极选择性生长期间生长为未掺杂的硅。当发射极电极区140在稍后阶段沉积并退火时，n型掺杂将扩散到层326a中，使得其成为图3所示的n型发射极外延区326。
图9A到图9I示出了根据本发明的用于制造半导体装置的方法的另一个实施例的在各个制造阶段的图4的半导体装置400。为简单起见，围绕发射极窗口142的左手侧示出了与半导体装置400的仅一部分相对应的半导体结构。
图9A示出了在发射极窗口堆叠形成之后的半导体装置。发射极窗口堆叠的形成包括：以集电极衬底区108(例如，p--掺杂硅层)的形式半导体衬底；在集电极衬底区108上以15nm TEOS层的形式形成氧化物层116；在氧化物层116上以20nm氮化硅层的形式形成下电介质层130；在下电介质层130上以15nm二氧化硅层(TEOS)的形式形成上电介质层432；以及在上电介质层432上以60nm多晶硅层的形式形成非本征基极区134。剩余的氧化物层144(例如15nm)、氮化物层146(例如40nm)、氧化物层170(例如15nm)、氮化物层172(例如20nm)和氧化物层174(例如15nm)是如上文中参考图5A所描述的方法那样顺序地形成在前面的每一层之上。图7A所示的结构与图5A所示的结构的区别在于，上电介质层432比图5A的上电介质层132薄。
图9B示出了在形成延伸穿过非本征基极区134的发射极窗口开口142之后在稍后阶段的半导体装置，所述形成如上文中结合图5B所描述的那样执行。
图9C示出了在发射极窗口开口142的表面和发射极窗口堆叠的上表面上沉积氮化硅层476之后，在稍后阶段的半导体结构。氮化物膜476比图5C所示的氮化物层176厚，并且采取等离子体氮化物膜的形式，所述等离子体氮化物膜在HF中具有较高蚀刻速率。这使氮化物层476的竖直部分与水平部分之间的接缝477处具有增强的湿法蚀刻速率。
图9D示出了在执行氮化物RIE以移除氮化物层476在发射极窗口142的底部上和发射极堆叠的上表面上的部分从而将层476的一部分476a留在非本征基极区134的竖直侧壁上之后的半导体结构。
图9E示出了在氧化物RIE步骤和随后的氮化物RIE步骤之后，在稍后阶段的半导体结构。氧化物RIE步骤从发射极窗口开口142的底部移除上电介质层432并从发射极堆叠的顶部移除氧化物层174。氮化物RIE步骤移除下电介质层130在发射极窗口区142的底部上暴露的部分并从发射极堆叠移除氮化物层172。氮化物RIE步骤在氧化物层116处停止。
图9F示出了在形成第一电介质间隔件448和第二电介质间隔件454完成之后，在稍后阶段的半导体结构。这涉及执行短HF湿法蚀刻以从发射极窗口142的底部移除氧化物层116并部分地蚀刻氮化物层476的仍在非本征基极区134的侧壁上的部分476a。通过对氮化物层476使用较低密度氮化物膜(即等离子体氮化物)，可以增强湿法蚀刻速率以在接缝477的区域中在氮化物间隔件的底部附近产生缺口479。变薄的部分476a形成第一电介质间隔件448。作为将一部分476a变薄以形成第一电介质间隔件448的结果，上电介质层130现在延伸超过第一电介质间隔件448以位于发射极窗口区142之下，从而提供第二电介质间隔件454。因此，形成了不连续的L形氮化物间隔件，所述L形氮化物间隔件包括竖直的第一电介质间隔件448和水平的第二电介质间隔件454。
图9G示出了在发射极窗口开口142中暴露的集电极衬底区108上生长硅选择性外延集电极区422并且随后通过植入n型掺杂剂并退火来形成选择性植入集电极(SIC)区110之后，在稍后阶段的半导体结构。重要的是，在此过程中，非本征基极区134未暴露。在植入前，可以在半导体结构之上沉积薄屏蔽氧化物以降低集电极-基极电容。
图9H示出了在外延前氧化物湿法蚀刻之后的半导体结构。执行HF湿法蚀刻从缺口479周围移除另外的氮化物以在第一电介质间隔件448中产生开口481从而暴露非本征基极区134的侧壁的一部分。HF湿法蚀刻还移除了在SIC植入之前沉积的任何氧化物。
图9I示出了在选择性外延集电极区422上以硅锗选择性外延基极区424的形式生长本征基极区424之后，在稍后阶段的半导体结构。在本实施例中，本征基极区424是p型掺杂基极区，因为半导体装置400是npn装置。在本征基极区424生长期间，生长还在开口481处从非本征基极区134的侧壁发生，从而产生了将本征基极区424耦合到非本征基极区134的基极连接区436。横向基极连接区436形成在不连续的L形间隔件的底部之上，即在第二电介质间隔件454之上，而不是在集电极区108、110之上，因此集电极-基极结电容较低。重要的是，在本实施例中，选择性外延生长是以两个单独的步骤执行的，即，生长选择性外延集电极区422(图9G)，其中非本征基极区134得到保护，随后在暴露非本征基极区134的下表面之后生长形成本征基极区424的选择性外延基极区424。因此，基极连接区436比选择性外延集电极和基极区以单个步骤生长时获得的基极连接区窄，否则这将会限制发射极的宽度。而且，基极连接区436完全在不连续的L形间隔件的底部之上，即在第二电介质间隔件454之上，从而降低了集电极-基极结电容。层426a是在本征基极区424之上的未掺杂硅封顶区，并且在基极选择性生长期间生长为未掺杂的硅。当发射极电极区140在稍后阶段沉积并退火时，n型掺杂将扩散到层426a中，使得其成为图4所示的n型发射极外延区426。
本领域技术人员应当了解，上述实施例仅通过举例的方式描述且并未在任何限制性意义上进行描述，并且可以在不偏离如随附权利要求所限定的本发明的范围的情况下进行各种变更和修改。

Claims (10)

1.一种半导体装置，其特征在于，其包括：
非本征基极区；
第一电介质间隔件，其在所述非本征基极区的与发射极窗口区相邻的侧壁的至少一部分上；
本征基极区；
基极连接区，其耦合所述本征基极区和所述非本征基极区；
集电极区，其位于所述本征基极区之下并且具有位于所述基极连接区之下的外围；以及
第二电介质间隔件，其将所述基极连接区与所述集电极区的至少所述外围分开；
其中所述第二电介质间隔件横向延伸超过所述第一电介质间隔件以位于所述发射极窗口区之下。
2.根据权利要求1所述的半导体装置，其特征在于，所述第二电介质间隔件通过上电介质层与所述非本征基极区间隔开。
3.根据权利要求2所述的半导体装置，其特征在于，所述第二电介质间隔件和所述上电介质层具有不同的蚀刻速率。
4.根据权利要求2或权利要求3所述的半导体装置，其特征在于，所述上电介质层包括氧化硅。
5.根据权利要求1到4中任一项所述的半导体装置，其特征在于，所述第二电介质间隔件包括氮化硅。
6.根据权利要求1到5中任一项所述的半导体装置，其特征在于，所述基极连接区的至少一部分位于所述非本征基极区之下。
7.根据权利要求1到6中任一项所述的半导体装置，其特征在于，所述基极连接区的至少一部分接触所述非本征基极区的侧壁。
8.一种用于制造半导体装置的方法，其特征在于，所述方法包括：
提供半导体衬底；
在所述衬底上或上方形成下电介质层；
在所述下电介质层上或上方形成上电介质层；
在所述上电介质层上或上方形成非本征基极区；
形成延伸穿过所述非本征基极区的开口；
在所述非本征基极区的与所述开口相邻的侧壁的至少一部分上形成第一电介质间隔件；
移除所述开口中所述上电介质层的一部分；
移除所述开口中所述下电介质层的一部分，从而使得所述下电介质层的一部分横向延伸超过所述第一电介质间隔件以位于所述开口之下，所述下电介质层提供第二电介质间隔件；
在所述开口中在所述衬底上或上方形成本征基极区，所述本征基极区形成在集电极区上或上方；以及
形成将所述本征基极区耦合到所述非本征基极区的基极连接区；
其中所述第二电介质间隔件将所述基极连接区与所述集电极区的至少外围分开。
9.根据权利要求8所述的方法，其特征在于，其进一步包括：在所述非本征基极区未暴露的同时在所述开口中在所述衬底上或上方形成选择性外延集电极区，随后，在所述开口中在所述衬底上或上方形成本征基极区的步骤之前，至少部分地暴露所述非本征基极区。
10.根据权利要求8或权利要求9所述的方法，其特征在于，所述移除所述开口中所述下电介质层的一部分从而使得所述下电介质层的一部分横向延伸超过所述第一电介质间隔件以位于所述开口之下的步骤包括以下中的至少一个：
(i)在所述第一电介质间隔件的所述侧壁上形成氧化物层，所述氧化物层延伸到所述下电介质层，然后移除所述开口中所述下电介质层的暴露部分；或
(ii)移除所述开口中所述下电介质层的一部分，然后使所述第一电介质间隔件变薄，从而使得所述下电介质层的一部分横向延伸超过所述第一电介质间隔件以位于所述开口之下。
CN201910234924.0A 2018-03-27 2019-03-27 半导体装置和制造半导体装置的方法 Active CN110310988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18164437.8 2018-03-27
EP18164437.8A EP3547371A1 (en) 2018-03-27 2018-03-27 Bipolar transistor and method of manufacturing a bipolar tranistor

Publications (2)

Publication Number Publication Date
CN110310988A true CN110310988A (zh) 2019-10-08
CN110310988B CN110310988B (zh) 2023-12-22

Family

ID=61837525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910234924.0A Active CN110310988B (zh) 2018-03-27 2019-03-27 半导体装置和制造半导体装置的方法

Country Status (3)

Country Link
US (1) US10825922B2 (zh)
EP (1) EP3547371A1 (zh)
CN (1) CN110310988B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750900A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 双极结型晶体管(bjt)及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018247B1 (en) * 2019-12-26 2021-05-25 Nxp Usa, Inc. Semiconductor device with a base link region and method therefor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126080A1 (en) * 2005-12-05 2007-06-07 International Business Machines Corporation Bipolar junction transistors (bjts) with second shallow trench isolation (sti) regions, and methods for forming same
US20090321788A1 (en) * 2008-06-26 2009-12-31 Freescale Semiconductor, Inc. Dielectric ledge for high frequency devices
US20130009280A1 (en) * 2011-07-06 2013-01-10 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
CN103022109A (zh) * 2012-12-20 2013-04-03 清华大学 局部氧化抬升外基区全自对准双极晶体管及其制备方法
CN103915334A (zh) * 2014-04-04 2014-07-09 中国电子科技集团公司第五十五研究所 高性能双层多晶硅双极型晶体管的制造方法
US20140217551A1 (en) * 2013-02-04 2014-08-07 International Business Machines Corporation Trench isolation for bipolar junction transistors in bicmos technology
CN104916668A (zh) * 2014-03-12 2015-09-16 恩智浦有限公司 双极晶体管器件及其制造方法
US20150357447A1 (en) * 2014-06-10 2015-12-10 International Business Machines Corporation Bipolar transistor with extrinsic base region and methods of fabrication

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924417B2 (ja) 1992-02-26 1999-07-26 日本電気株式会社 半導体装置
US7190046B2 (en) * 2004-03-29 2007-03-13 International Business Machines Corporation Bipolar transistor having reduced collector-base capacitance
CN101233604B (zh) * 2005-08-03 2011-10-05 Nxp股份有限公司 半导体器件及其制造方法
US7611955B2 (en) 2006-06-15 2009-11-03 Freescale Semiconductor, Inc. Method of forming a bipolar transistor and semiconductor component thereof
US7442616B2 (en) 2006-06-15 2008-10-28 Freescale Semiconductor, Inc. Method of manufacturing a bipolar transistor and bipolar transistor thereof
US8431966B2 (en) * 2008-05-21 2013-04-30 Nxp B.V. Method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby
DE102009001552A1 (de) 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126080A1 (en) * 2005-12-05 2007-06-07 International Business Machines Corporation Bipolar junction transistors (bjts) with second shallow trench isolation (sti) regions, and methods for forming same
US20090321788A1 (en) * 2008-06-26 2009-12-31 Freescale Semiconductor, Inc. Dielectric ledge for high frequency devices
US20130009280A1 (en) * 2011-07-06 2013-01-10 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
CN103022109A (zh) * 2012-12-20 2013-04-03 清华大学 局部氧化抬升外基区全自对准双极晶体管及其制备方法
US20140217551A1 (en) * 2013-02-04 2014-08-07 International Business Machines Corporation Trench isolation for bipolar junction transistors in bicmos technology
CN104916668A (zh) * 2014-03-12 2015-09-16 恩智浦有限公司 双极晶体管器件及其制造方法
CN103915334A (zh) * 2014-04-04 2014-07-09 中国电子科技集团公司第五十五研究所 高性能双层多晶硅双极型晶体管的制造方法
US20150357447A1 (en) * 2014-06-10 2015-12-10 International Business Machines Corporation Bipolar transistor with extrinsic base region and methods of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750900A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 双极结型晶体管(bjt)及其形成方法

Also Published As

Publication number Publication date
US20190305119A1 (en) 2019-10-03
US10825922B2 (en) 2020-11-03
EP3547371A1 (en) 2019-10-02
CN110310988B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
US8048734B2 (en) Bipolar transistor and method for making same
US9553177B2 (en) Vertically base-connected bipolar transistor
CN101960584B (zh) 半导体器件及其制造方法
KR101442378B1 (ko) 바이폴러 트랜지스터 구조 및 그 구조의 형성 방법
US7892910B2 (en) Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
US6972443B2 (en) Structure and method of forming a bipolar transistor having a self-aligned raised extrinsic base using link-up region formed from an opening therein
US8026146B2 (en) Method of manufacturing a bipolar transistor
TWI635572B (zh) 用於雙極電晶體的積體電路結構的製造
CN106206697A (zh) 绝缘体上硅（soi）衬底上的横向双极结型晶体管（bjt）
US10777668B2 (en) Bipolar junction transistors with a self-aligned emitter and base
US10128358B2 (en) Transistor having a monocrystalline connection
US6861323B2 (en) Method for forming a SiGe heterojunction bipolar transistor having reduced base resistance
CN110310988A (zh) 半导体装置和制造半导体装置的方法
US8946042B2 (en) Bipolar transistor manufacturing method, bipolar transistor and integrated circuit
JP2008527734A (ja) バイポーラトランジスタおよびその製造方法
US8173511B2 (en) Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
US7091578B2 (en) Bipolar junction transistors and methods of manufacturing the same
US11894450B2 (en) Lateral bipolar transistor with emitter and collector regions including portions within In-insulator layer cavities and method
US8916952B2 (en) Self-aligned emitter-base in advanced BiCMOS technology
US7368361B2 (en) Bipolar junction transistors and method of manufacturing the same
CN100424854C (zh) 双极晶体管及其制造方法
US10134637B1 (en) Method of forming a semiconductor component having multiple bipolar transistors with different characteristics
JPH04137733A (ja) バイポーラトランジスタおよびその製造方法
JP2006049345A (ja) バイポーラトランジスタおよびその製造方法
JP2006013186A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant