CN104282747A - 抑制谐波效应半导体结构及形成抑制谐波效应结构的方法 - Google Patents

抑制谐波效应半导体结构及形成抑制谐波效应结构的方法 Download PDF

Info

Publication number
CN104282747A
CN104282747A CN201310270870.6A CN201310270870A CN104282747A CN 104282747 A CN104282747 A CN 104282747A CN 201310270870 A CN201310270870 A CN 201310270870A CN 104282747 A CN104282747 A CN 104282747A
Authority
CN
China
Prior art keywords
layer
deep trench
semiconductor substrate
dielectric layer
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310270870.6A
Other languages
English (en)
Other versions
CN104282747B (zh
Inventor
陈东郁
杨国裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201310270870.6A priority Critical patent/CN104282747B/zh
Publication of CN104282747A publication Critical patent/CN104282747A/zh
Application granted granted Critical
Publication of CN104282747B publication Critical patent/CN104282747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

一种可抑制谐波效应的半导体结构及形成可抑制谐波效应的结构的方法。半导体结构包括半导体基板、装置、深沟槽、硅层及介电层。半导体基板包括半导体基板基底、埋入式介电层、表面半导体层及位于表面半导体层内的浅沟隔离层。装置设置于表面半导体层上。深沟槽邻近于装置并延伸通过浅沟隔离层及埋入式介电层而至半导体基板基底中。硅层设置于深沟槽下部中。硅层高度为与半导体基板基底顶表面高度相同或较低。介电层设于深沟槽中的硅层上。本发明形成可抑制谐波效应结构的方法，可于层间介电层形成前或后对半导体基板进行蚀刻，以形成如上述深沟槽，再于深沟槽中形成硅层。可利用硅层吸引住或攫获载流子或电荷，减缓寄生表面电荷，抑制谐波效应。

Description

抑制谐波效应半导体结构及形成抑制谐波效应结构的方法
技术领域
本发明涉及一种半导体技术，特别是涉及一种抑制半导体结构中的谐波效应的技术。
背景技术
于无线射频(radio frequency，RF)集成电路应用中，例如RF选频装置(RFswitch device)或功率放大器(power amplifier device)，其性能受到寄生表面电荷(parasitic surface charge)问题的影响。因为寄生表面电荷而产生谐波效应(harmonic effect)，进而影响装置效能。有数种晶片制作工艺技术用以解决此问题，例如使用绝缘层上覆盖半导体层(semiconductor-on-insulator，SOI)的晶片将电荷与高电阻晶片基板互相隔离。然而，当RF选频越高频时，对于寄生表面电荷所诱发的RF谐波效应更加敏感。此问题亟待解决。
发明内容
本发明的一目的在于提供一种可抑制谐波效应半导体结构及一种形成可抑制谐波效应的结构的方法，此种结构可抑制对于RF装置所产生的谐波效应。
于本发明的一方面，可抑制谐波效应半导体结构包括一半导体基板、一装置、一深沟槽、一硅层、及一介电层。半导体基板包括一半导体基板基底、位于半导体基板基底上的一埋入式介电层、位于埋入式介电层上的一表面半导体层、及位于表面半导体层内的一浅沟隔离层。装置设置于表面半导体层上。深沟槽邻近于装置并且延伸通过浅沟隔离层及埋入式介电层而至半导体基板基底中。硅层设置于深沟槽的下部中。硅层具有的高度为与半导体基板基底的顶表面高度实质上相同或较低。介电层设置于深沟槽中的硅层上。
于本发明的另一方面，形成可抑制谐波效应的结构的方法包括下列步骤。首先，提供一半导体基板。半导体基板包括一半导体基板基底、位于半导体基板基底上的一埋入式介电层、及位于埋入式介电层上的一表面半导体层。其次，形成一深沟槽，使深沟槽延伸通过表面半导体层及埋入式介电层至半导体基板基底中。然后，于深沟槽的一下部中形成一硅层。使硅层的高度与半导体基板基底的顶表面高度实质上同高或较低。然后，于深沟槽中的硅层上形成一介电层。
于本发明的又另一方面，形成可抑制谐波效应的结构的方法包括下列步骤。首先，提供一半导体基板及一装置。装置位于半导体基板上或半导体基板中。半导体基板包括一半导体基板基底、位于半导体基板基底上的一埋入式介电层、位于埋入式介电层上的一表面半导体层、及位于表面半导体层内的一浅沟隔离层。其次，形成一层间介电层，使层间介电层覆盖半导体基板。然后，形成一深沟槽，使深沟槽邻近于装置并延伸通过层间介电层、浅沟隔离层及埋入式介电层而至半导体基板基底中。深沟槽与浅沟隔离层对齐。然后，于深沟槽的一下部中形成一硅层，使硅层的高度与半导体基板基底的顶表面高度实质上同高或较低。然后，于深沟槽中的硅层上形成一介电层，介电层与硅层接触并与半导体基板基底的一部分接触。
于本发明中，硅层可作用如电荷释放层(charge release layer)或陷阱层(trap layer)，在埋入式介电层与半导体基板基底之间产生的电荷可被位于深沟槽下部中的硅层吸引住或攫获而电性中和，因此可减缓埋入式介电层与半导体基板基底之间的界面上的寄生表面电荷问题，抑制对应于RF装置而产生的谐波效应。
附图说明
图1至图5显示依据本发明的若干具体实施例的可抑制谐波效应的半导体结构的截面示意图；
图6显示依据本发明的另一具体实施例的可抑制谐波效应的半导体结构中的硅层形状的截面示意图；
图7至图9显示依据本发明的一具体实施例的形成可抑制谐波效应的结构的方法的截面示意图；
图10显示依据本发明的另一具体实施例的形成可抑制谐波效应的结构的方法的截面示意图；
图11显示依据本发明的一具体实施例的形成可抑制谐波效应的结构的方法的截面示意图。
主要元件符号说明
1、2、3  可抑制谐波效应的半导体结构
10       半导体基板          12          装置
14       深沟槽              16、36      硅层
18       介电层              20          半导体基板基底
22       埋入式介电层        24          表面半导体层
26       浅沟隔离层          28、30、38  顶表面
32       层间介电层          34          接触蚀刻停止层
40       硬掩模              42          垫氧化层
44       垫氮化硅层          46          图案化的光致抗蚀剂层
具体实施方式
图1至图5显示依据本发明的若干态样的若干具体实施例的可抑制谐波效应半导体结构的截面示意图。请参阅图1，依据本发明的一具体实施例的可抑制谐波效应的半导体结构1包括半导体基板10、装置12、深沟槽14、硅层16、及介电层18。半导体基板10包括半导体基板基底20、位于半导体基板基底20上的埋入式介电层(buried dielectric)22、位于埋入式介电层22上的表面半导体层24、及位于表面半导体层24内的浅沟隔离层26。半导体基板基底20可包括例如高阻值硅材料例如为非晶硅层或是具有硅锗(SiGe)层的硅基底，但不限于此。埋入式介电层22可包括例如氧化层。而埋入式氧化层(buried oxide)于此技术领域中可简称为BOX。表面半导体层24可包括例如硅。表面半导体层24位于埋入式介电层22上，即此技术领域中的绝缘层上覆盖半导体层的结构，简称SOI。
装置12可为例如金属氧半导体(MOS)场效晶体管，可供形成例如RF装置，设置于表面半导体层24上。MOS场效晶体管可如现有技术一般包括栅极结构、栅极介电层、间隙壁、源/漏极、及源/漏极延伸区。深沟槽14邻近于装置12并且延伸通过浅沟隔离层26及埋入式介电层22而至半导体基板基底20中。硅层16设置于深沟槽14的下部中。硅层16具有的高度为与半导体基板基底20的顶表面28高度实质上相同或较低。换言之，硅层16的顶表面30与半导体基板基底20的顶表面28位于同一高度，或是顶表面30比顶表面28低。介电层18设置于深沟槽14中的硅层16上。浅沟隔离层26可将由表面半导体层24形成的主动区电性隔离。浅沟隔离层26通常会在装置12形成之前先被形成，而深沟槽14后形成，深沟槽14穿过浅沟隔离层26，而形成如图1所示的结构，但不限于此。另外的态样是使深沟槽14穿过浅沟隔离层26，并与浅沟隔离层26侧壁重叠、或是沟槽宽度比浅沟隔离层26更宽，而有如图2所示的可抑制谐波效应的半导体结构2，在所示的截面示意图中已看不出有浅沟隔离层26的结构。或者，也可先不形成浅沟隔离层，而在形成深沟槽14后，以所填入的介电层18一并行使如浅沟隔离层的电性隔离功效。
图3显示依据本发明的又另一个态样的可抑制谐波效应的半导体结构3，其中，深沟槽14是在装置12上覆盖层间介电层32之后形成，因此深沟槽14通过层间介电层32、浅沟隔离层26、及埋入式介电层22而至半导体基板基底20中。另可依需要在形成层间介电层32之前，先形成一接触蚀刻停止层(contact etch stop layer，CESL)34覆盖装置12及半导体基板10。于此种先形成层间介电层32，然后形成深沟槽14的态样中，也可如图2所示的变化，使深沟槽14穿过浅沟隔离层26时与浅沟隔离层26侧壁重叠、或是沟槽宽度比浅沟隔离层26更宽；或者，也可先不形成浅沟隔离层，而在形成深沟槽14后，以所填入的介电层18一并行使如浅沟隔离层的电性隔离功效。因此，介电层18可包括一般在浅沟隔离结构用的介电材料。
于图1至图3显示的可抑制谐波效应的半导体结构1、2及3中，深沟槽14的下部具有一由深沟槽的侧壁与底部形成的角度，该深沟槽形状于这些例示中为实质连续壁形状，但本发明并不局限于此，而可为其他形状，例如，图4所示的深沟槽14的下部位于半导体基板基底20中的部分，其截面形状具有多边形，图5所示的深沟槽14的下部位于半导体基板基底20中的部分，其截面形状具有碗形。
值得注意的是，上述半导体结构中，硅层16可包括经过离子注入制作工艺而形成的离子注入的多晶硅、未经过离子注入制作工艺的多晶硅、经过离子注入制作工艺而形成的离子注入的非晶硅、或未经过离子注入制作工艺的非晶硅。较佳为硅层16包括经过离子注入制作工艺的非晶硅，这样可具有更多的电荷攫获区。于一种情况是，当依据本发明的半导体结构应用于RF选频装置时，因半导体结构上方的层间介电层上方设置有金属层例如金属内连线时，金属层受RF影响可产生电磁波，电磁波对BOX/半导体基板基底诱生电荷，为自由电荷(free charge)，设置于深沟槽中的硅层可捕攫这些电荷。
于依据本发明的又另一态样，如图6所示，于半导体结构中，硅层36具有的高度低于半导体基板基底的顶表面28；换言之，硅层36的顶表面38低于半导体基板基底20的顶表面28。于依据本发明的一具体实施例，深沟槽的深度较佳低于半导体基板基底的顶表面约0.1至2微米，而硅层的顶表面可与半导体基板基底的顶表面同高或较低，较佳的情况是，硅层的顶表面可低于半导体基板基底的顶表面约0至1微米。「0」表示同高度。换言之，介电层18的底部可凹陷或可不凹陷于半导体基板基底20中。另一较佳的情况是，硅层的厚度大于等于深沟槽的底部与半导体基板基底的顶表面距离的一半。
下述说明依据本发明的一具体实施例的形成可抑制谐波效应的结构的方法。请参阅图7至图9。如图7所示，首先，提供半导体基板10。半导体基板10包括半导体基板基底20、位于半导体基板基底20上的埋入式介电层22、及位于埋入式介电层22上的表面半导体层24。其次，形成一深沟槽14，使深沟槽14延伸通过表面半导体层24及埋入式介电层22至半导体基板基底20中。形成深沟槽14的步骤，可包括例如在表面半导体层24上形成硬掩模40，经由硬掩模40对半导体基板10进行蚀刻，将表面半导体层24及埋入式介电层22蚀穿并蚀刻至半导体基板基底20中而形成深沟槽14。硬掩模40可包括例如垫氧化层42与垫氮化硅层44，其可例如经由形成图案化的光致抗蚀剂层46蚀刻而形成图案。
然后，如图8所示，可先移除图案化的光致抗蚀剂层46。然后，于深沟槽14的下部中形成硅层16。形成硅层16的方式可为例如毯覆式的沉积，以于深沟槽14中沉积而填满一硅层，可使此硅层延伸至垫氮化硅层44上。然后，进行一平坦化制作工艺，例如化学机械研磨制作工艺，停止于硬掩模40，即，利用该化学机械研磨对垫氮化硅层44具有低去除速率而停止于垫氮化硅层44，得到平坦的硅层表面。然后，仍经由硬掩模40对硅层进行回蚀刻，获得硅层16。使经过回蚀刻后的硅层16的高度与半导体基板基底20的顶表面28高度实质上同高或较低。或不使用化学机械研磨而直接利用回蚀刻步骤得到需要的硅层高度。
上述硅层的形成可利用例如低压化学气相沉积法(LPCVD)，以形成多晶硅材料，或是例如低压化学气相沉积法但以较低温度例如500℃以形成非晶硅。
然后，如图9所示，于深沟槽14中的硅层16上形成介电层18。形成介电层18的方式可为例如于深沟槽14中沉积而填满一介电层，其可包括例如浅沟隔离结构所适用的介电材料，可使此介电层延伸至垫氮化硅层44上。然后，进行一平坦化制作工艺，例如化学机械研磨制作工艺，停止于硬掩模40，即，停止于垫氮化硅层44，得到介电层18，其具有平坦的表面。
图7至图9显示的态样是所形成的深沟槽14的宽度与已存在的浅沟隔离层同宽或更宽，因此所得结构中未显现出浅沟隔离层。或者是另一种情况，浅沟隔离层尚未形成。
图10显示另一具体实施例，其中，浅沟隔离层26已先存在于半导体基板10的表面半导体层24中，经由硬掩模40进行蚀刻，而获得深沟槽14，其通过浅沟隔离层26、埋入式介电层22而至半导体基板基底20中。
于本发明的又另一方面，依据本发明的仍另一具体实施例的形成可抑制谐波效应的结构的方法，其在形成层间介电层之后才行成深沟槽。请参阅图11，首先，提供半导体基板10及装置12。装置12位于半导体基板10上或半导体基板10中。半导体基板10包括半导体基板基底20、位于半导体基板基底20上的埋入式介电层22、位于埋入式介电层22上的表面半导体层24、及位于表面半导体层内的浅沟隔离层26。其次，形成层间介电层32，使层间介电层32覆盖半导体基板10，此包括覆盖装置12。然后，形成深沟槽14，使深沟槽14邻近于装置12并延伸通过层间介电层32、浅沟隔离层26及埋入式介电层22而至半导体基板基底20中。深沟槽14与浅沟隔离层26对齐，换言之，深沟槽14与浅沟隔离层26实质上侧壁重叠。
于此具体实施例中，形成深沟槽14的步骤，可为例如在层间介电层32上形成硬掩模40，经由硬掩模40进行蚀刻，以将层间介电层32、浅沟隔离层26及埋入式介电层22蚀穿并蚀刻至半导体基板基底20中而形成深沟槽14。然后，可如上述具体实施例利用硬掩模40进行形成硅层16及介电层18的步骤。或者，可与上述具体实施例不同而将硬掩模40先予以移除，而利用层间介电层做为停止层。例如，形成硅层的方式可为例如于深沟槽14中沉积而填满硅层并延伸至层间介电层32上。然后，进行一平坦化制作工艺，例如化学机械研磨制作工艺，停止于层间介电层32，得到平坦的硅层表面。然后，对硅层进行回蚀刻，获得所欲厚度的硅层。而，形成介电层的方式可为例如于深沟槽14中沉积而填满一介电层，其可包括例如浅沟隔离结构所适用的介电材料，可使此介电层延伸至层间介电层32上。然后，进行一平坦化制作工艺，例如化学机械研磨制作工艺，将层间介电层32与此介电层一起平坦化。可使介电层与硅层接触并与半导体基板基底的一部分接触，因此，硅层与半导体基板基底可为彼此电性隔离的状态。
上述各方法中，值得注意的是，于形成硅层后(如图8所示的硅层16)，可对硅层的表面先进行离子注入制作工艺，然后再于其上形成介电层。或者，于形成硅层之前(如图7及图11所示的硅层16)，可先对深沟槽14底部的半导体基板基底20表面进行离子注入制作工艺。注入的离子可包括例如质子或钝性气体(inert gas)离子，钝性气体离子包括例如氩离子、氪离子、氮离子、氙离子、氖离子、碳离子、氧离子等。注入的剂量可为例如1014至1016cm-2。半导体基板基底20表面包括深沟槽14的底部与侧壁。较佳先对深沟槽14底部的半导体基板基底20表面进行离子注入制作工艺，使用的剂量可相对较高。
又值得注意的是，硅层可包括多晶硅，且于形成硅层后，对多晶硅进行离子注入制作工艺而使多晶硅非晶化。如此，应可使硅层具有更多的电荷攫获区。
另外，在形成深沟槽14时，可包括进行非等向（各向异性）蚀刻制作工艺，可使深沟槽14具有实质上连续壁形状。或者，在形成深沟槽14时，可先进行非等向蚀刻制作工艺，然后，再进行等向（各向同性）蚀刻制作工艺，可使深沟槽的下部的一截面具有碗形的形状。等向蚀刻制作工艺可为例如干式等离子体蚀刻，或是使用HF或稀HF蚀刻液的湿式蚀刻。或者，在形成深沟槽14时，可先进行非等向蚀刻制作工艺，然后，进行例如使用具有氢氧化四甲铵(tetramethylammonium hydroxide，TMAH)或氢氧化钾(KOH)成分的溶液对硅层蚀刻，利用该类溶液对多晶硅层不同晶面蚀刻速率不同的非等向湿式蚀刻制作工艺，可使深沟槽的下部的一截面具有多边形的形状，例如类似钻石或菱形的形状。另外，在形成深沟槽14后可于深沟槽14的侧壁形成一层介电质,该介电质可为氧化硅、氮氧化硅或者为氮化硅。该介电质可以保护暴露于深沟槽侧壁的表面半导体层例如硅层免于被蚀刻。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (24)

1.一种可抑制谐波效应的半导体结构，包括：
半导体基板，其包括：
半导体基板基底，
埋入式介电层，其位于该半导体基板基底上，
表面半导体层，其位于该埋入式介电层上，及
浅沟隔离层，其位于该表面半导体层内；
装置，其设置于该表面半导体层上；
深沟槽，其邻近于该装置并且延伸通过该浅沟隔离层及该埋入式介电层至该半导体基板基底中；
硅层，其设置于该深沟槽的下部中，该硅层的一顶表面高度与该半导体基板基底的顶表面高度实质上相同或较低；以及
介电层，其设置于该深沟槽中的该硅层上。
2.如权利要求1所述的可抑制谐波效应的半导体结构，其中，该深沟槽的下部具有实质连续壁形状、或以其一截面来看为多边形或碗形。
3.如权利要求1所述的可抑制谐波效应的半导体结构，其中，该硅层包括经过离子注入制作工艺而形成的离子注入的多晶硅。
4.如权利要求1所述的可抑制谐波效应的半导体结构，其中，该硅层包括未经过离子注入制作工艺的多晶硅。
5.如权利要求1所述的可抑制谐波效应的半导体结构，其中，该硅层包括经过离子注入制作工艺而形成的离子注入的非晶硅。
6.如权利要求1所述的可抑制谐波效应的半导体结构，其中，该硅层包括未经过离子注入制作工艺的非晶硅。
7.一种形成可抑制谐波效应的结构的方法，包括：
提供一半导体基板，该半导体基板包括：
半导体基板基底，
埋入式介电层，其位于该半导体基板基底上，及
表面半导体层，其位于该埋入式介电层上；
形成一深沟槽，使其延伸通过该表面半导体层及该埋入式介电层至该半导体基板基底中；
于该深沟槽的一下部中形成一硅层，使该硅层的顶表面高度与该半导体基板基底的顶表面高度实质上同高或较低；以及
于该深沟槽中的该硅层上形成一介电层。
8.如权利要求7所述的形成可抑制谐波效应的结构的方法，进一步，于形成该硅层后，包括对该硅层的表面进行离子注入制作工艺。
9.如权利要求7所述的形成可抑制谐波效应的结构的方法，进一步，于形成该硅层之前，包括对该深沟槽底部的半导体基板基底表面进行离子注入制作工艺。
10.如权利要求7所述的形成可抑制谐波效应的结构的方法，其中，该硅层包括多晶硅，且于形成该硅层后，对该多晶硅进行离子注入制作工艺而使该多晶硅非晶化。
11.如权利要求7所述的形成可抑制谐波效应的结构的方法，其中，形成该深沟槽的步骤包括进行非等向蚀刻制作工艺，以使该深沟槽具实质连续壁形状。
12.如权利要求7所述的形成可抑制谐波效应的结构的方法，其中，形成该深沟槽的步骤包括先进行非等向蚀刻制作工艺之后，再进行等向蚀刻制作工艺，以使该深沟槽的下部的一截面具有碗形的形状。
13.如权利要求7所述的形成可抑制谐波效应的结构的方法，其中，形成该深沟槽的步骤包括：
于该表面半导体层上形成一硬掩模，其具有图案；
经由该硬掩模对该表面半导体层、该埋入式介电层、及该半导体基板基底蚀刻而形成该深沟槽；以及
移除该硬掩模层。
14.如权利要求13所述的形成可抑制谐波效应的结构的方法，其中，形成该硅层的步骤包括：
于移除该硬掩模层前，进行一毯覆式沉积以于该深沟槽中填入硅，进行一化学机械研磨制作工艺并停止于该硬掩模层，及对该硅层进行回蚀刻。
15.如权利要求14所述的形成可抑制谐波效应的结构的方法，其中，形成该介电层的步骤包括：
于移除该硬掩模层之前，于该深沟槽中填入浅沟隔离结构用的介电层；及进行一化学机械研磨制作工艺并停止于该硬掩模层。
16.一种形成可抑制谐波效应的结构的方法，包括：
提供一半导体基板及一装置，该装置位于该半导体基板上或该半导体基板中，该半导体基板包括：
半导体基板基底，
埋入式介电层，其位于该半导体基板基底上，
表面半导体层，其位于该埋入式介电层上，及
浅沟隔离层，其位于该表面半导体层内；
形成一层间介电层，使其覆盖该半导体基板；
形成一深沟槽，使其邻近于该装置并延伸通过该层间介电层、该浅沟隔离层及该埋入式介电层至该半导体基板基底中，其中该深沟槽与该浅沟隔离层对齐；
于该深沟槽的一下部中形成一硅层，使该硅层的高度与该半导体基板基底的顶表面高度实质上同高或较低；以及
于该深沟槽中的该硅层上形成一介电层，该介电层与该硅层接触并与该半导体基板基底的一部分接触。
17.如权利要求16所述的形成可抑制谐波效应的结构的方法，进一步，于形成该硅层后，包括对该硅层的表面进行离子注入制作工艺。
18.如权利要求16所述的形成可抑制谐波效应的结构的方法，进一步，于形成该硅层之前，包括对该深沟槽底部的半导体基板基底表面进行离子注入制作工艺。
19.如权利要求16所述的形成可抑制谐波效应的结构的方法，其中，该硅层包括多晶硅，于形成该硅层后，进一步包括对该多晶硅进行离子注入制作工艺而使该多晶硅非晶化。
20.如权利要求16所述的形成可抑制谐波效应的结构的方法，其中，形成该深沟槽的步骤包括进行非等向蚀刻制作工艺，以使该深沟槽具实质连续壁形状。
21.如权利要求16所述的形成可抑制谐波效应的结构的方法，其中，形成该深沟槽的步骤包括先进行非等向蚀刻制作工艺之后，再进行等向蚀刻制作工艺，以使该深沟槽的下部的一截面具有碗形的形状。
22.如权利要求16所述的形成可抑制谐波效应的结构的方法，其中，形成该深沟槽的步骤包括：
于该层间介电层上形成一硬掩模，其具有一图案，
经由该硬掩模对该层间介电层、该表面半导体层、该埋入式介电层、及该半导体基板基底蚀刻而形成该深沟槽，及
移除该硬掩模层。
23.如权利要求22所述的形成可抑制谐波效应的结构的方法，其中，形成该硅层的步骤包括：
进行一毯覆式沉积以于该深沟槽中填入硅；
进行一化学机械研磨制作工艺并停止于该层间介电层；及
对该硅层进行回蚀刻。
24.如权利要求23所述的形成可抑制谐波效应的结构的方法，其中，形成该介电层的步骤包括：
于该深沟槽中的该硅层上填入浅沟隔离结构用的介电层；及
进行一化学机械研磨制作工艺以将该介电层平坦化。
CN201310270870.6A 2013-07-01 2013-07-01 抑制谐波效应半导体结构及形成抑制谐波效应结构的方法 Active CN104282747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310270870.6A CN104282747B (zh) 2013-07-01 2013-07-01 抑制谐波效应半导体结构及形成抑制谐波效应结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310270870.6A CN104282747B (zh) 2013-07-01 2013-07-01 抑制谐波效应半导体结构及形成抑制谐波效应结构的方法

Publications (2)

Publication Number Publication Date
CN104282747A true CN104282747A (zh) 2015-01-14
CN104282747B CN104282747B (zh) 2018-11-20

Family

ID=52257457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310270870.6A Active CN104282747B (zh) 2013-07-01 2013-07-01 抑制谐波效应半导体结构及形成抑制谐波效应结构的方法

Country Status (1)

Country Link
CN (1) CN104282747B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994537A (zh) * 2017-12-29 2019-07-09 联华电子股份有限公司 半导体元件及其制作方法
CN110021559A (zh) * 2018-01-09 2019-07-16 联华电子股份有限公司 半导体元件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455902B1 (en) * 2000-12-06 2002-09-24 International Business Machines Corporation BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications
CN102420216A (zh) * 2010-09-24 2012-04-18 台湾积体电路制造股份有限公司 具有基板通孔的噪声去耦合结构
US20130134491A1 (en) * 2011-11-30 2013-05-30 International Business Machines Corporation Polysilicon/metal contact resistance in deep trench
CN103137705A (zh) * 2011-12-05 2013-06-05 瑞萨电子株式会社 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455902B1 (en) * 2000-12-06 2002-09-24 International Business Machines Corporation BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications
CN102420216A (zh) * 2010-09-24 2012-04-18 台湾积体电路制造股份有限公司 具有基板通孔的噪声去耦合结构
US20130134491A1 (en) * 2011-11-30 2013-05-30 International Business Machines Corporation Polysilicon/metal contact resistance in deep trench
CN103137705A (zh) * 2011-12-05 2013-06-05 瑞萨电子株式会社 半导体装置及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994537A (zh) * 2017-12-29 2019-07-09 联华电子股份有限公司 半导体元件及其制作方法
CN109994537B (zh) * 2017-12-29 2022-09-06 联华电子股份有限公司 半导体元件及其制作方法
US11521891B2 (en) 2017-12-29 2022-12-06 United Microelectronics Corp. Semiconductor device comprising a deep trench isolation structure and a trap rich isolation structure in a substrate and a method of making the same
CN110021559A (zh) * 2018-01-09 2019-07-16 联华电子股份有限公司 半导体元件及其制作方法
CN110021559B (zh) * 2018-01-09 2021-08-24 联华电子股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
CN104282747B (zh) 2018-11-20

Similar Documents

Publication Publication Date Title
US9299601B2 (en) SOI RF device and method for forming the same
JP2008533705A (ja) 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製
CN111524795A (zh) 自对准双重图形化方法及其形成的半导体结构
CN103151293B (zh) 射频传输结构的形成方法
CN101924110B (zh) 一种体区接触的soi晶体管结构及其制备方法
US9378998B2 (en) Semiconductor structure and method of forming a harmonic-effect-suppression structure
KR20110052206A (ko) 소자 분리 구조물을 갖는 반도체 소자
US8987070B2 (en) SOI device with embedded liner in box layer to limit STI recess
US9343353B2 (en) SOI structure for signal isolation and linearity
US20120122303A1 (en) Semiconductor structure having wide and narrow deep trenches with different materials
CN104282747A (zh) 抑制谐波效应半导体结构及形成抑制谐波效应结构的方法
US10529854B1 (en) Semiconductor device and method for fabricating the same
CN103681275A (zh) 一种具有高度可控鳍片的半导体器件以及制备方法
CN107799470A (zh) 一种半导体器件及其制造方法、电子装置
TW200727389A (en) Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device
US8969171B2 (en) Method of making deep trench, and devices formed by the method
CN112786524B (zh) 半导体器件的形成方法
CN103413777B (zh) 深沟槽填充结构及其制作方法
CN105405809A (zh) 一种快闪存储器的制造方法
CN104425350A (zh) 一种半导体器件及其制造方法
US8927387B2 (en) Robust isolation for thin-box ETSOI MOSFETS
KR100949269B1 (ko) 반도체 소자의 제조방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN109994384B (zh) 半导体结构及其形成方法
CN104851777B (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant