CN111524795A - 自对准双重图形化方法及其形成的半导体结构 - Google Patents

自对准双重图形化方法及其形成的半导体结构 Download PDF

Info

Publication number
CN111524795A
CN111524795A CN201910108679.9A CN201910108679A CN111524795A CN 111524795 A CN111524795 A CN 111524795A CN 201910108679 A CN201910108679 A CN 201910108679A CN 111524795 A CN111524795 A CN 111524795A
Authority
CN
China
Prior art keywords
layer
etching process
mask
mask layer
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910108679.9A
Other languages
English (en)
Other versions
CN111524795B (zh
Inventor
刘继全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910108679.9A priority Critical patent/CN111524795B/zh
Publication of CN111524795A publication Critical patent/CN111524795A/zh
Application granted granted Critical
Publication of CN111524795B publication Critical patent/CN111524795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种自对准双重图形化方法及其形成的半导体结构，其中方法包括：提供基底，所述基底表面具有待刻蚀材料层和位于待刻蚀材料层表面的若干相互分立的牺牲层；在所述牺牲层的侧壁表面形成第一掩膜层；形成所述第一掩膜层之后，在所述第一掩膜层侧壁表面形成第二掩膜层，且所述第二掩膜层和第一掩膜层的材料不同；形成所述第二掩膜层之后，去除所述牺牲层。所述自对准双重图形化方法的可靠性较高。

Description

自对准双重图形化方法及其形成的半导体结构
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种自对准双重图形化方法及其形成的半导体结构。
背景技术
随着半导体技术的不断进步，半导体器件的工艺节点正在不断减小。然而，由于受到现有的光刻工艺精度的限制，以现有的光刻工艺形成的掩膜图形难以满足半导体器件特征尺寸持续减小的需求，遏制了半导体技术的发展。
为了在现有的光刻工艺的基础上，能够进一步缩小半导体器件的尺寸，现有技术提出了一种双重图形化工艺。其中，尤其以自对准双重图形化(Self-Aligned DoublePatterning，SADP)工艺因其工艺简单而被广泛应用。
然而，现有的自对准双重图形化方法可靠性较差。
发明内容
本发明解决的技术问题是提供一种自对准双重图形化方法，以提高自对准双重图形化方法可靠性。
为解决上述技术问题，本发明实施例提供一种自对准双重图形化方法，包括：提供基底，所述基底表面具有待刻蚀材料层和位于待刻蚀材料层表面的若干相互分立的牺牲层；在所述牺牲层的侧壁表面形成第一掩膜层；形成所述第一掩膜层之后，在所述第一掩膜层侧壁表面形成第二掩膜层，且所述第二掩膜层和第一掩膜层的材料不同；形成所述第二掩膜层之后，去除所述牺牲层。
可选的，所述第一掩膜层的材料包括：氧化硅、氮化硅或者氮氧化硅。
可选的，所述第二掩膜层的材料包括：氧化硅、氮化硅或者氮氧化硅。
可选的，所述牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。
可选的，所述待刻蚀材料层可以为单层材料层或多层堆叠的材料层。
可选的，所述牺牲层沿垂直于基底表面方向上的尺寸为：200埃～1000埃。
可选的，所述牺牲层的形成方法包括：在待刻蚀材料层表面形成牺牲材料膜；在所述牺牲材料膜表面形成光刻胶层，所述光刻胶层暴露出部分牺牲材料膜顶部表面；以所述光刻胶层为掩膜，刻蚀所述牺牲材料膜，直至暴露出待刻蚀材料层顶部表面，形成所述牺牲层。
可选的，所述第一掩膜层的形成方法包括：在所述待刻蚀材料层表面形成第一掩膜材料层，且所述第一掩膜材料层覆盖牺牲层顶部表面和侧壁表面；回刻蚀所述第一掩膜材料层，直至暴露出待刻蚀材料层顶部表面和牺牲层顶部表面，形成所述第一掩膜层。
可选的，所述第二掩膜层的形成方法包括：在所述待刻蚀材料层表面形成第二掩膜材料层，且所述第二掩膜材料层覆盖第一掩膜层的顶部表面和侧壁表面；回刻蚀所述第二掩膜材料，直至暴露出待刻蚀材料层顶部表面和牺牲层顶部表面，形成所述第二掩膜层。
可选的，所述第一掩膜层沿若干牺牲层排列方向上的尺寸为：100埃～500埃。
可选的，所述第二掩膜层沿若干牺牲层排列方向上的尺寸为：50埃～200埃。
可选的，去除所述牺牲层的方法包括：进行第三刻蚀工艺，去除牺牲层，直至暴露出待刻蚀材料层；暴露出待刻蚀材料层之后，进行第四刻蚀工艺，将第三刻蚀工艺产生的副产物去除。
可选的，所述第三刻蚀工艺和所述第四刻蚀工艺对所述第一掩膜层的总刻蚀量小于50埃；所述第三刻蚀工艺和所述第四刻蚀工艺对所述第二掩膜层的总刻蚀量小于50埃；所述第三刻蚀工艺和所述第四刻蚀工艺对所述待刻蚀材料层的总刻蚀量小于50埃。
可选的，所述第三刻蚀工艺为各向异性的干法刻蚀工艺；所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括：Cl2、HBr和CF4，气体的流量范围为100标准毫升/分钟～1000标准毫升/分钟，射频功率为200瓦～1000瓦，温度为20摄氏度～100摄氏度。
可选的，所述第四刻蚀工艺为湿法清洗工艺；所述湿法清洗工艺的参数包括：刻蚀溶液包括：NH3H2O和H2O2，时间为60秒～300秒。
可选的，还包括：去除牺牲层之后，进行第一刻蚀工艺，去除第二掩膜层，直至暴露出待刻蚀材料层表面；去除第二掩膜层之后，进行第二刻蚀工艺，以所述第一掩膜层为掩膜刻蚀所述待刻蚀材料层，直至暴露出基底表面，形成若干相互分立的刻蚀层。
可选的，所述第一刻蚀工艺对第一掩膜层、以及待刻蚀材料层的刻蚀量小于50埃；所述第一刻蚀工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的参数包括：采用的刻蚀气体包括：CCl4、CF4、C4F8，气体的流量范围为100标准毫升/分钟～1000标准毫升/分钟，射频功率为200瓦～1000瓦，温度为20摄氏度～100摄氏度。
可选的，所述第二刻蚀工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的参数包括：采用的刻蚀气体包括：CCl4、CF4、C4F8，气体的流量范围为100标准毫升/分钟～1000标准毫升/分钟，射频功率为200瓦～1000瓦，温度为20摄氏度～100摄氏度。
可选的，所述第一刻蚀工艺和第二刻蚀工艺在同一刻蚀机台中进行，且第一刻蚀工艺和第二刻蚀工艺的间隔时间小于10分钟。
本发明还提供一种采用上述任一项方法形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的自对准双重图形化方法中，通过在第一掩膜层侧壁表面形成第二掩膜层，使得具有一定厚度的所述第二掩膜层对其覆盖的第一掩膜层能够起到较好的支撑作用。当去除牺牲层时，由于第二掩膜层对第一掩膜层具有较好的支撑能力，使得所述第一掩膜层不容易发生倾倒。由于所述第二掩膜层覆盖于第一掩膜层一侧的侧壁表面，所述第二掩膜层能够保护其覆盖的第一掩膜层一侧侧壁表面，从而使第一掩膜层底部和待刻蚀材料层表面之间被刻蚀损耗较少，有利于防止第一掩膜层底部和待刻蚀材料层表面之间的结合力减少过多，使得第一掩膜层不容易发生倾倒，从而提高自对准双重图形化方法可靠性。
进一步，所述第一刻蚀工艺是各向异性的干法刻蚀工艺，由于各向异性的干法刻蚀工艺为沿垂直于基底表面方向进行的刻蚀，沿平行于基底表面方向的横向刻蚀能力较弱，因此，所述第一刻蚀工艺去除第二掩膜层时，对第一掩膜层底部和待刻蚀材料层表面之间的刻蚀较少，有利于防止所述第一掩膜层底部和待刻蚀材料层之间的结合力减少过多，使得第一掩膜层不容易发生倾倒，从而提高自对准双重图形化方法可靠性。
进一步，所述第二刻蚀工艺是各向异性的干法刻蚀工艺，所述各向异性的干法刻蚀工艺沿垂直于基底表面方向进行的刻蚀，沿平行于基底表面方向的横向刻蚀能力较弱，因此，所述第二刻蚀工艺刻蚀待刻蚀材料层时，对第一掩膜层底部和待刻蚀材料层表面之间的刻蚀减少，有利于防止所述第一掩膜层底部和待刻蚀材料层表面之间的结合力减少过多，使得第一掩膜层不容易发生倾倒，从而提高自对准双重图形化方法可靠性。
进一步，所述第一刻蚀工艺和所述第二刻蚀工艺在同一刻蚀机台中进行，即，在同一刻蚀机台中，先进行所述第一刻蚀工艺，去除第二掩膜层，直至暴露出待刻蚀材料层表面；去除第二掩膜层之后，通过改变刻蚀参数，进行所述第二刻蚀工艺，形成若干相互分立的刻蚀层。刻蚀机台中为密闭真空环境，所述第一刻蚀工艺和所述第二刻蚀工艺在同一刻蚀机台中进行，能够避免接触到外界环境，从而能够防止所述第一掩膜层底部和待刻蚀材料层表面之间的区域被氧气或者水汽等腐蚀，使得第一掩膜层不容易发生倾倒，从而提高自对准双重图形化方法可靠性。
附图说明
图1至图5是一种自对准双重图形化方法各步骤的结构示意图；
图6至图14是本发明一实施例中自对准双重图形化方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有的自对准双重图形化方法的可靠性较差。
图1至图5是一种自对准双重图形化方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100表面具有待刻蚀材料层110，位于待刻蚀材料层110表面的若干(图中示出了三个)相互分立的牺牲层120。
请参考图2，在所述待刻蚀材料层120表面形成掩膜材料层130，所述掩膜材料层130覆盖牺牲层120的顶部表面和侧壁表面。
请参考图3，形成所述掩膜材料层130之后，回刻蚀所述掩膜材料层130，直至暴露出牺牲层120顶部表面和待刻蚀材料层110顶部表面，形成掩膜层140。
请参考图4，去除所述牺牲层120，直至暴露出待刻蚀材料层110表面。
请参考图5，去除所述牺牲层120之后，以所述掩膜层140为掩膜刻蚀所述待刻蚀材料层110，直至暴露出基底100表面，形成若干相互分立的刻蚀层150。
随着半导体技术不断进步，为了满足半导体器件特征尺寸不断缩小的需求，所述掩膜层140沿若干牺牲层120排列方向上的尺寸越来越小，使得掩膜层140底部与待刻蚀材料层110的结合力也随之越来越小。同时，当去除所述牺牲层120，直至暴露出待刻蚀材料层110表面时，所述掩膜层140失去了牺牲层120的一定支撑，使得所述掩膜层140容易发生倾倒。综上，当去除牺牲层140，所述掩膜层140容易从待刻蚀材料层110表面剥离开来，进而发生倾倒，导致所述自对准双重图形化方法的可靠性较差。
在此基础上，本发明提供一种自对准双重图形化方法，在所述待刻蚀材料层表面形成第一掩膜层，且所述第一掩膜层覆盖牺牲层侧壁表面；形成所述第一掩膜层之后，在所述第一掩膜层侧壁表面形成第二掩膜层，且所述第二掩膜层和第一掩膜层的材料不同。所述自对准双重图形化方法的可靠性较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图14是本发明一实施例中自对准双重图形化方法各步骤的结构示意图。
请参考图6，提供基底200，所述基底200表面具有待刻蚀材料层210，位于待刻蚀材料层210表面的若干相互分立的牺牲层220。
所述基底200可以是单晶硅、多晶硅或非晶结构的硅或硅锗，也可以是绝缘体上硅(SOI)，还可以包括其他的材料(例如砷化镓等三五族化合物)。
所述待刻蚀材料层210可以为单层材料层或多层堆叠的材料层，具体可以包括介质材料、金属材料或硬掩膜材料等。
在本实施例中，所述待刻蚀材料层210为单层材料层；所述待刻蚀材料层210的材料为硬掩膜材料。
所述牺牲层220的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。在本实施例中，所述牺牲层220的材料为无定形硅。
所述牺牲层220的形成方法包括：在待刻蚀材料层210表面形成牺牲材料膜(图中未示出)；在所述牺牲材料膜表面形成光刻胶层(图中未示出)，所述光刻胶层暴露出部分牺牲材料膜顶部表面；以所述光刻胶层为掩膜，刻蚀所述牺牲材料膜，直至暴露出待刻蚀材料层210顶部表面，形成所述牺牲层220。
在本实施例中，以三个相互分立的牺牲层220作为示例。在其他实施例中，牺牲层可以选择其他的数值。
在本实施例中，所述牺牲层220沿垂直于基底200表面方向上的尺寸为：200埃～1000埃。
所述牺牲层220沿垂直于基底200表面方向上的尺寸选择所述范围的意义在于：若所述尺寸大于1000埃，则形成所述牺牲层220需要的成本和工艺时间都相应增加；若所述尺寸小于200埃，则不利于所述牺牲层220在后续的刻蚀步骤中保护待刻蚀材料层210的上表面不被损害；同时，若所述尺寸太小，不利于后续在牺牲层220侧壁表面形成具有一定高度的第一掩膜层，进而对后续进行的刻蚀工艺造成影响，使得自对准双重图形化方法的可靠性较差。
在所述牺牲层220侧壁表面形成第一掩膜层，请结合图7和图8，对所述第一掩膜层的形成过程进行详细说明。
请参考图7，在所述待刻蚀材料层210表面形成第一掩膜材料层230，且所述第一掩膜材料层230覆盖牺牲层220顶部表面和侧壁表面。
所述第一掩膜材料层230用于后续形成第一掩膜层。
所述第一掩膜材料层230的材料包括：氧化硅、氮化硅或者氮氧化硅。
在本实施例中，所述第一掩膜材料层230的材料为：氧化硅。
形成所述第一掩膜材料层230的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
在本实施例中，形成所述第一掩膜材料层230的工艺为原子层沉积工艺。所述原子层沉积工艺形成的第一掩膜材料层230厚度均匀性较好，从而有利于后续形成掩膜层时，将牺牲层220和待刻蚀材料层210顶部表面暴露。
请参考图8，形成所述第一掩膜材料层230之后，回刻蚀所述第一掩膜材料层230，直至暴露出待刻蚀材料层210顶部表面和牺牲层220顶部表面，形成所述第一掩膜层240。
在本实施例中，所述第一掩膜材料层230的材料为：氧化硅。相应的，所述第一掩膜层240的材料为：氧化硅。
所述第一掩膜层240沿若干牺牲层220排列方向上的尺寸为：100埃～500埃。
所述第一掩膜层240沿若干牺牲层220排列方向上的尺寸选择所述范围的意义在于：若所述尺寸大于500埃，则后续以所述第一掩膜层240掩膜刻蚀待刻蚀材料层210时，形成的若干相互分立的刻蚀层之间的间距较大，不能满足现有半导体技术集成度高的需求；若所述尺寸小于100埃，则所述第一掩膜层240底部和待刻蚀材料层210表面之间接触面积太小，使得第一掩膜层240底部和待刻蚀材料层210表面结合力太低，从而后续去除牺牲层220后的第一掩膜层240容易发生倾倒，导致自对准双重图形化方法的可靠性较差。
在本实施例中，形成所述第一掩膜层240之后，后续形成第二掩膜材料层之前，还包括：进行湿法清洗工艺，去除由于回刻蚀所述第一掩膜材料层230时产生的副产物。
形成所述第一掩膜层之后，在第一掩膜层240侧壁表面形成第二掩膜层，所述第二掩膜层和第一掩膜层的材料不同。请结合图9至图10，对所述第二掩膜层的形成过程进行详细说明。
请参考图9，在所述待刻蚀材料层210表面形成第二掩膜材料层250，且所述第二掩膜材料层250覆盖第一掩膜层240的顶部表面和侧壁表面。
所述第二掩膜材料层250的材料包括：氧化硅、氮化硅或者氮氧化硅。
所述第二掩膜材料层250的材料和第一掩膜层240的材料不同。在本实施例中，所述第二掩膜材料层250的材料为：氮化硅。
在本实施例中，形成所述第二掩膜材料层250的工艺为原子层沉积工艺。所述原子层沉积工艺形成的第一掩膜材料层250厚度均匀性较好，从而有利于后续形成第二掩膜层时，将牺牲层220、待刻蚀材料层210以及第一掩膜层240顶部表面暴露。
所述第二掩膜材料层250用于后续形成第二掩膜层。
请参考图10，回刻蚀所述第二掩膜材料层250，直至暴露出待刻蚀材料层210、牺牲层220以及第一掩膜层240顶部表面，形成所述第二掩膜层260。
所述第二掩膜层260的材料和第一掩膜层240的材料不同。在本实施例中，所述第二掩膜层260的材料为：氮化硅。
由于所述第二掩膜层260的材料和第一掩膜层240的材料不同，在后续刻蚀去除第二掩膜层260时，不会对第一掩膜层240造成较大的刻蚀损伤，从而使第一掩膜层240在后续刻蚀待刻蚀材料层240时仍能起到较好的掩膜作用，有利于提高自对准双重图形化方法的可靠性。
通过在第一掩膜层240侧壁表面形成所述第二掩膜层260，使得具有一定厚度的所述第二掩膜层260对其覆盖的第一掩膜层240能够起到较好的支撑作用。当后续去除牺牲层220时，由于第二掩膜层260对第一掩膜层240具有较好的支撑能力，使得所述第一掩膜层240不容易发生倾倒。由于所述第二掩膜层260覆盖于第一掩膜层240一侧的侧壁表面，所述第二掩膜层260能够保护其覆盖的第一掩膜层240一侧的侧壁表面，从而使第一掩膜层240底部和待刻蚀材料层210表面之间被刻蚀损耗较少，有利于防止第一掩膜层240底部和待刻蚀材料层210表面之间的结合力减少过多，使得第一掩膜层240不容易发生倾倒，从而提高自对准双重图形化方法的可靠性。
所述第二掩膜层260沿若干牺牲层220排列方向上的尺寸为：50埃～200埃。
所述第二掩膜层260沿若干牺牲层220排列方向上的尺寸选择所述范围的意义在于：若所述尺寸大于200埃，则形成所述第二掩膜层260的成本和制备时间相应增加；若所述尺寸小于50埃，则所述第二掩膜层260对其覆盖的第一掩膜层240的支撑能力较小，从而第一掩膜层240仍容易发生倾倒；同时，若所述尺寸太小，第二掩膜层260容易被刻蚀完全去除，则所述第一掩膜层240一侧的侧壁表面失去了第二掩膜层260的保护而被暴露，导致所述第一掩膜层240底部和待刻蚀材料层210表面之间仍有可能被刻蚀受到损失，使得第一掩膜层240和待刻蚀材料层210表面之间的结合力较差，从而第一掩膜层210仍容易发生倾倒，从而提高自对准双重图形化方法的可靠性。
在本实施例中，形成所述第二掩膜层260之后，后续去除牺牲层220之前，还包括：进行湿法清洗工艺，去除由于回刻蚀所述第二掩膜材料层时产生的副产物。
请参考图11，形成所述第二掩膜层260之后，去除牺牲层220，直至暴露出待刻蚀材料层210表面。
去除牺牲层220的方法包括：进行第三刻蚀工艺，去除牺牲层220，直至暴露出待刻蚀材料层210；暴露出待刻蚀材料层210之后，进行第四刻蚀工艺，将第三刻蚀工艺产生的副产物去除。
所述第三刻蚀工艺和所述第四刻蚀工艺对所述第一掩膜层240的总刻蚀量小于50埃；所述第三刻蚀工艺和所述第四刻蚀工艺对所述第二掩膜层260的总刻蚀量小于50埃；所述第三刻蚀工艺和所述第四刻蚀工艺对所述待刻蚀材料层210的总刻蚀量小于50埃。
在本实施例中，所述第三刻蚀工艺为各向异性的干法刻蚀工艺；所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括：Cl2、HBr和CF4，气体的流量范围为100标准毫升/分钟～1000标准毫升/分钟，射频功率为200瓦～1000瓦，温度为20摄氏度～100摄氏度。
由于第三刻蚀工艺刻蚀牺牲层220时，会产生一定的副产物，因此，需要去除所述副产物，避免所述副产物对后续的工艺步骤造成影响。
在本实施例中，所述第四刻蚀工艺为湿法清洗工艺；所述湿法清洗工艺的参数包括：刻蚀溶液包括：NH3H2O和H2O2，时间为60秒～300秒。
所述第三刻蚀工艺和第四刻蚀工艺在不同的机台中进行。
通常去除牺牲层220时进行的第三刻蚀工艺和第四刻蚀工艺，尤其是第四刻蚀工艺，对第一掩膜层240底部和待刻蚀材料层表面之间的区域会造成一定的刻蚀损伤。当去除牺牲层220直至暴露出待刻蚀材料层210表面时，具有一定厚度的所述第二掩膜层260对其覆盖的第一掩膜层240能够起到较好的支撑作用，使得所述第一掩膜层240不容易发生倾倒。同时，由于所述第二掩膜层260覆盖于第一掩膜层240一侧的侧壁表面，所述第二掩膜层260能够保护其覆盖的第一掩膜层240一侧的侧壁表面，从而能够减少第一掩膜层240底部和待刻蚀材料层210表面之间被刻蚀而受到损伤，有利于防止第一掩膜层240底部和待刻蚀材料层210表面之间的结合力减少过多，使得第一掩膜层240不容易发生倾倒，从而提高自对准双重图形化方法的可靠性。
请参考图12，还包括：去除牺牲层220之后，进行第一刻蚀工艺，去除第二掩膜层260，直至暴露出待刻蚀材料层210表面。
所述第一刻蚀工艺对第二掩膜层260的刻蚀速率大于对第一掩膜层240、以及待刻蚀材料层210的刻蚀速率。
在本实施例中，所述第一刻蚀工艺对第一掩膜层240、以及待刻蚀材料层210的刻蚀量小于50埃。
所述第一刻蚀工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的参数包括：采用的刻蚀气体包括：CCl4、CF4、C4F8，气体的流量范围为100标准毫升/分钟～1000标准毫升/分钟，射频功率为200瓦～1000瓦，温度为20摄氏度～100摄氏度。
所述第一刻蚀工艺是各向异性的干法刻蚀工艺，由于各向异性的干法刻蚀工艺为沿垂直于基底200表面方向进行的刻蚀，沿平行于基底200表面方向的横向刻蚀能力较弱，因此，所述第一刻蚀工艺去除第二掩膜层260时，对第一掩膜层240底部和待刻蚀材料层210表面之间的刻蚀较少，有利于防止所述第一掩膜层240底部和待刻蚀材料层210之间的结合力减少过多，使得第一掩膜层240不容易发生倾倒，从而提高自对准双重图形化方法的可靠性。
请参考图13，还包括：去除第二掩膜层260之后，进行第二刻蚀工艺，以所述第一掩膜层240为掩膜刻蚀所述待刻蚀材料层210，直至暴露出基底200表面，形成若干相互分立的刻蚀层270。
所述第二刻蚀工艺对待刻蚀材料层210的刻蚀速率大于对第一掩膜层240的刻蚀速率。
在本实施例中，所述第二刻蚀工艺对为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的参数包括：采用的刻蚀气体包括：CCl4、CF4、C4F8，气体的流量范围为100标准毫升/分钟～1000标准毫升/分钟，射频功率为200瓦～1000瓦，温度为20摄氏度～100摄氏度。
所述第二刻蚀工艺是各向异性的干法刻蚀工艺，所述各向异性的干法刻蚀工艺沿垂直于基底200表面方向进行的刻蚀，沿平行于基底200表面方向的横向刻蚀能力较弱，因此，所述第二刻蚀工艺刻蚀待刻蚀材料层210时，对第一掩膜层240底部和待刻蚀材料层210表面之间的刻蚀减少，有利于防止所述第一掩膜层240底部和待刻蚀材料层210表面之间的结合力减少过多，使得第一掩膜层240不容易发生倾倒，从而提高自对准双重图形化方法可靠性。
在本实施例中，所述第一刻蚀工艺和第二刻蚀工艺在同一刻蚀机台中进行，且第一刻蚀工艺和第二刻蚀工艺的间隔时间小于10分钟。
所述第一刻蚀工艺和所述第二刻蚀工艺在同一刻蚀机台中进行，即，在同一刻蚀机台中，先进行所述第一刻蚀工艺，去除第二掩膜层260，直至暴露出待刻蚀材料层210表面；去除第二掩膜层260之后，通过改变刻蚀参数，进行所述第二刻蚀工艺，形成若干相互分立的刻蚀层270。刻蚀机台中为密闭真空环境，所述第一刻蚀工艺和所述第二刻蚀工艺在同一刻蚀机台中进行，能够避免接触到外界环境，从而能够防止所述第一掩膜层240底部和待刻蚀材料层210表面之间的区域被氧气或者水汽等腐蚀，使得第一掩膜层210不容易发生倾倒，从而提高自对准双重图形化方法可靠性。
请参考图14，还包括：形成若干相互分立的刻蚀层270之后，进行第五刻蚀工艺，去除第一掩膜层240，直至暴露出刻蚀层270表面。
所述第五刻蚀工艺对刻蚀层270的刻蚀速率小于对第一掩膜层240的刻蚀速率。
在本实施例中，所述第五刻蚀工艺对刻蚀层270的刻蚀量小于50埃。
相应的，本发明还提供一种采用上述方法形成的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种自对准双重图形化方法，其特征在于，包括：
提供基底，所述基底表面具有待刻蚀材料层和位于待刻蚀材料层表面的若干相互分立的牺牲层；
在所述牺牲层的侧壁表面形成第一掩膜层；
形成所述第一掩膜层之后，在所述第一掩膜层侧壁表面形成第二掩膜层，且所述第二掩膜层和第一掩膜层的材料不同；
形成所述第二掩膜层之后，去除所述牺牲层。
2.如权利要求1所述的自对准双重图形化方法，其特征在于，所述第一掩膜层的材料包括：氧化硅、氮化硅或者氮氧化硅。
3.如权利要求1所述的自对准双重图形化方法，其特征在于，所述第二掩膜层的材料包括：氧化硅、氮化硅或者氮氧化硅。
4.如权利要求1所述的自对准双重图形化方法，其特征在于，所述牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。
5.如权利要求1所述的自对准双重图形化方法，其特征在于，所述待刻蚀材料层可以为单层材料层或多层堆叠的材料层。
6.如权利要求1所述的自对准双重图形化方法，其特征在于，所述牺牲层沿垂直于基底表面方向上的尺寸为：200埃～1000埃。
7.如权利要求1所述的自对准双重图形化方法，其特征在于，所述牺牲层的形成方法包括：在待刻蚀材料层表面形成牺牲材料膜；在所述牺牲材料膜表面形成光刻胶层，所述光刻胶层暴露出部分牺牲材料膜顶部表面；以所述光刻胶层为掩膜，刻蚀所述牺牲材料膜，直至暴露出待刻蚀材料层顶部表面，形成所述牺牲层。
8.如权利要求1所述的自对准双重图形化方法，其特征在于，所述第一掩膜层的形成方法包括：在所述待刻蚀材料层表面形成第一掩膜材料层，且所述第一掩膜材料层覆盖牺牲层顶部表面和侧壁表面；回刻蚀所述第一掩膜材料层，直至暴露出待刻蚀材料层顶部表面和牺牲层顶部表面，形成所述第一掩膜层。
9.如权利要求1所述的自对准双重图形化方法，其特征在于，所述第二掩膜层的形成方法包括：在所述待刻蚀材料层表面形成第二掩膜材料层，且所述第二掩膜材料层覆盖第一掩膜层的顶部表面和侧壁表面；回刻蚀所述第二掩膜材料，直至暴露出待刻蚀材料层顶部表面和牺牲层顶部表面，形成所述第二掩膜层。
10.如权利要求1所述的自对准双重图形化方法，其特征在于，所述第一掩膜层沿若干牺牲层排列方向上的尺寸为：100埃～500埃。
11.如权利要求1所述的自对准双重图形化方法，其特征在于，所述第二掩膜层沿若干牺牲层排列方向上的尺寸为：50埃～200埃。
12.如权利要求1所述的自对准双重图形化方法，其特征在于，去除所述牺牲层的方法包括：进行第三刻蚀工艺，去除牺牲层，直至暴露出待刻蚀材料层；暴露出待刻蚀材料层之后，进行第四刻蚀工艺，将第三刻蚀工艺产生的副产物去除。
13.如权利要求12所述的自对准双重图形化方法，其特征在于，所述第三刻蚀工艺和所述第四刻蚀工艺对所述第一掩膜层的总刻蚀量小于50埃；所述第三刻蚀工艺和所述第四刻蚀工艺对所述第二掩膜层的总刻蚀量小于50埃；所述第三刻蚀工艺和所述第四刻蚀工艺对所述待刻蚀材料层的总刻蚀量小于50埃。
14.如权利要求12所述的自对准双重图形化方法，其特征在于，所述第三刻蚀工艺为各向异性的干法刻蚀工艺；所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括：Cl2、HBr和CF4，气体的流量范围为100标准毫升/分钟～1000标准毫升/分钟，射频功率为200瓦～1000瓦，温度为20摄氏度～100摄氏度。
15.如权利要求12所述的自对准双重图形化方法，其特征在于，所述第四刻蚀工艺为湿法清洗工艺；所述湿法清洗工艺的参数包括：刻蚀溶液包括：
NH3H2O和H2O2，时间为60秒～300秒。
16.如权利要求1所述的自对准双重图形化方法，其特征在于，还包括：去除牺牲层之后，进行第一刻蚀工艺，去除第二掩膜层，直至暴露出待刻蚀材料层表面；去除第二掩膜层之后，进行第二刻蚀工艺，以所述第一掩膜层为掩膜刻蚀所述待刻蚀材料层，直至暴露出基底表面，形成若干相互分立的刻蚀层。
17.如权利要求16所述的自对准双重图形化方法，其特征在于，所述第一刻蚀工艺对第一掩膜层、以及待刻蚀材料层的刻蚀量小于50埃；所述第一刻蚀工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的参数包括：采用的刻蚀气体包括：CCl4、CF4、C4F8，气体的流量范围为100标准毫升/分钟～1000标准毫升/分钟，射频功率为200瓦～1000瓦，温度为20摄氏度～100摄氏度。
18.如权利要求16所述的自对准双重图形化方法，其特征在于，所述第二刻蚀工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的参数包括：采用的刻蚀气体包括：CCl4、CF4、C4F8，气体的流量范围为100标准毫升/分钟～1000标准毫升/分钟，射频功率为200瓦～1000瓦，温度为20摄氏度～100摄氏度。
19.如权利要求16所述的自对准双重图形化方法，其特征在于，所述第一刻蚀工艺和第二刻蚀工艺在同一刻蚀机台中进行，且第一刻蚀工艺和第二刻蚀工艺的间隔时间小于10分钟。
20.一种采用如权利要求1至19任一方法形成的半导体结构。
CN201910108679.9A 2019-02-03 2019-02-03 自对准双重图形化方法及其形成的半导体结构 Active CN111524795B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910108679.9A CN111524795B (zh) 2019-02-03 2019-02-03 自对准双重图形化方法及其形成的半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910108679.9A CN111524795B (zh) 2019-02-03 2019-02-03 自对准双重图形化方法及其形成的半导体结构

Publications (2)

Publication Number Publication Date
CN111524795A true CN111524795A (zh) 2020-08-11
CN111524795B CN111524795B (zh) 2024-02-27

Family

ID=71900114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910108679.9A Active CN111524795B (zh) 2019-02-03 2019-02-03 自对准双重图形化方法及其形成的半导体结构

Country Status (1)

Country Link
CN (1) CN111524795B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053825A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113078058A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法
WO2022193603A1 (zh) * 2021-03-18 2022-09-22 长鑫存储技术有限公司 半导体结构及其形成方法
WO2022205692A1 (zh) * 2021-03-29 2022-10-06 长鑫存储技术有限公司 掩膜结构、半导体结构及制作方法
WO2023040261A1 (zh) * 2021-09-16 2023-03-23 长鑫存储技术有限公司 硬掩膜的制作方法、图形的制作方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090130851A1 (en) * 2007-11-21 2009-05-21 Makoto Hasegawa Method for manufacturing semiconductor device
JP2011071279A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体装置の製造方法
US10186599B1 (en) * 2017-07-20 2019-01-22 International Business Machines Corporation Forming self-aligned contact with spacer first

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090130851A1 (en) * 2007-11-21 2009-05-21 Makoto Hasegawa Method for manufacturing semiconductor device
JP2011071279A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体装置の製造方法
US10186599B1 (en) * 2017-07-20 2019-01-22 International Business Machines Corporation Forming self-aligned contact with spacer first

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053825A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
WO2022193603A1 (zh) * 2021-03-18 2022-09-22 长鑫存储技术有限公司 半导体结构及其形成方法
CN113078058A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法
CN113078058B (zh) * 2021-03-25 2022-06-24 长鑫存储技术有限公司 半导体结构的制作方法
WO2022205692A1 (zh) * 2021-03-29 2022-10-06 长鑫存储技术有限公司 掩膜结构、半导体结构及制作方法
WO2023040261A1 (zh) * 2021-09-16 2023-03-23 长鑫存储技术有限公司 硬掩膜的制作方法、图形的制作方法及半导体结构

Also Published As

Publication number Publication date
CN111524795B (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
CN111524795A (zh) 自对准双重图形化方法及其形成的半导体结构
US7087532B2 (en) Formation of controlled sublithographic structures
CN108321079B (zh) 半导体结构及其形成方法
US7566621B2 (en) Method for forming semiconductor device having fin structure
US9111874B2 (en) Semiconductor structures and fabrication method thereof
CN105336571B (zh) 自对准多重图形掩膜的形成方法
CN103794490B (zh) 自对准双图形的形成方法
CN105655286A (zh) 半导体结构的形成方法
US10658489B2 (en) Semiconductor structure and fabrication method thereof
WO2013029210A1 (zh) 后栅工艺中假栅的制造方法
KR100450679B1 (ko) 2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법
US9214392B1 (en) Method of forming contact hole and semiconductor structure with contact plug
US20200020763A1 (en) Narrow gap device with parallel releasing structure
US9875909B1 (en) Method for planarizing material layer
CN112117192A (zh) 半导体结构的形成方法
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
CN111295742A (zh) 用于减少浅沟槽隔离中的锥体形成的选择性蚀刻
CN107221511B (zh) 沟槽隔离结构的制造方法
CN104282747A (zh) 抑制谐波效应半导体结构及形成抑制谐波效应结构的方法
US8034690B2 (en) Method of etching oxide layer and nitride layer
CN112531027B (zh) 半导体结构及其形成方法
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN109841527B (zh) 半导体结构及其形成方法
KR101775669B1 (ko) 반도체 장치의 미세패턴 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant