CN116487413B - 一种低放大倍数变化率的功率晶体管及其制作方法 - Google Patents
一种低放大倍数变化率的功率晶体管及其制作方法 Download PDFInfo
- Publication number
- CN116487413B CN116487413B CN202310392066.9A CN202310392066A CN116487413B CN 116487413 B CN116487413 B CN 116487413B CN 202310392066 A CN202310392066 A CN 202310392066A CN 116487413 B CN116487413 B CN 116487413B
- Authority
- CN
- China
- Prior art keywords
- region
- epitaxial layer
- low
- power transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000003321 amplification Effects 0.000 title claims abstract description 15
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 235000012431 wafers Nutrition 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 21
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052796 boron Inorganic materials 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000011521 glass Substances 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 230000002035 prolonged effect Effects 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 53
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
一种低放大倍数变化率的功率晶体管及其制作方法，包括由单面抛光的单晶片形成的N+集电区，在N+集电区对应所述单晶片的抛光面设有N‑外延层，其在N‑外延层上表面设有P型外延层，在P型外延层上表面设有P+接触区，在P+接触区上表面设有二氧化硅氧化层一，在P+接触区上表面设有N+发射区，在二氧化硅氧化层一表面和N+发射区表面设有二氧化硅氧化层二，在所述P+接触区和N+发射区表面分别引出晶体管基极B、发射极E，所述N+集电区对应所述单晶片的研磨面引出集电极C。利用P型外延基区的方法替代NPN晶体管的基区硼扩散，从而避开了高温长时间的扩散，缩短了工艺时间，提高了生产效率，降低了制造成本；同时也获得了较低的放大倍数低温变化率，提高了少子寿命，器件的可靠性得到了提升。
Description
技术领域
本发明涉及一种半导体器件，尤其涉及一种低放大倍数变化率的功率晶体管及其制作方法。
背景技术
传统的低频大功率NPN晶体管多采用三重扩散工艺，即衬底的制作、基区、发射区的制作均采用扩散方法，基区扩散通常采用离子注入或扩散源的方法，在高温下形成20-25μm的扩散区，为了得到较低的放大倍数变化率，通常基区采用较高的掺杂浓度，无论是注入法和扩散源法都无法避免高温长时间的扩散过程，因此生产效率低，制造成本也较高，且产品的放大倍数变化率往往不易满足特殊用户的实际使用要求。
发明内容
本发明要解决的技术问题是提供一种低放大倍数变化率的功率晶体管及其制作方法，既避免了高温长时间的扩散，又可获得放大倍数较小的低温变化率。
本发明的技术方案是：
一种低放大倍数变化率的功率晶体管，包括由单面抛光的单晶片形成的N+集电区，在N+集电区对应所述单晶片的抛光面设有N-外延层，其特征是：在N-外延层上表面设有P型外延层，在P型外延层上表面设有P+接触区，在P+接触区上表面设有二氧化硅氧化层一，在P+接触区上表面设有N+发射区，在二氧化硅氧化层一表面和N+发射区表面设有二氧化硅氧化层二，在所述P+接触区和N+发射区表面分别引出晶体管基极B、发射极E，所述N+集电区对应所述单晶片的研磨面引出集电极C。
进一步地，在P+接触区和集电结侧面设有玻璃钝化沟槽台面，实现对集电结的保护。
进一步地，所述N+发射区的结深大于P+接触区的结深。
进一步地，所述单面抛光的单晶片的晶向为<111>，电阻率为0.002～0.003Ω·cm，厚度为450±5μm。
进一步地，所述N-外延层的厚度为20～50μm，所述N-外延层的电阻率为7～20Ω·cm。
进一步地，所述P型外延层的厚度为20～25μm，所述P型外延层的电阻率为4～5Ω·cm。
进一步地，所述P+接触区的结深1.5～2μm，表面浓度为4～5×1018cm-3。
进一步地，所述N+发射区的结深为2.1～3μm，N+发射区的表面杂质浓度为1～2×1020cm-3。
如上所述的一种低放大倍数变化率的功率晶体管的制作方法，其特征是，
步骤包括：
S1、选择单面抛光的单晶片作为N+集电区；
S2、在N+集电区对应所述单晶片的抛光面通过外延工艺形成N-外延层；
S3、在N-外延层上表面通过外延工艺形成P型外延层；
S4、在P型外延层上表面扩硼形成P+接触区；同时在硅片表面形成二氧化硅氧化层一；
S5、在P+接触区表面光刻腐蚀，扩散磷形成N+发射区；同时在硅片表面形成二氧化硅氧化层二；
S6、在所述P+接触区和N+发射区表面引出金属电极B、E，在N+集成区对应N型单晶片的研磨面即集电区引出金属电极C。
进一步，步骤S5完成后，通过光刻掩蔽、利用玻璃钝化工艺在P+接触区侧面位置和集电结侧面形成内沟槽台面3，从而实现对集电结的保护。
本发明的有益效果是：利用P型外延基区的方法替代NPN晶体管的基区硼扩散，从而避开了高温长时间的扩散，缩短了工艺时间，提高了生产效率，降低了制造成本；同时也获得了较低的放大倍数低温变化率(-55℃时，△β/β≦40％)，提高了少子寿命，器件的可靠性得到了提升。
附图说明
图1是本发明制作的低放大倍数变化率的功率晶体管管芯结构示意图；
图2是本发明制作的低放大倍数变化率的功率晶体管管芯版图示意图。
图中：1-二氧化硅氧化层二、2-二氧化硅氧化层一、3-内沟槽台面、4-N-外延层区、5-N+集电区、6-金属钛镍银电极、7-P型外延层、8-P+接触区、9-N+发射区、10-金属铝电极二、11-金属铝电极一。
具体实施方式
以下结合附图对本发明进行详细说明：
实施例1
如图所示，本发明涉及的一种低放大倍数变化率的功率晶体管，包括由单面抛光的N型单晶片形成的N+集电区5，在N+集电区5对应N型单晶片的抛光面设有N-外延层4，在N-外延层5上表面设有P型外延层7，在P型外延层7上表面设有P+接触区8，在P+接触区8上表面设有N+发射区9，在P+接触区8上表面设有二氧化硅氧化层一2，在二氧化硅氧化层一2表面和N+发射区9表面设有二氧化硅氧化层二1，在P+接触区和集电结周围用玻璃粉进行玻璃钝化形成内沟槽台面3，实现对集电结进行保护，在所述P+接触区8和N+发射区9对应N型单晶片的研磨面分别形成金属铝电极一11、金属铝电极二10和金属钛镍银电极6，引出对应的晶体管基极B、发射极E和集电极C。
该一种低放大倍数变化率的功率晶体管的制作方法，步骤如下：
S1、选择晶向<111>的单面抛光的N型单晶片形成N+集电区5，其电阻率为0.002～0.003Ω·cm，厚度为450±5μm；
S2、在N+集电区5对应N型的抛光面通过外延工艺形成N-外延层4，其电阻率为7～10Ω·cm，厚度20～25μm；
S3、在N-外延层4上表面通过外延工艺形成P型外延层7，其电阻率为4～5Ω·cm，厚度20～25μm；
S4、在P型外延层7表面扩硼形成P+接触区8，控制所述P+接触区8的结深1.5～2μm，表面浓度4～5×1018cm-3；在P+接触区8上表面形成二氧化硅氧化层一2；
S5、在P+接触区8表面中心处光刻腐蚀，扩散磷形成N+发射区9，表面杂质浓度为1～2×1020cm-3，结深为2.1～3μm；在二氧化硅氧化层2表面和N+发射区9表面形成二氧化硅氧化层二1；
S6、通过光刻掩蔽、利用玻璃钝化工艺在P+接触区侧面位置和集电结侧面形成内沟槽台面3，从而实现对集电结的保护；
S7、在P+接触区8、N+发射区9和N+集电区5对应N型单晶片的研磨面蒸发金属，刻蚀金属后分别形成金属铝电极一11、金属铝电极二10和金属钛镍银电极6，引出晶体管基极B、发射极E和集电极C。
实施例2
一种低放大倍数变化率的功率晶体管，结构与实施例1描述的相同。
本发明的一种低放大倍数变化率的功率晶体管的制造工艺，步骤如下：
S1、选择晶向<111>的单面抛光的N型单晶片形成N+集电区5，其电阻率为0.002～0.003Ω·cm，厚度为450±5μm；
S2、在N+集电区5对应N型单晶片的抛光面通过外延工艺形成N-外延层4，其电阻率为15～20Ω·cm，厚度40～50μm；
S3、在N-外延层4上表面通过外延工艺形成P型外延层7，其电阻率为4～5Ω·cm，厚度20～25μm；
S4、在P型外延层7表面扩硼形成P+接触区8，控制所述P+接触区8的结深1.5～2μm，表面浓度4～5×1018cm-3；在P+接触区8形成二氧化硅氧化层一2；
S5、在P+接触区8表面中心处光刻腐蚀，扩散磷形成N+发射区9，表面杂质浓度为1～2×1020cm-3，结深为2.1～3μm；在二氧化硅氧化层一2表面和N+发射区9表面形成二氧化硅氧化层二1；
S6、通过光刻掩蔽、利用玻璃钝化工艺在P+接触区侧面位置和集电结侧面形成内沟槽台面3，从而实现对集电结的保护；
S7、在P+接触区8、N+发射区9和N+集电区5对应N型单晶片的研磨面蒸发金属，刻蚀金属后分别形成金属铝电极一11、金属铝电极二10和金属钛镍银电极6，引出对应的晶体管基极B、发射极E和集电极C。
实施例3
一种低放大倍数变化率的功率晶体管，结构与实施例1描述的相同。
本发明的一种低放大倍数变化率的功率晶体管的制作方法，步骤如下：
S1、选择晶向<111>的单面抛光的N型单晶片形成N+集电区5，其电阻率为0.002～0.003Ω·cm，厚度为450±5μm；
S2、在N+集电区5对应N型单晶片的抛光面通过外延工艺形成N-外延层4，电阻率为10～15Ω·cm，厚度25～30μm；
S3、在N-外延层4上表面通过外延工艺形成P型外延层7，其电阻率为4～5Ω·cm，厚度20～25μm；
S4、在P型外延层7表面扩硼形成P+接触区8，控制所述P+接触区8的结深1.5～2μm，表面浓度4～5×1018cm-3；在P+接触区8上表面形成二氧化硅保护层一2；
S5、在P+接触区8表面中心处光刻腐蚀，扩散磷形成N+发射区9，表面杂质浓度为1～2×1020cm-3，结深为2.1～3μm；在二氧化硅保护层一2表面和N+发射区9表面形成氮化硅保护层二1；
S6、通过光刻掩蔽、利用玻璃钝化工艺在P+接触区侧面位置和集电结侧面形成内沟槽台面3，从而实现对集电结的保护；
S7、在P+接触区8、发射区9和N+集电区5对应N型单晶片的研磨面蒸发金属，刻蚀金属、氮化硅钝化后形成分别形成金属铝电极一11、金属铝电极二10和金属钛镍银电极6，引出晶体管基极B、发射极E和集电极C。
用户要求：-55℃时，△β/β≦40％；按照实施例3的工艺步骤和工艺条件，制作的器件最后的电参数测试如下表：
Claims (9)
1.一种低放大倍数变化率的功率晶体管，包括由单面抛光的单晶片形成的N+集电区，在N+集电区对应所述单晶片的抛光面设有N-外延层，其特征是，在N-外延层上表面设有P型外延层，在P型外延层上表面设有P+接触区，在P+接触区上表面设有二氧化硅氧化层一，在P+接触区上表面设有N+发射区，在二氧化硅氧化层一表面和N+发射区表面设有二氧化硅氧化层二，在所述P+接触区和N+发射区表面分别引出晶体管基极B、发射极E，所述N+集电区对应所述单晶片的研磨面引出集电极C，所述N+发射区的结深大于P+接触区的结深。
2.根据权利要求1所述的一种低放大倍数变化率的功率晶体管，其特征是，在P+接触区和集电结侧面设有玻璃钝化沟槽台面，实现对集电结的保护。
3.根据权利要求1或2所述的一种低放大倍数变化率的功率晶体管，其特征是，所述单面抛光的单晶片的晶向为<111>，电阻率为0.002~0.003Ω·cm，厚度为450±5μm。
4.根据权利要求1或2所述的一种低放大倍数变化率的功率晶体管，其特征是，所述N-外延层的厚度为20~50μm，所述N-外延层的电阻率为7~20Ω·cm 。
5.根据权利要求1或2所述的一种低放大倍数变化率的功率晶体管，其特征是，所述P型外延层的厚度为20~25μm，所述P型外延层的电阻率为4~5Ω·cm。
6.根据权利要求1或2所述的一种低放大倍数变化率的功率晶体管，其特征是，所述P+接触区的结深1.5~2μm，表面浓度为4~5×1018cm-3。
7.根据权利要求1或2所述的低放大倍数变化率的功率晶体管，其特征是，所述N+发射区的结深为2.1~3μm，N+发射区的表面杂质浓度为1~2×1020cm-3。
8.如权利要求1-权利要求7任一项所述的一种低放大倍数变化率的功率晶体管的制作方法，其特征是，步骤包括：
S1、选择单面抛光的单晶片作为N+集电区；
S2、在N+集电区对应所述单晶片的抛光面通过外延工艺形成N-外延层；
S3、在N-外延层上表面通过外延工艺形成P型外延层；
S4、在P型外延层上表面扩硼形成P+接触区；同时在硅片表面形成二氧化硅氧化层一；
S5、在P+接触区表面光刻腐蚀，扩散磷形成N+发射区；同时在硅片表面形成二氧化硅氧化层二；
S6、在所述P+接触区和N+发射区表面引出金属电极B、E，在N+集成区对应N型单晶片的研磨面即集电区引出金属电极C。
9.根据权利要求8所述的一种低放大倍数变化率的功率晶体管的制作方法，其特征是，步骤S5完成后，通过光刻掩蔽、利用玻璃钝化工艺在P+接触区侧面位置和集电结侧面形成内沟槽台面，从而实现对集电结的保护。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310392066.9A CN116487413B (zh) | 2023-04-13 | 2023-04-13 | 一种低放大倍数变化率的功率晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310392066.9A CN116487413B (zh) | 2023-04-13 | 2023-04-13 | 一种低放大倍数变化率的功率晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116487413A CN116487413A (zh) | 2023-07-25 |
| CN116487413B true CN116487413B (zh) | 2024-04-12 |
Family
ID=87217062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310392066.9A Active CN116487413B (zh) | 2023-04-13 | 2023-04-13 | 一种低放大倍数变化率的功率晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116487413B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1309228A (en) * | 1970-05-08 | 1973-03-07 | Siemens Ag | Production of semiconductor components |
| JPH0521719A (ja) * | 1991-07-11 | 1993-01-29 | Nec Corp | 半導体集積回路装置 |
| JP2002353231A (ja) * | 2001-05-25 | 2002-12-06 | Toshiba Corp | バイポーラトランジスタ |
| CN103000679A (zh) * | 2012-12-20 | 2013-03-27 | 清华大学 | 低电阻多晶连接基区全自对准双极晶体管及其制备方法 |
| CN103035687A (zh) * | 2012-12-20 | 2013-04-10 | 清华大学 | 外基区下具有低电阻屏蔽层的双极晶体管及其制备方法 |
| CN205406526U (zh) * | 2016-03-07 | 2016-07-27 | 无锡固电半导体股份有限公司 | 低压大电流硅npn型功率晶体管 |
| CN108109916A (zh) * | 2017-12-21 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 双极晶体管及其制作方法 |
| CN114999914A (zh) * | 2022-07-01 | 2022-09-02 | 锦州辽晶电子科技有限公司 | 一种提高抗二次击穿耐量的功率晶体管的制作方法 |
| CN219979571U (zh) * | 2023-04-13 | 2023-11-07 | 锦州辽晶电子科技有限公司 | 一种低放大倍数变化率的功率晶体管 |
-
2023
- 2023-04-13 CN CN202310392066.9A patent/CN116487413B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1309228A (en) * | 1970-05-08 | 1973-03-07 | Siemens Ag | Production of semiconductor components |
| JPH0521719A (ja) * | 1991-07-11 | 1993-01-29 | Nec Corp | 半導体集積回路装置 |
| JP2002353231A (ja) * | 2001-05-25 | 2002-12-06 | Toshiba Corp | バイポーラトランジスタ |
| CN103000679A (zh) * | 2012-12-20 | 2013-03-27 | 清华大学 | 低电阻多晶连接基区全自对准双极晶体管及其制备方法 |
| CN103035687A (zh) * | 2012-12-20 | 2013-04-10 | 清华大学 | 外基区下具有低电阻屏蔽层的双极晶体管及其制备方法 |
| CN205406526U (zh) * | 2016-03-07 | 2016-07-27 | 无锡固电半导体股份有限公司 | 低压大电流硅npn型功率晶体管 |
| CN108109916A (zh) * | 2017-12-21 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 双极晶体管及其制作方法 |
| CN114999914A (zh) * | 2022-07-01 | 2022-09-02 | 锦州辽晶电子科技有限公司 | 一种提高抗二次击穿耐量的功率晶体管的制作方法 |
| CN219979571U (zh) * | 2023-04-13 | 2023-11-07 | 锦州辽晶电子科技有限公司 | 一种低放大倍数变化率的功率晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116487413A (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108682695B (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| JP2002185019A (ja) | 半導体装置及びその製造方法 | |
| CN106601826B (zh) | 一种快恢复二极管及其制作方法 | |
| CN219979571U (zh) | 一种低放大倍数变化率的功率晶体管 | |
| WO2014206193A1 (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| JP2004336008A (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 | |
| WO2014206189A1 (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| JP3070912B2 (ja) | 太陽電池 | |
| WO2018040563A1 (zh) | 一种新型多晶硅薄膜齐纳二极管及制作方法 | |
| CN108074809B (zh) | 一种快速软恢复二极管芯片的制造方法 | |
| CN114497233A (zh) | 一种低压台面tvs半导体芯片及其制造方法 | |
| CN116487413B (zh) | 一种低放大倍数变化率的功率晶体管及其制作方法 | |
| US9385210B2 (en) | Method for manufacturing semiconductor device using a gettering layer | |
| US10084036B2 (en) | Insulated gate bipolar transistor and manufacturing method therefor | |
| CN104934470B (zh) | 一种igbt芯片及其制造方法 | |
| CN113161238B (zh) | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 | |
| CN212010933U (zh) | 一种使用扩散型soi硅片制备的半导体器件 | |
| CN211605156U (zh) | 一种静电放电保护器件 | |
| GB995700A (en) | Double epitaxial layer semiconductor structures | |
| WO2020220664A1 (zh) | 一种可并联组合的整流二极管芯片的制造工艺 | |
| CN112259599A (zh) | 一种硅片键合式igbt器件及其制作方法 | |
| CN104347402A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN110690294A (zh) | 一种快恢复二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 121000 No. 58, Songshan street, Taihe District, Jinzhou City, Liaoning Province Applicant after: Jinzhou Liaojing Electronic Technology Co.,Ltd. Address before: 121000 No. 58, Songshan street, Taihe District, Jinzhou City, Liaoning Province Applicant before: JINZHOU LIAOJING ELECTRONIC TECHNOLOGY CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |