CN103000678B - 外基区与集电区隔离的双极晶体管及其制备方法 - Google Patents

外基区与集电区隔离的双极晶体管及其制备方法 Download PDF

Info

Publication number
CN103000678B
CN103000678B CN201210536372.7A CN201210536372A CN103000678B CN 103000678 B CN103000678 B CN 103000678B CN 201210536372 A CN201210536372 A CN 201210536372A CN 103000678 B CN103000678 B CN 103000678B
Authority
CN
China
Prior art keywords
layer
region
outer base
silicon
collector region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210536372.7A
Other languages
English (en)
Other versions
CN103000678A (zh
Inventor
王玉东
付军
崔杰
赵悦
刘志弘
张伟
吴正立
李高庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201210536372.7A priority Critical patent/CN103000678B/zh
Publication of CN103000678A publication Critical patent/CN103000678A/zh
Application granted granted Critical
Publication of CN103000678B publication Critical patent/CN103000678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开一种外基区与集电区隔离的双极晶体管及其制备方法，为解决现有产品基区-集电区结寄生电容过大的缺陷而设计。本发明外基区与集电区隔离的双极晶体管包括集电区、本征基区、隔离氧化层、外基区、发射区、以及侧墙。本征基区的边缘位于隔离氧化层的上方，外基区全部位于隔离氧化层的上方。外基区上表面与发射区上表面形成平整表面，外基区与发射区由侧墙隔离。本发明外基区与集电区隔离的双极晶体管有效地减小了基区-集电区结寄生电容，改善了器件的性能。本发明外基区与集电区隔离的双极晶体管制备方法工艺步骤简明，对设备等技术条件要求低，适于大规模生产加工。

Description

外基区与集电区隔离的双极晶体管及其制备方法
技术领域
本发明涉及一种外基区与集电区隔离的双极晶体管及其制备方法。
背景技术
双极晶体管是由两个背靠背PN结构成，是具有电流放大作用的晶体三极管，主要包括基区、发射区和收集区。
常规结构中，集电区与外基区直接相连，导致器件的基区-集电区结寄生电容过大，影响相关性能。
发明内容
为了克服上述的缺陷，本发明提供一种能有效减小基区-集电区结寄生电容的外基区与集电区隔离的双极晶体管及其制备方法。
为达到上述目的，一方面，本发明提供一种外基区与集电区隔离的双极晶体管，所述晶体管包括集电区，设置在所述集电区上的本征基区和隔离氧化层，设置在所述隔离氧化层上的外基区，设置在所述本征基区上的发射区，以及设置在所述发射区侧面的侧墙；所述本征基区的边缘位于所述隔离氧化层的上方，所述外基区全部位于所述隔离氧化层的上方；所述外基区上表面与所述发射区上表面形成平整表面，所述外基区与所述发射区由所述侧墙隔离。
特别是，所述外基区的材料为硅、锗硅或锗硅碳。
另一方面，本发明提供一种外基区与集电区隔离的双极晶体管制备方法，所述方法包括下述步骤：
3.1采用硅衬底作为集电区，在所述集电区上依次形成锗硅层和氧化介质层；
3.2在所述氧化介质层上光刻刻蚀形成窗口，依次淀积多晶层和氮化硅层；
3.3刻蚀去除部分所述氮化硅层、多晶层和氧化介质层；所保留的多晶层形成发射区，所保留的氮化硅层形成发射区介质层；
3.4在所得结构上淀积氧化硅层，各向异性刻蚀成氧化硅侧墙；
3.5以所述氧化硅侧墙为掩蔽，各向异性刻蚀锗硅层和硅衬底；所保留的锗硅层形成本征基区；
3.6在所得结构上制备氮化硅侧墙；
3.7以氮化硅侧墙作为掩蔽，将硅衬底表面氧化形成隔离氧化层；
3.8去掉氮化硅侧墙；
3.9在所得结构上图形外延生长外延层；
3.10对所得结构进行平坦化，去除所述发射区介质层，暴露发射区的上表面；
3.11对保留的外延层进行掺杂，形成外基区；
3.12制备孔，引出金属电极线，形成基极、发射极和收集极，表面钝化。
特别是，步骤3.7中采用高压氧化工艺将硅衬底表面氧化形成隔离氧化层。
特别是，步骤3.9中外延层为硅层、锗硅层或锗硅碳层。
特别是，步骤3.11中采用注入掺杂的方法形成外基区。
特别是，步骤3.11中采用原位掺杂的方法形成外基区。
本发明外基区与集电区隔离的双极晶体管在集电区和外基区之间设置了隔离氧化层，有效地减小了基区-集电区结寄生电容，改善了器件的性能。
本发明外基区与集电区隔离的双极晶体管制备方法用氮化硅侧墙作为保护进行氧化形成隔离氧化层，然后去掉氮化硅侧墙形成外基区，实现了本发明外基区与集电区隔离的双极晶体管。工艺步骤简明，对设备等技术条件要求低，适于大规模生产加工。所制成的双极晶体管基区-集电区结寄生电容小，器件性能良好。
附图说明
图1～图10为本发明优选实施例结构示意图。
具体实施方式
下面结合说明书附图和优选实施例对本发明做详细描述。
本发明外基区与集电区隔离的双极晶体管包括集电区，设置在集电区上的本征基区和隔离氧化层，设置在隔离氧化层上的外基区，设置在本征基区上的发射区，以及设置在发射区侧面的侧墙。本征基区的边缘位于隔离氧化层的上方，外基区全部位于隔离氧化层的上方。外基区上表面与发射区上表面形成平整表面，且外基区与发射区由侧墙隔离。通过用氧化层将集电区和外基区隔离开的方法有效地减小了基区-集电区结寄生电容，改善了器件的性能。
其中，外基区的材料优选为硅、锗硅或锗硅碳。
优选实施例一：如图1所示，采用硅衬底作为集电区1，在所述集电区1上依次形成锗硅层2和氧化介质层3。
如图2所示，在氧化介质层3上光刻刻蚀形成窗口，依次淀积多晶层21和氮化硅层22。
如图3所示，刻蚀去除部分所述氮化硅层22、多晶层21和氧化介质层3。所保留的多晶层21形成非自对准发射区31，所保留的氮化硅层22形成发射区介质层32。
如图4所示，在所得结构上淀积氧化硅层，各向异性刻蚀成氧化硅侧墙41。
如图5所示，以氧化硅侧墙41为掩蔽，各向异性刻蚀锗硅层2和硅衬底；所保留的锗硅层2形成本征基区51。
如图6所示，在所得结构上制备氮化硅侧墙61。
如图7所示，以氮化硅侧墙61作为掩蔽，将硅衬底表面氧化形成隔离氧化层71。
如图8所示，去掉氮化硅侧墙61。
如图9所示，在所得结构上图形外延生长硅层91。
如图10所示，对所得结构进行平坦化，去除发射区介质层32，暴露发射区31的上表面；对保留的硅层91进行注入掺杂，形成外基区92。制备孔，引出金属电极线，形成基极、发射极和收集极，表面钝化。
优选实施例二：如图1所示，采用硅衬底作为集电区1，在所述集电区1上依次形成锗硅层2和氧化介质层3。
如图2所示，在氧化介质层3上光刻刻蚀形成窗口，依次淀积多晶层21和氮化硅层22。
如图3所示，刻蚀去除部分所述氮化硅层22、多晶层21和氧化介质层3。所保留的多晶层21形成非自对准发射区31，所保留的氮化硅层22形成发射区介质层32。
如图4所示，在所得结构上淀积氧化硅层，各向异性刻蚀成氧化硅侧墙41。
如图5所示，以氧化硅侧墙41为掩蔽，各向异性刻蚀锗硅层2和硅衬底；所保留的锗硅层2形成本征基区51。
如图6所示，在所得结构上制备氮化硅侧墙61。
如图7所示，以氮化硅侧墙61作为掩蔽，采用高压氧化工艺将硅衬底表面氧化形成隔离氧化层71。
如图8所示，去掉氮化硅侧墙61。
如图9所示，在所得结构上图形外延生长硅层91。
如图10所示，对所得结构进行平坦化，去除发射区介质层32，暴露发射区31的上表面；对保留的硅层91进行原位掺杂，形成外基区92。制备孔，引出金属电极线，形成基极、发射极和收集极，表面钝化。
以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求所界定的保护范围为准。

Claims (5)

1.一种外基区与集电区隔离的双极晶体管制备方法，其特征在于，所述方法包括下述步骤：
3.1采用硅衬底作为集电区，在所述集电区上依次形成锗硅层和氧化介质层；
3.2在所述氧化介质层上光刻刻蚀形成窗口，依次淀积多晶层和氮化硅层；
3.3刻蚀去除部分所述氮化硅层、多晶层和氧化介质层；所保留的多晶层形成发射区，所保留的氮化硅层形成发射区介质层；
3.4在所得结构上淀积氧化硅层，各向异性刻蚀成氧化硅侧墙；
3.5以所述氧化硅侧墙为掩蔽，各向异性刻蚀锗硅层和硅衬底；所保留的锗硅层形成本征基区；
3.6在所得结构上制备氮化硅侧墙；
3.7以氮化硅侧墙作为掩蔽，将硅衬底表面氧化形成隔离氧化层；
3.8去掉氮化硅侧墙；
3.9在所得结构上图形外延生长外延层；
3.10对所得结构进行平坦化，去除所述发射区介质层，暴露发射区的上表面；
3.11对保留的外延层进行掺杂，形成外基区；
3.12制备孔，引出金属电极线，形成基极、发射极和收集极，表面钝化。
2.根据权利要求1所述的外基区与集电区隔离的双极晶体管制备方法，其特征在于，步骤3.7中采用高压氧化工艺将硅衬底表面氧化形成隔离氧化层。
3.根据权利要求1所述的外基区与集电区隔离的双极晶体管制备方法，其特征在于，步骤3.9中外延层为硅层、锗硅层或锗硅碳层。
4.根据权利要求1所述的外基区与集电区隔离的双极晶体管制备方法，其特征在于，步骤3.11中采用注入掺杂的方法形成外基区。
5.根据权利要求1所述的外基区与集电区隔离的双极晶体管制备方法，其特征在于，步骤3.11中采用原位掺杂的方法形成外基区。
CN201210536372.7A 2012-12-12 2012-12-12 外基区与集电区隔离的双极晶体管及其制备方法 Active CN103000678B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210536372.7A CN103000678B (zh) 2012-12-12 2012-12-12 外基区与集电区隔离的双极晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210536372.7A CN103000678B (zh) 2012-12-12 2012-12-12 外基区与集电区隔离的双极晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN103000678A CN103000678A (zh) 2013-03-27
CN103000678B true CN103000678B (zh) 2015-05-27

Family

ID=47929040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210536372.7A Active CN103000678B (zh) 2012-12-12 2012-12-12 外基区与集电区隔离的双极晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN103000678B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359682A (zh) * 2008-09-12 2009-02-04 清华大学 自对准抬升外基区双极或异质结双极晶体管及其制备方法
CN102544081A (zh) * 2010-12-16 2012-07-04 上海华虹Nec电子有限公司 锗硅异质结npn三极管及制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585740B2 (en) * 2006-03-14 2009-09-08 International Business Machines Corporation Fully silicided extrinsic base transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359682A (zh) * 2008-09-12 2009-02-04 清华大学 自对准抬升外基区双极或异质结双极晶体管及其制备方法
CN102544081A (zh) * 2010-12-16 2012-07-04 上海华虹Nec电子有限公司 锗硅异质结npn三极管及制造方法

Also Published As

Publication number Publication date
CN103000678A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
US7598539B2 (en) Heterojunction bipolar transistor and method for making same
CN102522425B (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
CN102683395B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN103000676B (zh) 侧向双极晶体管及其制备方法
CN102709318B (zh) 嵌入式外延外基区双极晶体管及其制备方法
CN103094102B (zh) 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法
CN103000678B (zh) 外基区与集电区隔离的双极晶体管及其制备方法
CN102054689B (zh) SiGe异质结双极晶体管的制作方法
CN103123928B (zh) 锗硅hbt单管结构、其制造方法及锗硅hbt多指结构
CN103022108B (zh) 双极晶体管及其制备方法
CN102683401B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102651390B (zh) 嵌入式外延外基区双极晶体管及其制备方法
CN103000677B (zh) 带有隔离氧化层的侧向双极晶体管及其制备方法
CN103022110B (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN103000679B (zh) 低电阻多晶连接基区全自对准双极晶体管及其制备方法
CN108257868B (zh) 采用非选择性外延的自对准锗硅hbt器件的工艺方法
CN102496626B (zh) 锗硅异质结双极晶体管结构
CN102683400B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102664190B (zh) 嵌入式外延外基区双极晶体管及其制备方法
CN108257867B (zh) 采用非选择性外延的自对准锗硅hbt器件的制造方法
CN103035687A (zh) 外基区下具有低电阻屏蔽层的双极晶体管及其制备方法
CN104425577A (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
CN103035686B (zh) 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法
CN102136423A (zh) 改善硅锗淀积表面粗糙度的方法
US11417756B2 (en) Method for manufacturing a bipolar transistor and bipolar transistor capable of being obtained by such a method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant