CN103022108B - 双极晶体管及其制备方法 - Google Patents
双极晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103022108B CN103022108B CN201210537229.XA CN201210537229A CN103022108B CN 103022108 B CN103022108 B CN 103022108B CN 201210537229 A CN201210537229 A CN 201210537229A CN 103022108 B CN103022108 B CN 103022108B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- bipolar transistor
- region
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 12
- 230000000717 retained effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开一种双极晶体管及其制备方法，为解决现有产品基区-集电区结寄生电容过大的缺陷而设计。本发明双极晶体管包括集电区、本征基区、隔离氧化层、外基区、发射区、以及侧墙。本征基区的边缘位于隔离氧化层的上方，外基区全部位于隔离氧化层的上方。本发明双极晶体管制备方法用氮化硅侧墙作为保护进行氧化形成隔离氧化层，然后去掉氮化硅侧墙形成外基区，实现了本发明双极晶体管。本发明双极晶体管有效地减小了基区-集电区结寄生电容，改善了器件的性能。本发明双极晶体管制备方法工艺步骤简明，对设备等技术条件要求低，适于大规模生产加工。
Description
技术领域
本发明涉及一种双极晶体管及其制备方法。
背景技术
双极晶体管是由两个背靠背PN结构成，是具有电流放大作用的晶体三极管，主要包括基区、发射区和收集区。
常规结构中，集电区与外基区直接相连，导致器件的基区-集电区结寄生电容过大，影响相关性能。
发明内容
为了克服上述的缺陷，本发明提供一种能有效减小基区-集电区结寄生电容的双极晶体管及其制备方法。
为达到上述目的，一方面，本发明提供一种双极晶体管，所述晶体管包括集电区，设置在所述集电区上的本征基区和隔离氧化层，设置在所述隔离氧化层上的外基区，设置在所述本征基区上的发射区，以及设置在所述发射区侧面的侧墙；所述本征基区的边缘位于所述隔离氧化层的上方，所述外基区全部位于所述隔离氧化层的上方。
特别是，所述外基区嵌入到发射区侧面的侧墙下方。
特别是，所述外基区的材料为硅、锗硅或锗硅碳。
另一方面，本发明提供一种双极晶体管制备方法，所述方法包括下述步骤：
4.1采用硅衬底作为集电区，在所述集电区上依次形成锗硅层和氧化介质层；
4.2在所述氧化介质层上光刻刻蚀形成窗口，依次淀积多晶层和氮化硅层；
4.3刻蚀去除部分所述氮化硅层、多晶层和氧化介质层；所保留的多晶层形成发射区，所保留的氮化硅层形成发射区介质层；
4.4在所得结构上淀积氧化硅层，各向异性刻蚀成氧化硅侧墙；
4.5以所述氧化硅侧墙为掩蔽，各向异性刻蚀锗硅层和硅衬底；所保留的锗硅层形成本征基区；
4.6在所得结构上制备氮化硅侧墙；
4.7以氮化硅侧墙作为掩蔽，将硅衬底表面氧化形成隔离氧化层；
4.8去掉氮化硅侧墙；
4.9在所述隔离氧化层上生长硅层或锗硅层，掺杂形成外基区；
4.10制备孔，引出金属电极线，形成基极、发射极和收集极，表面钝化。
特别是，步骤4.7中将硅衬底表面氧化形成隔离氧化层采用高压氧化工艺。
特别是，步骤4.9中利用选择外延工艺生长硅层或锗硅层。
特别是，步骤4.9中采用注入掺杂的方法形成外基区。
特别是，步骤4.9中采用原位掺杂的方法形成外基区。
本发明双极晶体管在集电区和外基区之间设置了隔离氧化层，有效地减小了基区-集电区结寄生电容，改善了器件的性能。
本发明双极晶体管制备方法用氮化硅侧墙作为保护进行氧化形成隔离氧化层，然后去掉氮化硅侧墙形成外基区，实现了本发明双极晶体管。工艺步骤简明，对设备等技术条件要求低，适于大规模生产加工。所制成的双极晶体管基区-集电区结寄生电容小，器件性能良好。
附图说明
图1～图9为本发明优选实施例结构示意图。
具体实施方式
下面结合说明书附图和优选实施例对本发明做详细描述。
本发明双极晶体管包括集电区，设置在集电区上的本征基区和隔离氧化层，设置在隔离氧化层上的外基区，设置在本征基区上的发射区，以及设置在发射区侧面的侧墙。本征基区的边缘位于隔离氧化层的上方，外基区全部位于隔离氧化层的上方。通过用氧化层将集电区和外基区隔离开的方法有效地减小了基区-集电区结寄生电容，改善了器件的性能。
其中，外基区可以嵌入到发射区侧面的侧墙下方。外基区的材料优选为硅、锗硅或锗硅碳。
优选实施例一：如图1所示，采用硅衬底作为集电区1，在所述集电区1上依次形成锗硅层2和氧化介质层3。
如图2所示，在氧化介质层3上光刻刻蚀形成窗口，依次淀积多晶层21和氮化硅层22。
如图3所示，刻蚀去除部分所述氮化硅层22、多晶层21和氧化介质层3。所保留的多晶层21形成非自对准发射区31，所保留的氮化硅层22形成发射区介质层32。
如图4所示，在所得结构上淀积氧化硅层，各向异性刻蚀成氧化硅侧墙41。
如图5所示，以氧化硅侧墙41为掩蔽，各向异性刻蚀锗硅层2和硅衬底；所保留的锗硅层2形成本征基区51。
如图6所示，在所得结构上制备氮化硅侧墙61。
如图7所示，以氮化硅侧墙61作为掩蔽，将硅衬底表面氧化形成隔离氧化层71。
如图8所示，去掉氮化硅侧墙61。
如图9所示，在隔离氧化层71上生长硅层，注入掺杂形成外基区91。制备孔，引出金属电极线，形成基极、发射极和收集极，表面钝化。
优选实施例二：如图1所示，采用硅衬底作为集电区1，在所述集电区1上依次形成锗硅层2和氧化介质层3。
如图2所示，在氧化介质层3上光刻刻蚀形成窗口，依次淀积多晶层21和氮化硅层22。
如图3所示，刻蚀去除部分所述氮化硅层22、多晶层21和氧化介质层3。所保留的多晶层21形成非自对准发射区31，所保留的氮化硅层22形成发射区介质层32。
如图4所示，在所得结构上淀积氧化硅层，各向异性刻蚀成氧化硅侧墙41。
如图5所示，以氧化硅侧墙41为掩蔽，各向异性刻蚀锗硅层2和硅衬底；所保留的锗硅层2形成本征基区51。
如图6所示，在所得结构上制备氮化硅侧墙61。
如图7所示，以氮化硅侧墙61作为掩蔽，采用高压氧化工艺将硅衬底表面氧化形成隔离氧化层71。
如图8所示，去掉氮化硅侧墙61。
如图9所示，在隔离氧化层71上利用选择外延工艺生长锗硅碳层，原位掺杂形成外基区91。为保证外基区电阻，采用先注入再掺杂的方法形成外基区91。制备孔，引出金属电极线，形成基极、发射极和收集极，表面钝化。
以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求所界定的保护范围为准。
Claims (5)
1.一种双极晶体管制备方法，其特征在于，所述方法包括下述步骤：
1.1采用硅衬底作为集电区，在所述集电区上依次形成锗硅层和氧化介质层；
1.2在所述氧化介质层上光刻刻蚀形成窗口，依次淀积多晶层和氮化硅层；
1.3刻蚀去除部分所述氮化硅层、多晶层和氧化介质层；所保留的多晶层形成发射区，所保留的氮化硅层形成发射区介质层；
1.4在所得结构上淀积氧化硅层，各向异性刻蚀成氧化硅侧墙；
1.5以所述氧化硅侧墙为掩蔽，各向异性刻蚀锗硅层和硅衬底；所保留的锗硅层形成本征基区；
1.6在所得结构上制备氮化硅侧墙；
1.7以氮化硅侧墙作为掩蔽，将硅衬底表面氧化形成隔离氧化层；
1.8去掉氮化硅侧墙；
1.9在所述隔离氧化层上生长硅层或锗硅层，掺杂形成外基区；
1.10制备孔，引出金属电极线，形成基极、发射极和收集极，表面钝化。
2.根据权利要求1所述的双极晶体管制备方法，其特征在于，步骤1.7中将硅衬底表面氧化形成隔离氧化层采用高压氧化工艺。
3.根据权利要求1所述的双极晶体管制备方法，其特征在于，步骤1.9中利用选择外延工艺生长硅层、锗硅层或锗硅碳层。
4.根据权利要求1所述的双极晶体管制备方法，其特征在于，步骤1.9中采用注入掺杂的方法形成外基区。
5.根据权利要求1所述的双极晶体管制备方法，其特征在于，步骤1.9中采用原位掺杂的方法形成外基区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210537229.XA CN103022108B (zh) | 2012-12-12 | 2012-12-12 | 双极晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210537229.XA CN103022108B (zh) | 2012-12-12 | 2012-12-12 | 双极晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103022108A CN103022108A (zh) | 2013-04-03 |
| CN103022108B true CN103022108B (zh) | 2015-07-15 |
Family
ID=47970490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210537229.XA Active CN103022108B (zh) | 2012-12-12 | 2012-12-12 | 双极晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103022108B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979884B2 (en) * | 2003-12-04 | 2005-12-27 | International Business Machines Corporation | Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border |
| US7585740B2 (en) * | 2006-03-14 | 2009-09-08 | International Business Machines Corporation | Fully silicided extrinsic base transistor |
| CN101359682B (zh) * | 2008-09-12 | 2012-02-08 | 清华大学 | 自对准抬升外基区双极晶体管及其制备方法 |
| CN102709318B (zh) * | 2012-05-16 | 2015-07-15 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| CN102651384B (zh) * | 2012-05-16 | 2014-09-17 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
-
2012
- 2012-12-12 CN CN201210537229.XA patent/CN103022108B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103022108A (zh) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102522425B (zh) | 超高压锗硅hbt晶体管器件的结构及制备方法 | |
| CN101599435B (zh) | 单层多晶硅hbt非本征基区的掺杂方法 | |
| CN102931226B (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
| CN102683395B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| CN103094102B (zh) | 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法 | |
| CN102709318B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| CN103123928B (zh) | 锗硅hbt单管结构、其制造方法及锗硅hbt多指结构 | |
| CN103000676B (zh) | 侧向双极晶体管及其制备方法 | |
| CN103022108B (zh) | 双极晶体管及其制备方法 | |
| CN102651390B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| CN102054689B (zh) | SiGe异质结双极晶体管的制作方法 | |
| CN103000678B (zh) | 外基区与集电区隔离的双极晶体管及其制备方法 | |
| CN102683401B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| CN103000677B (zh) | 带有隔离氧化层的侧向双极晶体管及其制备方法 | |
| CN103000679B (zh) | 低电阻多晶连接基区全自对准双极晶体管及其制备方法 | |
| CN102496626B (zh) | 锗硅异质结双极晶体管结构 | |
| CN108257868B (zh) | 采用非选择性外延的自对准锗硅hbt器件的工艺方法 | |
| CN102723361B (zh) | 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法 | |
| CN101707182A (zh) | 一种在异质结双极型晶体管的基区中抑制硼扩散的方法 | |
| CN102956480A (zh) | 有赝埋层的锗硅hbt降低集电极电阻的制造方法及器件 | |
| CN102683400B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| CN102623511B (zh) | 功率二极管 | |
| CN103035687A (zh) | 外基区下具有低电阻屏蔽层的双极晶体管及其制备方法 | |
| CN102683399B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| CN104425577A (zh) | 自对准锗硅异质结双极型三极管器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |