CN107437500B - 一种多晶硅栅极的制造方法及多晶硅栅极 - Google Patents
一种多晶硅栅极的制造方法及多晶硅栅极 Download PDFInfo
- Publication number
- CN107437500B CN107437500B CN201610361902.7A CN201610361902A CN107437500B CN 107437500 B CN107437500 B CN 107437500B CN 201610361902 A CN201610361902 A CN 201610361902A CN 107437500 B CN107437500 B CN 107437500B
- Authority
- CN
- China
- Prior art keywords
- layer
- polycrystalline silicon
- polysilicon
- manufacturing
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 132
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000010936 titanium Substances 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 19
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- 239000011259 mixed solution Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 3
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 229910008484 TiSi Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910004339 Ti-Si Inorganic materials 0.000 description 2
- 229910010978 Ti—Si Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种多晶硅栅极的制造方法及多晶硅栅极,其中,多晶硅栅极的制造方法包括:在衬底上依次生成栅氧化层、多晶硅层和氮化硅层;对所述氮化硅层和所述多晶硅层进行光刻和刻蚀,且所述多晶硅层上被刻蚀的位置保留预设厚度的余量;对外露的所述多晶硅层进行氧化,得到氧化层;去除所述氮化硅层,并在露出的所述多晶硅层上生成硅化物,形成多晶硅栅极。本发明提供的方案通过在刻蚀多晶硅时保留一定的余量,然后通过氧化将其转化为二氧化硅(氧化层),能够保证多晶硅层下方任何位置处的栅氧化层都不会被损伤到,简化了制作工艺;同时保留了完整的栅氧化层,不会存在交界,提高了器件性能。
Description
技术领域
本发明涉及半导体芯片制造技术领域,特别是指一种多晶硅栅极的制造方法及多晶硅栅极。
背景技术
多晶硅的硅化物制作工艺,常规的做法中为了将多晶硅刻蚀干净,刻蚀时往往有一定的过刻蚀量,所以被刻蚀掉的多晶硅下方的栅氧化层也会被刻蚀掉一部分;并且,这部分氧化层会受到刻蚀的损伤,其质量受到较大的影响。后续,当表面生长金属Ti层后,再形成TiSi时,该氧化层不能阻挡Ti层与硅衬底反应。所以,需要在后续采用湿法腐蚀(含有氢氟酸的溶液)去除掉这部分栅氧化层,如图1所示;且湿法腐蚀时,存在横向腐蚀的效应,最后,多晶硅下方的栅氧化层也会被腐蚀掉,如图1中虚线圈中的位置。
另外,在生长氧化层的时候,多晶硅两侧也会被氧化成氧化层(二氧化硅)。同时新生长出来的氧化层与原来的栅氧化层间存在着交界,如图2中虚线圈处位置,该交界的存在,会影响到器件性能。
也可以说,多晶硅的硅化物制作工艺常规做法是,利用多晶硅以外区域的氧化层做屏蔽,生长金属Ti层,然后经过退火,使得多晶硅与Ti发生反应,生成TiSi。有个关键点就是,凡是不需要生成TiSi的区域,必须用足够厚的氧化层保护住硅衬底。否则,Ti可能穿透氧化层与其下方的硅衬底发生反应。为了达到这个目的,这个氧化层的质量或者厚度要求比较严格,对于受到过损伤的氧化层,必须事先用湿法腐蚀去除,然后再生长新的氧化层。这就会带来一些其他问题,诸如工艺复杂、损伤到多晶硅下方的栅氧化层等。
发明内容
本发明的目的在于提供一种多晶硅栅极的制造方法及多晶硅栅极,解决现有技术中多晶硅栅极的制造工艺复杂且器件性能差的问题。
为了解决上述技术问题,本发明实施例提供一种多晶硅栅极的制造方法,包括:
在衬底上依次生成栅氧化层、多晶硅层和氮化硅层;
对所述氮化硅层和所述多晶硅层进行光刻和刻蚀,且所述多晶硅层上被刻蚀的位置保留预设厚度的余量;
对外露的所述多晶硅层进行氧化,得到氧化层;
去除所述氮化硅层,并在露出的所述多晶硅层上生成硅化物,形成多晶硅栅极。
可选地,所述在露出的所述多晶硅层上生成硅化物,形成多晶硅栅极的步骤包括:
在所述氧化层和露出的所述多晶硅层上生成金属层,所述金属层的金属能够与硅反应,且生成物的电阻小于预设阈值;
通过热处理使所述金属层与接触的所述多晶硅层进行反应,生成硅化物;
去除未发生反应的所述金属层,形成多晶硅栅极。
可选地,在所述在露出的所述多晶硅层上生成硅化物后,还包括:
对所述硅化物进行热处理。
可选地,所述栅氧化层的生长温度范围为900~1200℃,厚度范围为0.01~1.0um;所述多晶硅层的生长温度范围为500~700℃,厚度范围为0.05~2.0um;所述氮化硅层的生长温度范围为500~1000℃,厚度范围为0.01~2.0um。
可选地,所述预设厚度的范围为0.01~0.1um。
可选地,对外露的所述多晶硅层进行氧化的温度范围为700~1200℃。
可选地,所述去除所述氮化硅层的步骤包括:
采用大于预设浓度的热磷酸腐蚀掉所述氮化硅层。
可选地,所述在所述氧化层和露出的所述多晶硅层上生成金属层的步骤包括:
采用溅射的方式生长所述金属层,所述金属层的厚度范围为0.01~0.50um。
可选地,所述金属层的材质为钛、钴或镍。
可选地,通过热处理使所述金属层与接触的所述多晶硅层进行反应,生成硅化物的步骤包括:
在650~750℃的温度下进行热处理,热处理的时间范围为20~40s。
可选地,所述去除未发生反应的所述金属层的步骤包括:
采用硫酸和双氧水的混合液,或者氨水和双氧水的混合液腐蚀掉未发生反应的所述金属层。
可选地,所述对所述硅化物进行热处理的步骤包括:
在850~900℃的温度下进行热处理,热处理的时间范围为20~40s。
本发明还提供了一种多晶硅栅极,包括:
衬底;
一体成形于所述衬底上的栅氧化层;
形成在所述栅氧化层的上表面的多晶硅层和氧化层,所述氧化层位于所述多晶硅层的两侧;
位于所述多晶硅层上的硅化物,所述硅化物与所述多晶硅层两侧的所述氧化层均接触。
本发明还提供了一种多晶硅栅极,所述多晶硅栅极采用上述的制造方法制备得到。
本发明的上述技术方案的有益效果如下:
上述方案中,所述多晶硅栅极的制造方法通过在刻蚀多晶硅时保留一定的余量,然后通过氧化将其转化为二氧化硅(氧化层),能够保证多晶硅层下方任何位置处的栅氧化层都不会被损伤到,简化了制作工艺;同时保留了完整的栅氧化层,不会存在交界,提高了器件性能。
附图说明
图1为现有技术中去除受损栅氧化层时存在横向腐蚀示意图;
图2为现有技术中新生长出来的氧化层与原来的栅氧化层之间存在交界示意图;
图3为本发明实施例的多晶硅栅极的制造方法流程示意图;
图4为本发明实施例的栅氧化层、多晶硅层和氮化硅层的生长示意图;
图5为本发明实施例的氮化硅层/多晶硅层的光刻与刻蚀示意图;
图6为本发明实施例的多晶硅的氧化示意图;
图7为本发明实施例的氮化硅层的去除示意图;
图8为本发明实施例的金属Ti层的生长示意图;
图9为本发明实施例的TiSi的形成示意图;
图10为本发明实施例的多余Ti层的去除示意图;
图11为本发明实施例的多晶硅栅极结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本发明针对现有的技术中多晶硅栅极的制造工艺复杂且器件性能差的问题,提供一种多晶硅栅极的制造方法,如图3所示,包括:
步骤31:在衬底上依次生成栅氧化层、多晶硅层和氮化硅层;
步骤32:对所述氮化硅层和所述多晶硅层进行光刻和刻蚀,且所述多晶硅层上被刻蚀的位置保留预设厚度的余量;
步骤33:对外露的所述多晶硅层进行氧化,得到氧化层;
步骤34:去除所述氮化硅层,并在露出的所述多晶硅层上生成硅化物,形成多晶硅栅极。
本发明实施例提供的所述多晶硅栅极的制造方法通过在刻蚀多晶硅时保留一定的余量,然后通过氧化将其转化为二氧化硅(氧化层),能够保证多晶硅层下方任何位置处的栅氧化层都不会被损伤到,简化了制作工艺;同时保留了完整的栅氧化层,不会存在交界,提高了器件性能。
优选的,所述栅氧化层的生长温度范围为900~1200℃,厚度范围为0.01~1.0um;所述多晶硅层的生长温度范围为500~700℃,厚度范围为0.05~2.0um;所述氮化硅层的生长温度范围为500~1000℃,厚度范围为0.01~2.0um。
刻蚀多晶硅层优选使用干法刻蚀(反应离子刻蚀);所述预设厚度的范围为0.01~0.1um。对外露的所述多晶硅层进行氧化的温度范围为700~1200℃。
上述生成的氮化硅层(不与氧气反应)主要作用是防止多晶硅层的上表面被氧化,以使得后续多晶硅能够与金属层反应生成硅化物。
其中,所述去除所述氮化硅层的步骤包括:采用大于预设浓度的热磷酸腐蚀掉所述氮化硅层。大于预设浓度的热磷酸也就是公知的浓的热磷酸。
具体的,所述在露出的所述多晶硅层上生成硅化物,形成多晶硅栅极的步骤包括:在所述氧化层和露出的所述多晶硅层上生成金属层,所述金属层的金属能够与硅反应,且生成物的电阻小于预设阈值;通过热处理(快速热退火)使所述金属层与接触的所述多晶硅层进行反应,生成硅化物;去除未发生反应的所述金属层,形成多晶硅栅极。
其中,所述在所述氧化层和露出的所述多晶硅层上生成金属层的步骤包括:采用溅射的方式生长所述金属层,所述金属层的厚度范围为0.01~0.50um。所述金属层的材质可为钛、钴或镍。
通过热处理使所述金属层与接触的所述多晶硅层进行反应,生成硅化物的步骤包括:在650~750℃的温度下进行热处理,热处理的时间范围为20~40s。
更具体的,所述去除未发生反应的所述金属层的步骤包括:采用硫酸和双氧水的混合液,或者氨水和双氧水的混合液腐蚀掉未发生反应的所述金属层。
其实就是将部件放入到腐蚀槽中即可,只有Ti会被腐蚀。
进一步的,为了降低硅化物的电阻值,在所述在露出的所述多晶硅层上生成硅化物后,还包括:对所述硅化物进行热处理(快速热退火)。
优选的,所述对所述硅化物进行热处理的步骤包括:在850~900℃的温度下进行热处理,热处理的时间范围为20~40s。
下面对本发明实施例提供的多晶硅栅极的制造方法进行具体说明。
如图4所示,包括栅氧化层、多晶硅层和氮化硅的生长;
其中,栅氧化层的生长温度约900~1200℃,厚度为0.01~1.0um。多晶硅层的生长温度约500~700℃,厚度为0.05~2.0um。氮化硅层的生长温度约500~1000℃,厚度为0.01~2.0um。
如图5所示,包括氮化硅/多晶硅的光刻与刻蚀;
其中,为了保证多晶硅下方的栅极氧化层不受到损伤,刻蚀多晶硅时需要剩余一部分。剩余量的厚度为0.01~0.1um。
如图6所示,包括多晶硅的氧化;
其中,将刻蚀剩余的少量多晶硅,通过氧化变成氧化层(二氧化硅)。同时栅极多晶硅两侧也会被氧化成氧化层(二氧化硅)。多晶硅层的氧化温度约700~1200℃。
如图7所示,包括氮化硅层的去除;
其中,采用浓的热磷酸腐蚀掉氮化硅层。
如图8所示,包括金属Ti层的生长;
其中,制作金属硅化物比较可行的材料有Ti(钛),Co(钴),Ni(镍),以Ti为例,采用溅射的方式生长金属Ti层,厚度为0.01~0.50um。
如图9所示,包括硅化物TiSi的形成;
其中,通过热处理,使得Ti与多晶硅层反应,生成TiSi。温度在650~750℃之间,时间20~40秒,使得Ti可以与多晶硅发生反应,生成Ti-Si合金,而在此温度下,Ti又不至于和氧化层发生反应。
如图10所示,包括多余Ti层的去除;
其中,将没有反应的Ti腐蚀掉,药液可以选择硫酸(H2SO4)和双氧水(H2O2)的混合液,也可以选择氨水(NH4OH)和双氧水(H2O2)的混合液。
进一步,还包括通过再一次的热处理(快速热退火),进一步降低TiSi的电阻值。
其中,快速热退火,让Ti-Si合金转相,使得电阻率可以更低。温度一般在850~900℃之间,时间20~40秒。
由上可知,本发明实施例提供的多晶硅栅极的制造方法,通过在刻蚀多晶硅时,剩余少量的多晶硅,然后通过氧化将其转换成二氧化硅,保证了多晶硅下方任何位置处的栅氧化层都不会被损伤到;简化了制作工艺,提高了器件可靠性。
为了解决上述技术问题,本发明实施例还提供了一种多晶硅栅极,如图11所示,包括:
衬底;
一体成形于所述衬底上的栅氧化层;
形成在所述栅氧化层的上表面的多晶硅层和氧化层,所述氧化层位于所述多晶硅层的两侧;
位于所述多晶硅层上的硅化物,所述硅化物与所述多晶硅层两侧的所述氧化层均接触。
本发明实施例提供的所述多晶硅栅极中栅氧化层为一体结构,内部不存在交界,提高了器件性能。
其中,上述多晶硅栅极的制造方法的所述实现实施例均适用于该多晶硅栅极的实施例中,也能达到相同的技术效果。
为了解决上述技术问题,本发明实施例还提供了一种多晶硅栅极,所述多晶硅栅极采用上述的制造方法制备得到。
需要说明的是,上述多晶硅栅极的制造方法的所述实现实施例均适用于该多晶硅栅极的实施例中,也能达到相同的技术效果。
以上所述的是本发明的优选实施方式,应当指出对于本技术领域的普通人员来说,在不脱离本发明所述原理前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种多晶硅栅极的制造方法,其特征在于,包括:
在衬底上依次生成栅氧化层、多晶硅层和氮化硅层;
对所述氮化硅层和所述多晶硅层进行光刻和刻蚀,且所述多晶硅层上被刻蚀的位置保留预设厚度的余量;
对外露的所述多晶硅层进行氧化,得到氧化层;
去除所述氮化硅层,并在露出的所述多晶硅层上生成硅化物,形成多晶硅栅极;
其中,在所述在露出的所述多晶硅层上生成硅化物后,还包括:
对所述硅化物进行热处理。
2.如权利要求1所述的制造方法,其特征在于,所述在露出的所述多晶硅层上生成硅化物,形成多晶硅栅极的步骤包括:
在所述氧化层和露出的所述多晶硅层上生成金属层,所述金属层的金属能够与硅反应,且生成物的电阻小于预设阈值;
通过热处理使所述金属层与接触的所述多晶硅层进行反应,生成硅化物;
去除未发生反应的所述金属层,形成多晶硅栅极。
3.如权利要求1所述的制造方法,其特征在于,所述栅氧化层的生长温度范围为900~1200℃,厚度范围为0.01~1.0um;所述多晶硅层的生长温度范围为500~700℃,厚度范围为0.05~2.0um;所述氮化硅层的生长温度范围为500~1000℃,厚度范围为0.01~2.0um。
4.如权利要求1所述的制造方法,其特征在于,所述预设厚度的范围为0.01~0.1um。
5.如权利要求1所述的制造方法,其特征在于,对外露的所述多晶硅层进行氧化的温度范围为700~1200℃。
6.如权利要求1所述的制造方法,其特征在于,所述去除所述氮化硅层的步骤包括:
采用大于预设浓度的热磷酸腐蚀掉所述氮化硅层。
7.如权利要求2所述的制造方法,其特征在于,所述在所述氧化层和露出的所述多晶硅层上生成金属层的步骤包括:
采用溅射的方式生长所述金属层,所述金属层的厚度范围为0.01~0.50um。
8.如权利要求2或7所述的制造方法,其特征在于,所述金属层的材质为钛、钴或镍。
9.如权利要求2所述的制造方法,其特征在于,通过热处理使所述金属层与接触的所述多晶硅层进行反应,生成硅化物的步骤包括:
在650~750℃的温度下进行热处理,热处理的时间范围为20~40s。
10.如权利要求2所述的制造方法,其特征在于,所述去除未发生反应的所述金属层的步骤包括:
采用硫酸和双氧水的混合液,或者氨水和双氧水的混合液腐蚀掉未发生反应的所述金属层。
11.如权利要求1所述的制造方法,其特征在于,所述对所述硅化物进行热处理的步骤包括:
在850~900℃的温度下进行热处理,热处理的时间范围为20~40s。
12.一种多晶硅栅极,其特征在于,所述多晶硅栅极采用如权利要求1至11任一项所述的制造方法制备得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610361902.7A CN107437500B (zh) | 2016-05-26 | 2016-05-26 | 一种多晶硅栅极的制造方法及多晶硅栅极 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610361902.7A CN107437500B (zh) | 2016-05-26 | 2016-05-26 | 一种多晶硅栅极的制造方法及多晶硅栅极 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107437500A CN107437500A (zh) | 2017-12-05 |
CN107437500B true CN107437500B (zh) | 2021-04-09 |
Family
ID=60453649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610361902.7A Expired - Fee Related CN107437500B (zh) | 2016-05-26 | 2016-05-26 | 一种多晶硅栅极的制造方法及多晶硅栅极 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107437500B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412154A (zh) * | 2010-09-20 | 2012-04-11 | 上海华虹Nec电子有限公司 | 改善射频ldmos器件工作频率的方法 |
CN102969234A (zh) * | 2012-11-01 | 2013-03-13 | 上海集成电路研发中心有限公司 | 一种金属栅电极的制造方法 |
WO2014161463A1 (zh) * | 2013-04-02 | 2014-10-09 | 无锡华润上华科技有限公司 | 半导体器件栅氧化层的形成方法 |
CN104835728A (zh) * | 2014-02-12 | 2015-08-12 | 北大方正集团有限公司 | 在多晶硅上形成金属硅化物的方法和半导体器件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62106667A (ja) * | 1985-11-05 | 1987-05-18 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
KR0146254B1 (ko) * | 1994-05-16 | 1998-11-02 | 김주용 | 게이트 전극 형성방법 |
KR0172296B1 (ko) * | 1995-03-10 | 1999-03-30 | 김주용 | 반도체 소자의 게이트전극 형성방법 |
KR100525119B1 (ko) * | 1999-10-28 | 2005-11-01 | 주식회사 하이닉스반도체 | 게이트전극 형성방법 |
KR100312972B1 (ko) * | 1999-12-22 | 2001-11-07 | 박종섭 | 반도체소자의 게이트 패턴 형성방법 |
JP4284130B2 (ja) * | 2003-08-29 | 2009-06-24 | パナソニック株式会社 | 終点検出方法、加工方法、膜質評価方法及び電子デバイスの製造方法 |
-
2016
- 2016-05-26 CN CN201610361902.7A patent/CN107437500B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412154A (zh) * | 2010-09-20 | 2012-04-11 | 上海华虹Nec电子有限公司 | 改善射频ldmos器件工作频率的方法 |
CN102969234A (zh) * | 2012-11-01 | 2013-03-13 | 上海集成电路研发中心有限公司 | 一种金属栅电极的制造方法 |
WO2014161463A1 (zh) * | 2013-04-02 | 2014-10-09 | 无锡华润上华科技有限公司 | 半导体器件栅氧化层的形成方法 |
CN104835728A (zh) * | 2014-02-12 | 2015-08-12 | 北大方正集团有限公司 | 在多晶硅上形成金属硅化物的方法和半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN107437500A (zh) | 2017-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI263307B (en) | A method of manufacturing semiconductor device having recess gate structure with varying recess width for increased channel length | |
JP2007184571A (ja) | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法 | |
US6221764B1 (en) | Manufacturing method of semiconductor device | |
US20070020925A1 (en) | Method of forming a nickel platinum silicide | |
JP2007299899A (ja) | 半導体装置およびその製造方法 | |
CN107633998B (zh) | 形成欧姆接触的方法以及半导体器件的制作方法 | |
US8697573B2 (en) | Process to remove Ni and Pt residues for NiPtSi applications using aqua regia with microwave assisted heating | |
CN109411342A (zh) | 一种碳化硅沟槽刻蚀方法 | |
CN107437500B (zh) | 一种多晶硅栅极的制造方法及多晶硅栅极 | |
JP3540044B2 (ja) | エッチング方法および半導体装置の作製方法 | |
JP3436315B2 (ja) | Monos型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
JPH1126397A (ja) | 半導体装置の製造方法 | |
CN106298486A (zh) | 半导体器件的制备方法 | |
CN105870005B (zh) | 半导体结构及其形成方法 | |
JPS6063962A (ja) | バイポ−ラトランジスタの製造方法 | |
CN108666208A (zh) | 半导体结构及其形成方法 | |
US8513117B2 (en) | Process to remove Ni and Pt residues for NiPtSi applications | |
CN101882575B (zh) | 防止金属横向扩展的SiC基体上制备欧姆接触的方法 | |
JP2007019205A (ja) | 半導体装置及びその製造方法 | |
KR20040085794A (ko) | 반도체 소자의 제조방법 | |
JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
KR100296125B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
CN104425572A (zh) | 一种自对准硅化物晶体管及其制作方法 | |
CN106033721A (zh) | 形成金属硅化物的方法 | |
JPH07142424A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210409 |
|
CF01 | Termination of patent right due to non-payment of annual fee |