CN104835728A - 在多晶硅上形成金属硅化物的方法和半导体器件 - Google Patents

在多晶硅上形成金属硅化物的方法和半导体器件 Download PDF

Info

Publication number
CN104835728A
CN104835728A CN201410049252.3A CN201410049252A CN104835728A CN 104835728 A CN104835728 A CN 104835728A CN 201410049252 A CN201410049252 A CN 201410049252A CN 104835728 A CN104835728 A CN 104835728A
Authority
CN
China
Prior art keywords
polysilicon
metal silicide
layer
polycrystalline silicon
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410049252.3A
Other languages
English (en)
Other versions
CN104835728B (zh
Inventor
闻正锋
马万里
赵文魁
黄杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410049252.3A priority Critical patent/CN104835728B/zh
Publication of CN104835728A publication Critical patent/CN104835728A/zh
Application granted granted Critical
Publication of CN104835728B publication Critical patent/CN104835728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种在多晶硅上形成金属硅化物的方法和一种金属氧化物半导体器件,其中,在多晶硅上形成金属硅化物的方法包括:在硅半导体外延层上生长栅氧化层,并在栅氧化层上沉积多晶硅层;在多晶硅层上形成作为栅极的多晶硅线条;在多晶硅层上沉积第一氧化层;刻蚀第一氧化层,在多晶硅线条的侧壁上形成侧墙;在多晶硅线条上制作需覆盖金属硅化物的多晶硅裸露区域;沉积金属层,对金属层进行热处理,在多晶硅裸露区域上生成金属硅化物;去除未生成金属硅化物的金属。本发明通过在多晶硅层上沉积第一氧化层,刻蚀第一氧化层以在多晶硅的侧壁形成侧墙,使得即使光刻对偏,也不会在多晶硅两边有源区上形成金属硅化物,避免短路或漏电引起器件失效。

Description

在多晶硅上形成金属硅化物的方法和半导体器件
技术领域
本发明涉及半导体技术领域,具体而言,涉及一种在多晶硅上形成金属硅化物的方法和一种金属氧化物半导体器件。
背景技术
高频功率器件RF LDMOS(横向双扩散金属氧化物半导体)在手机基站、广播电视和雷达等领域得到广泛的应用,但不同于其它功率MOS管(金属氧化物半导体)的是:由于射频LDMOS(横向扩散金属氧化物半导体)的射频特性,所以其对栅极电阻的要求极其高,要求栅极电阻尽可能的小,必须采用栅极低阻化工艺。一般都是通过在栅极上形成金属硅化物来降低栅极电阻,但是由于工艺特殊性,只要求在多晶硅上形成金属硅化物,而其他的硅表面区域则不能形成金属硅化物。
目前制作金属硅化物的比较可行的材料有Ti(钛),Co(钴),Ni(镍),以Ti为例。现有的在多晶硅上形成金属硅化物的相关工艺步骤如下:
1、如图1A所示,在硅外延层102上生长栅氧化层104,沉积多晶硅106;
2、如图1B所示,通过光刻和刻蚀工艺定义栅极,在硅片上形成多晶硅线条(图1B中106所示部分);
3、如图1C所示,用低压化学气相沉积工艺沉积一层厚度为500埃至1000埃的二氧化硅108;
4、如图1D所示,在沉积的二氧化硅108表面涂布光阻层110,通过曝光显影的方法把需要形成金属硅化物的多晶硅106区域的光阻层110去除掉;
5、如图1E所示,采用干法刻蚀的方法把曝光区域的二氧化硅108刻蚀掉;
6、如图1F所示,用硫酸和双氧水的混合溶液去除剩余光阻层110;
7、如图1G所示,去除光阻层110后,在多晶硅106和二氧化硅108表面沉积钛金属层112;
8、如图1H所示,沉积钛金属层112后进行第一次快速热退火,在温度为650摄氏度至750摄氏度,经过20秒至40秒,钛金属层112只会和多晶硅106发生反应生成49相的钛硅化合物114,而不会和二氧化硅108发生反应;
9、如图1I所示,采用湿法清洗,把二氧化硅108表面未发生反应的钛金属层112清洗掉,进行第二次快速热退火,在温度为800摄氏度至900摄氏度条件下,经过20秒至40秒,49相的钛硅化合物114转化为电阻率更低的54相钛硅化合物116。
上述的工艺方法为传统的光刻刻蚀方法,把需要形成金属硅化物的多晶硅区域打开。采用此方法需要非常严格的光刻对准工艺,如果曝光工艺稍有波动,就会有较大的对偏误差,使得在不需要形成金属硅化物的地方也会生成金属硅化物,从而造成器件短路失效。下面对照图1J至图1L具体说明在曝光工艺有波动时对器件造成的影响。
对照传统工艺中第4步(图1D所示),例如:在沉积的二氧化硅108表面涂布光阻层110,通过曝光显影的方法把需要形成金属硅化物的多晶硅106区域的光阻层110去除掉,此时如果对偏出现误差,则会形成如图1J所示的偏差118,则在其后的第5步工艺采用干法刻蚀掉二氧化硅层108时就会形成如图1K所示的间隙120,在沉积金属层时,就会在间隙120中沉积金属层,同时在第一次快速热退火时,间隙120中沉积的金属钛会和硅外延层中的硅发生反应,生成49相的钛硅化合物,同样的,在第二次快速热退火时,间隙120中的49相钛硅化合物会生成电阻率更低的54相钛硅化合物116,如图1L所示,图中所示间隙120中的钛硅化合物与漏极或源极(有源区)的硅外延层相接触,可能造成短路。
因此,改良工艺方法,确保在光刻工艺出现偏差时不会在器件两边的有源区形成金属硅化物成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一,提出了一种在多晶硅上形成金属硅化物制作工艺,使得即使光刻对偏,也不会在多晶硅两边有源区上形成金属硅化物,避免短路或漏电引起器件失效。
有鉴于此,根据本发明的一个方面,提出了一种在多晶硅上形成金属硅化物的方法,包括:在硅半导体衬底上生长了硅半导体外延层之后,在所述硅半导体外延层上生长栅氧化层,并在所述栅氧化层上沉积多晶硅层;在所述多晶硅层上形成作为栅极的多晶硅线条;在所述多晶硅层上沉积第一氧化层;刻蚀所述第一氧化层,在所述多晶硅线条的侧壁上形成侧墙;在所述多晶硅线条上制作需覆盖金属硅化物的多晶硅裸露区域;沉积金属层,对所述金属层进行热处理,在所述多晶硅裸露区域上生成所述金属硅化物;去除未生成所述金属硅化物的金属。
在该技术方案中,在多晶硅层上沉积第一氧化层,刻蚀第一氧化层以在多晶硅层的侧壁形成侧墙。侧墙的形成,相当于加宽了光刻对准的工艺窗口。当光刻对偏发生偏差时,采用干法刻蚀,刻蚀掉二氧化硅时,由于侧墙的存在,因此会刻蚀掉侧墙部分的二氧化硅,而不会刻蚀掉有源区表面的氧化层(二氧化硅),相应地在沉积金属层时就不会在有源区表面沉积金属层,就不会在多晶硅两边有源区上形成金属硅化物,避免短路或漏电引起器件失效。
根据本发明的另一方面,还提出了一种金属氧化物半导体器件,所述金属氧化物半导体器件采用上述任一项技术方案中所述的在多晶硅上形成金属硅化物的方法制作而成。
通过本发明的技术方案,使得即使光刻对偏,也不会在多晶硅两边有源区上形成金属硅化物,避免短路或漏电引起器件失效。
附图说明
图1A至图1I示出了传统光刻刻蚀的方法形成金属硅化物的流程示意图;
图1J至图1L示出了传统光刻刻蚀的方法发生对准偏差时形成金属硅化物的流程示意图;
图2示出了根据本发明的实施例的在多晶硅上形成金属硅化物的方法的示意流程图;
图3A至图3K示出了根据本发明的实施例的在多晶硅上形成金属硅化物的流程示意图;
图3L至图3N示出了根据本发明的实施例的在多晶硅上形成金属硅化物的方法在发生对准偏差时形成金属硅化物的流程示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述的其他方式来实施,因此,本发明并不限于下面公开的具体实施例的限制。
图2示出了根据本发明的实施例的在多晶硅上形成金属硅化物的方法的示意流程图。
如图2所示,根据本发明的实施例的在多晶硅上形成金属硅化物的方法,包括:
步骤202,在硅半导体衬底上生长了硅半导体外延层之后,在所述硅半导体外延层上生长栅氧化层,并在所述栅氧化层上沉积多晶硅层;
步骤204,在所述多晶硅层上形成作为栅极的多晶硅线条;
步骤206,在所述多晶硅层上沉积第一氧化层;
步骤208,刻蚀所述第一氧化层,在所述多晶硅线条的侧壁上形成侧墙;
步骤210,在所述多晶硅线条上制作需覆盖金属硅化物的多晶硅裸露区域;
步骤212,沉积金属层,对所述金属层进行热处理,在所述多晶硅裸露区域上生成所述金属硅化物,所述金属层优选为钛;
步骤214,去除未生成所述金属硅化物的金属。
在多晶硅层上沉积第一氧化层,刻蚀第一氧化层以在多晶硅层的侧壁形成侧墙。侧墙的形成,相当于加宽了光刻对准的工艺窗口。当光刻对偏发生偏差时,采用干法刻蚀,刻蚀掉二氧化硅时,由于侧墙的存在,因此会刻蚀掉侧墙部分的二氧化硅,而不会刻蚀掉有源区表面的氧化层(二氧化硅),相应地在沉积金属层时就不会在有源区表面沉积金属层,就不会在多晶硅两边有源区上形成金属硅化物,避免短路或漏电引起器件失效。在上述技术方案中,优选的,采用干法刻蚀所述第一氧化层,所述第一氧化层的厚度为800埃~2000埃。
在上述技术方案中,优选的,所述在所述多晶硅线条上制作需覆盖金属硅化物的多晶硅裸露区域,具体包括:在形成所述侧墙的多晶硅层上沉积第二氧化层;采用光刻及刻蚀在所述第二氧化层上制作第二氧化层窗口,露出所述多晶硅线条的表层,形成所述多晶硅裸露区域。
在该技术方案中,通过制作第二氧化层窗口,漏出多晶硅线条的表层,方便在沉积金属层并且进行第一次快速热退火后,将发生反应生成的金属硅化物和未发生反应的金属有效的区分,具体来说,其中第二氧化层窗口部分为金属硅化物,第二氧化层表面为未发生反应的金属,从而采用湿法清洗掉第二氧化层表面的金属,留下金属硅化物。
在上述技术方案中,优选的,采用化学液清洗生成所述二氧化硅窗口后保留的光阻层。
在上述技术方案中,优选的,所述化学液为硫酸与双氧水的混合溶液。
在上述技术方案中,优选的,所述第二氧化层的厚度为500埃~1000埃。
在上述技术方案中,优选的,所述对所述金属层进行热处理的温度为650摄氏度~750摄氏度,时间为20秒~40秒。
在上述技术方案中,优选的,所述去除未生成所述金属硅化物的金属之后,还包括:对所述金属硅化物进行热处理,热处理温度为800摄氏度~900摄氏度,时间为20秒~40秒。
下面结合图3A至图3K详细说明根据本发明的实施例的金属氧化物半导体器件的制造流程。
如图3A所示,在硅外延层302上生长栅氧化层304,沉积多晶硅306。
如图3B所示,通过光刻和刻蚀工艺定义栅极,在硅片上形成多晶硅线条(图3B中306所示部分)。
如图3C所示,用低压化学气相沉积工艺沉积一层厚度为800埃至2000埃的二氧化硅308,沉积温度为680摄氏度。
如图3D所示,采用干法刻蚀的方法,刻蚀二氧化硅308,在多晶硅306的侧壁形成二氧化硅侧墙(如图3D中308)。刻蚀条件为:压力200毫托,磁场强度30G,功率500瓦,通入氩气(Ar)100毫升/分钟,CHF350毫升/分钟,反应时间为30秒。
如图3E所示,用低压化学气相沉积工艺沉积一层厚度为500埃至1000埃的二氧化硅310。
如图3F所示,在沉积的二氧化硅310表面涂布光阻层312,通过曝光显影的方法把需要形成金属硅化物的多晶硅306区域的光阻层312去除掉。
如图3G所示,采用干法刻蚀的方法把曝光区域的二氧化硅310刻蚀掉。
如图3H所示,用硫酸和双氧水的混合溶液去除剩余光阻层312。
如图3I所示,去除光阻层312后,在多晶硅306和二氧化硅310表面沉积钛金属层314。
如图3J所示,沉积钛金属层314后进行第一次快速热退火,在温度为650摄氏度至750摄氏度的条件下,经过20秒至40秒,钛金属层314只会和多晶硅306发生反应生成49相的钛硅化合物316,而不会和二氧化硅310发生反应。
如图3K所示,采用湿法清洗,把二氧化硅310表面未发生反应的钛金属层314清洗掉,进行第二次快速热退火,在温度为800摄氏度至900摄氏度条件下,经过20秒至40秒,49相的钛硅化合物316转化为电阻率更低的54相钛硅化合物318。
下面结合图3L至图3N详细说明本发明实施例的在多晶硅上形成金属硅化物的方法在发生对准偏差时形成金属硅化物的流程。
图3L至图3N示出了根据本发明的实施例的在多晶硅上形成金属硅化物的方法在发生对准偏差时形成金属硅化物的流程示意图。
如图3L所示,在多晶硅306侧壁形成二氧化硅侧墙308后,沉积二氧化硅层310,并在沉积的二氧化硅310表面涂布光阻层312,通过曝光显影的方法把需要形成金属硅化物的多晶硅306区域的光阻层312去除掉。此时对偏出现误差,形成如图3L中所示的偏差320,则在采用干法刻蚀掉二氧化硅层310时就会形成如图3M中所示的间隙322,在沉积金属层时,就会在间隙322中沉积金属层,同时在第一次快速热退火时,间隙322中沉积的金属钛会和多晶硅306中的硅发生反应,生成49相的钛硅化合物316,同样地,在第二次快速热退火时,间隙322中的49相钛硅化合物316会生成电阻率更低的54相钛硅化合物318,如图3N所示,图中所示间隙322中的钛硅化合物仍然只与多晶硅306接触,而未与硅外延层(有源区)302相接触,因此,在形成侧墙之后,即使发生了光刻对偏,也不会在有源区上形成钛硅化合物,从而能够避免短路或漏电引起器件失效。
以上结合附图详细说明了根据本发明的技术方案,本发明提出了一种在多晶硅上形成金属硅化物的方法,通过本发明的技术方案,使得即使光刻对偏,也不会在多晶硅两边有源区上形成金属硅化物,避免短路或漏电引起器件失效。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种在多晶硅上形成金属硅化物的方法,其特征在于,包括:
在硅半导体衬底上生长了硅半导体外延层之后,在所述硅半导体外延层上生长栅氧化层,并在所述栅氧化层上沉积多晶硅层;
在所述多晶硅层上形成作为栅极的多晶硅线条;
在所述多晶硅层上沉积第一氧化层;
刻蚀所述第一氧化层,在所述多晶硅线条的侧壁上形成侧墙;
在所述多晶硅线条上制作需覆盖金属硅化物的多晶硅裸露区域;
沉积金属层,对所述金属层进行热处理,在所述多晶硅裸露区域上生成所述金属硅化物;
去除未生成所述金属硅化物的金属。
2.根据权利要求1所述的在多晶硅上形成金属硅化物的方法,其特征在于,采用干法刻蚀所述第一氧化层,所述第一氧化层的厚度为800埃~2000埃。
3.根据权利要求1所述的在多晶硅上形成金属硅化物的方法,其特征在于,所述在所述多晶硅线条上制作需覆盖金属硅化物的多晶硅裸露区域,具体包括:
在形成所述侧墙的多晶硅层上沉积第二氧化层;
采用光刻及刻蚀在所述第二氧化层上制作第二氧化层窗口,露出所述多晶硅线条的表层,形成所述多晶硅裸露区域。
4.根据权利要求3所述的在多晶硅上形成金属硅化物的方法,其特征在于,采用化学液清洗生成所述二氧化硅窗口后保留的光阻层。
5.根据权利要求4所述的在多晶硅上形成金属硅化物的方法,其特征在于,所述化学液为硫酸与双氧水的混合溶液。
6.根据权利要求3所述的在多晶硅上形成金属硅化物的方法,其特征在于,所述第二氧化层的厚度为500埃~1000埃。
7.根据权利要求1所述的在多晶硅上形成金属硅化物的方法,其特征在于,所述对所述金属层进行热处理的温度为650摄氏度~750摄氏度,时间为20秒~40秒。
8.根据权利要求1所述的在多晶硅上形成金属硅化物的方法,其特征在于,所述去除未生成所述金属硅化物的金属之后,还包括:
对所述金属硅化物进行热处理,热处理温度为800摄氏度~900摄氏度,时间为20秒~40秒。
9.根据权利要求1至8中任一项所述的在多晶硅上形成金属硅化物的方法,其特征在于,所述金属层为钛。
10.一种金属氧化物半导体器件,其特征在于,所述金属氧化物半导体器件采用如权利要求1至9中任一项所述的在多晶硅上形成金属硅化物的方法制作而成。
CN201410049252.3A 2014-02-12 2014-02-12 在多晶硅上形成金属硅化物的方法和半导体器件 Active CN104835728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410049252.3A CN104835728B (zh) 2014-02-12 2014-02-12 在多晶硅上形成金属硅化物的方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410049252.3A CN104835728B (zh) 2014-02-12 2014-02-12 在多晶硅上形成金属硅化物的方法和半导体器件

Publications (2)

Publication Number Publication Date
CN104835728A true CN104835728A (zh) 2015-08-12
CN104835728B CN104835728B (zh) 2017-12-12

Family

ID=53813534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410049252.3A Active CN104835728B (zh) 2014-02-12 2014-02-12 在多晶硅上形成金属硅化物的方法和半导体器件

Country Status (1)

Country Link
CN (1) CN104835728B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437500A (zh) * 2016-05-26 2017-12-05 北大方正集团有限公司 一种多晶硅栅极的制造方法及多晶硅栅极
CN107818947A (zh) * 2017-09-26 2018-03-20 杰华特微电子(杭州)有限公司 一种半导体器件及其制造方法
CN108010836A (zh) * 2017-12-12 2018-05-08 江苏博普电子科技有限责任公司 Rf-ldmos短栅低方阻值栅硅化物的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841449B1 (en) * 2001-02-02 2005-01-11 Advanced Micro Devices, Inc. Two-step process for nickel deposition
CN101278390A (zh) * 2005-09-30 2008-10-01 富士通株式会社 半导体器件及其制造方法
US20110065245A1 (en) * 2009-09-13 2011-03-17 Jei-Ming Chen Method for fabricating mos transistor
CN103137462A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 自对准金属硅化物的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841449B1 (en) * 2001-02-02 2005-01-11 Advanced Micro Devices, Inc. Two-step process for nickel deposition
CN101278390A (zh) * 2005-09-30 2008-10-01 富士通株式会社 半导体器件及其制造方法
US20110065245A1 (en) * 2009-09-13 2011-03-17 Jei-Ming Chen Method for fabricating mos transistor
CN103137462A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 自对准金属硅化物的形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437500A (zh) * 2016-05-26 2017-12-05 北大方正集团有限公司 一种多晶硅栅极的制造方法及多晶硅栅极
CN107437500B (zh) * 2016-05-26 2021-04-09 北大方正集团有限公司 一种多晶硅栅极的制造方法及多晶硅栅极
CN107818947A (zh) * 2017-09-26 2018-03-20 杰华特微电子(杭州)有限公司 一种半导体器件及其制造方法
CN108010836A (zh) * 2017-12-12 2018-05-08 江苏博普电子科技有限责任公司 Rf-ldmos短栅低方阻值栅硅化物的形成方法

Also Published As

Publication number Publication date
CN104835728B (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
US10177242B2 (en) Semiconductor arrangement and formation thereof
US8741710B2 (en) Methods of fabricating semiconductor devices using a plasma process with non-silane gas including deuterium
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
CN104835728A (zh) 在多晶硅上形成金属硅化物的方法和半导体器件
US20060141723A1 (en) Method for manufacturing semiconductor device
CN116741640A (zh) 半导体结构的制作方法和半导体结构
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
CN107275385B (zh) 氮化镓半导体器件及其制备方法
CN107230614B (zh) 氮化镓半导体器件的制备方法
KR101019700B1 (ko) 반도체 소자의 제조 방법
CN1905138B (zh) 半导体器件及其制造方法
CN113809154A (zh) 一种氮化物势垒应力调制器件及其制备方法
JP2006344763A (ja) 接合ゲート型電界効果トランジスタの製造方法
CN113205994A (zh) 金属硅化物层的形成方法
KR101019710B1 (ko) 반도체 소자의 제조방법
KR20210030850A (ko) 트렌치 게이트형 SiC MOSFET 디바이스 및 그 제조 방법
KR100623600B1 (ko) 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법
KR100630769B1 (ko) 반도체 소자 및 그 소자의 제조 방법
CN111969048B (zh) 氮化镓半导体功率器件及其制备方法
KR20100108419A (ko) 박막 및 그 박막을 이용한 반도체 장치의 제조 방법
KR100577020B1 (ko) 반도체 소자의 레지듀 및 열 특성 개선 방법
TW200425353A (en) Semiconductor device manufacturing method and film forming method
JP2007115830A (ja) 半導体装置およびその製造方法
CN104347373A (zh) 横向双扩散金属氧化物半导体晶体管的制造方法
TWI556304B (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220722

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.