KR100623600B1 - 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법 - Google Patents

에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100623600B1
KR100623600B1 KR1020050016757A KR20050016757A KR100623600B1 KR 100623600 B1 KR100623600 B1 KR 100623600B1 KR 1020050016757 A KR1020050016757 A KR 1020050016757A KR 20050016757 A KR20050016757 A KR 20050016757A KR 100623600 B1 KR100623600 B1 KR 100623600B1
Authority
KR
South Korea
Prior art keywords
film
cobalt
forming
single crystal
titanium nitride
Prior art date
Application number
KR1020050016757A
Other languages
English (en)
Other versions
KR20060095258A (ko
Inventor
선호정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050016757A priority Critical patent/KR100623600B1/ko
Publication of KR20060095258A publication Critical patent/KR20060095258A/ko
Application granted granted Critical
Publication of KR100623600B1 publication Critical patent/KR100623600B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 기판 상에 화학기상증착법을 이용하여 제1 코발트막을 형성하는 단계, 상기 제1 코발트막상에 물리기상증착법을 이용하여 제2 코발트막을 형성하는 단계, 상기 제2 코발트막상에 질화티타늄막을 형성하는 단계, 및 열처리 공정을 실시하여 상기 실리콘 기판 상에 단결정 코발트 실리사이드막을 형성하는 단계를 포함하는 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법을 제공함으로써, 고온열처리시 뭉침 현상 발생을 방지할 수 있으며, 접합 누설 전류를 감소시킬 수 있어 소자의 신뢰도 및 생산 수율을 증대시킬 수 있다.
코발트실리사이드막, 에피택셜성장, 뭉침현상, 다결정

Description

에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법{METHOD FOR FORMING SINGLE CRYSTAL C0BALT SILICIDE LAYER BY EPITAXIAL GROWTH, AND A SEMICONDUCTOR DEVICE USING THE SAME METHOD AND METHOD FOR FABRICATING THE SAME}
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자 제조 공정을 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 소자 제조 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
20: 실리콘 기판 21: 게이트 산화막
22: 게이트 전극 23: 하드마스크 실리콘질화막
24: 게이트 패턴 25: 소오스/드레인 접합층
26: 스페이서 27: 제1 코발트막
27': 제2 코발트막 28: 질화티타늄막
29: 단결정 코발트 실리사이드막
본 발명은 반도체 소자 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중 실리사이드 형성 기술에 관한 것이다.
최근, 반도체 소자의 고집적화와 고밀도화가 증가함에 따라 소자의 크기가 점차 감소하고 있다. 특히, 선폭의 감소에 따른 저항의 증가로 인하여 신호의 전달이 지연되는 문제점이 있으며, 저전압 고속 동작을 위해서는 트랜지스터의 소오스/드레인 영역의 면저항과 이곳에 위치한 콘택홀의 접촉 저항이 감소되어야 한다. 이러한 이유로, 소오스/드레인 상에 티타늄(Ti), 코발트(Co), 니켈(Ni) 등과 같은 고융점 금속을 증착하여 금속과 실리콘의 열처리 화합물인 실리사이드(silicide)막을 형성하는 방법이 널리 사용되고 있다.
그 중에서도, 코발트 실리사이드(Co-silicide)가 가장 많이 사용되고 있는데, 코발트 실리사이드는 주로 금속 코발트막을 증착한 후에 적절한 열처리 공정을 통하여 코발트 실리사이드 상을 형성하는 방법을 사용하고 있다.
도 1a 내지 도 1e는 종래 기술에 따른 코발트 실리사이드막 형성 방법을 간략하게 도시한 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 소정의 하부구조가 형성된 실리콘 기판(10) 상에 서로 전기적으로 분리된 활성 영역을 정의하기 위한 필드산화막(도시되 지 않음)을 형성한다. 이 때, 필드산화막은 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation: STI) 공정에 의해 형성된다. 그 다음, 실리콘 기판(10)의 활성 영역상에 게이트 산화막(11)을 형성하고, 게이트 산화막(11) 위에 폴리실리콘막을 소정의 두께만큼 증착시킨 다음 게이트 전극(12)을 형성한다. 이어서, 게이트 전극(12)의 상부에 하드마스크 실리콘질화막(13)을 형성한 후 사진 및 식각 공정에 의해 게이트 패턴(14)을 형성한다. 형성된 게이트 패턴(14)의 양측에 소오스/드레인 접합층(15)을 형성하고, 게이트 패턴(14)의 측벽에 산화막 스페이서(16)를 형성한다.
그 다음, 도 1b에 도시된 바와 같이, 전면에 코발트막(17) 및 코발트막(17)의 산화를 방지하기 위한 질화티타늄(TiN)막(18)을 스퍼터 증착 장비에서 진공 단절 없이 연속적으로 증착한다.
그 다음, 도 1c에 도시된 바와 같이, 코발트막(17) 및 질화티타늄막(18)이 형성된 실리콘 기판(10)을 급속가열법으로 1차 열처리를 실시한다. 1차 열처리의 실시로 인해 소오스/드레인 접합층(15)의 실리콘 영역과 접하는 코발트막(17)은 실리콘과 반응하여 코발트 실리사이드막(19)을 형성하고, 질화막 및 산화막(13, 16) 상부의 코발트막(17)은 실리사이드를 형성하지 못하므로, 증착 상태의 코발트막(17)이 그대로 남게 된다.
그 다음, 도 1d에 도시된 바와 같이, 소오스/드레인 영역(15)에만 선택적으로 코발트 실리사이드막(19)이 남도록 희석된 황산 용액을 사용하여 미반응된 코발트막(17) 및 질화티타늄막(18)을 제거하고, 급속가열법으로 2차 열처리를 실시하여 최종적으로 소오스/드레인 영역(15)에 코발트 실리사이드막(19)을 형성한다.
그러나, 이러한 방식으로 형성된 코발트 실리사이드막(19)은 다결정 구조를 가지며, 보통, 반도체 소자 제조 공정 중에는 코발트 실리사이드 형성 이후에 여러 가지 고온열처리가 존재하는데, 이러한 열처리 공정을 거치게 되면, 금속인 다결정 코발트 실리사이드막(19)에서 쉽게 뭉침현상(agglomeration)이 발생하게 되는 문제점이 있다. 또한, 도 1e에 도시된 바와 같이, 다결정 구조를 갖는 코발트 실리사이드막(19)에 뭉침현상이 발생되면, 접합 부위(15)와 코발트 실리사이드막(19) 하부 계면 사이의 거리(d)가 가까워져서 접합 누설 전류가 크게 증가한다는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 고온열처리시 뭉침현상이 없는 에피택셜 성장에 의한 단결정 코발트 실리사이드(CoSi2)막 형성 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은, 상기한 에피택셜 성장에 의한 단결정 코발트 실리사이드막을 트랜지스터의 소오소/드레인에 적용하여 접합 누설 전류를 감소시킨 반도체 소자 및 그 제조 방법을 제공하는데 있다.
상기의 목적을 달성하기 위해 본 발명은, 실리콘 기판 상에 화학기상증착법을 이용하여 제1 코발트(Co)막을 형성하는 단계, 상기 제1 코발트막상에 물리기상증착법을 이용하여 제2 코발트막을 형성하는 단계, 상기 제2 코발트막상에 질화티타늄(TiN)막을 형성하는 단계, 및 열처리 공정을 실시하여 상기 실리콘 기판 상에 단결정 코발트 실리사이드(CoSi2)막을 형성하는 단계를 포함하는 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법을 제공한다.
또한, 상기의 목적을 달성하기 위해 본 발명은, 실리콘 기판 상에 절연막으로 둘러싸인 게이트 패턴을 형성하는 단계, 상기 게이트 패턴 양 측면의 상기 실리콘 기판 표면 하부에 소오스/드레인 접합 영역을 형성하는 단계, 상기 소오스/드레인 접합 영역이 형성된 결과물 상에 화학기상증착법을 이용하여 제1 코발트막을 형성하는 단계, 상기 제1 코발트막상에 물리기상증착법을 이용하여 제2 코발트막을 형성하는 단계, 상기 제2 코발트막상에 질화티타늄막을 형성하는 단계, 열처리 공정을 실시하여 상기 소오스/드레인 접합 영역의 실리콘 기판과 상기 제1 및 제2 코발트막을 반응시켜 단결정 코발트 실리사이드막을 형성하는 단계, 및 미반응된 상기 제1 및 제2 코발트막과 상기 질화티타늄막을 제거하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
삭제
본 발명에 따르면, 코발트 실리사이드막을 형성함에 있어서, 실리콘 기판 상에 2중 코발트막을 형성하여 에피택셜로 성장시키는 것에 의해 단결정 구조를 갖는 코발트 실리사이드막이 형성되도록 함으로써, 열안정성을 크게 증가시킬 수 있으므로 후속하는 열처리 공정에 매우 안정적이 되어, 뭉침 현상의 발생을 방지할 수 있으며, 접합 누설 전류를 감소시킬 수 있어 소자의 신뢰도 및 생산 수율을 증가시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 소자를 제조하는 방법을 도시한 일련의 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 소정의 하부구조가 형성된 실리콘 기판(20)상에 서로 전기적으로 분리된 활성 영역을 정의하기 위한 필드산화막(도시되지 않음)을 형성한다. 이 때, 필드산화막은 샐로우 트렌치 아이솔레이션 공정에 의해 형성된다. 그 다음, 실리콘 기판(20)의 활성 영역상에 게이트 산화막(21)을 형성하고, 게이트 산화막(21) 위에 폴리실리콘막을 소정의 두께만큼 증착시킨 다음 게이트 전극(22)을 형성한다. 이어서, 게이트 전극(22)의 상부에 하드마스크 실리콘질화막(23)을 형성한 후 사진 및 식각 공정에 의해 게이트 패턴(24)을 형성한다. 형성된 게이트 패턴(24)의 양측에 소오스/드레인 접합층(25)을 형성하고, 게이트 패 턴(24)의 측벽에 산화막 스페이서(26)를 형성한다.
그 다음, 도 2b에 도시된 바와 같이, 전면에 화학기상증착법(Chemical Vapor Deposition: CVD)을 이용하여 제1 코발트막(27)을 형성하고, 스퍼터법(sputter)과 같은 물리기상증착법(Physical Vapor Deposition: PVD)을 이용하여 제2 코발트막(27')을 형성한다. 제1 코발트막(27) 형성시, 화학기상증착에 사용되는 전구체는 탄소가 함유된 것을 사용하고, 증착 조건을 적절히 조절하여 의도적으로 코발트막 내에 탄소가 5% 내지 50% 포함되도록 한다. 또한, 제2 코발트막(27') 형성시, 스퍼터법으로 증착함으로써 탄소가 포함되지 않은 순수한 코발트막이 되도록 한다. 이러한 방식으로 형성된 2중 코발트막 상부에 코발트막의 산화를 방지하기 위한 질화티타늄막(28)을 형성한다. 이 질화티타늄막(28)의 형성은 제2 코발트막(27') 형성시 사용되는 동일한 스퍼터 장비에서 진공 단절 없이 질화티타늄 챔버(chamber)로 이동하여 실시한다.
그 다음, 도 2c에 도시된 바와 같이, 제1 코발트막(27), 제2 코발트막(27') 및 질화티타늄막(28)이 형성된 실리콘 기판(20)을 전기로에서 500 내지 900℃의 온도로 열처리하여, 소오스/드레인 접합층(25)의 실리콘 영역과 접하는 제1 및 제2 코발트막(27, 27')과 실리콘이 반응하여 중간상을 거치지 않고 바로 코발트 실리사이드막(29)을 형성하고, 질화막 및 산화막(23, 26) 상부의 코발트막(27, 27')은 실리사이드를 형성하지 못하므로, 증착 상태의 코발트막(27, 27')이 그대로 남게 된다. 열처리 과정에서, 제1 코발트막(27) 내에 함유되어 있는 탄소는 코발트 금속원자의 제공 속도를 감소시킬 뿐만 아니라 제2 코발트막(27')의 코발트 원자 이동 속 도도 상당히 감소시켜 에피택셜(epitaxial)로 코발트 실리사이드막(29)이 성장되도록 한다. 이러한 현상은 금속 원자의 실리콘으로의 이동 속도 또는 금속 실리사이드 자체의 증착 속도가 작을 때 에피택셜 성장이 일어난다는 원리를 이용한 것이며, 코발트 실리사이드는 기판 물질인 실리콘과 정방형으로 구조가 동일하고, 격자 상수의 차이가 1.3% 밖에 나지 않아 실리콘 기판(20)상에 에피택셜로 성장이 가능한 것으로 알려져 있다. 에피택셜로 성장시킨 코발트 실리사이드막(29)은 단결정 구조를 갖는다.
그 다음, 도 2d에 도시된 바와 같이, 전체 기판을 희석된 황산 용액에 담그어 미반응된 코발트막(27, 27') 및 질화티타늄막(28)을 제거하여 소오스/드레인 영역(25)에만 선택적으로 단결정 코발트 실리사이드막(29)을 형성한다.
본 발명의 일 실시예에 따른 코발트 실리사이드막은 단결정 구조를 가지며, 이러한 단결정막은 다결정막에 비하여 열안정성이 상당히 크기 때문에 후속하는 열처리 공정에 매우 안정적이므로, 뭉침현상 발생을 방지할 수 있을 뿐만 아니라 접합 누설 전류를 감소시켜 소자의 신뢰도를 높일 수 있다.
상술한 본 발명의 실시예는, 트랜지스터의 소오스/드레인 접합에 단결정 코발트 실리사이드막이 적용된 것을 예로서 설명한 것으로, 단결정 코발트 실리사이드가 필요한 다른 부분에도 응용될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, 코발트 실리사이드막 형성시 2중 코발트막을 사용하여 에피택셜로 성장시키는 것에 의해 뭉침 현상이 없는 단결정의 코발트 실리사이드막을 형성할 수 있으며, 이러한 에피택셜 성장에 의한 단결정 코발트 실리사이드막을 적용시킴으로써 소자의 열안정성을 획기적으로 증가시킬 수 있고, 접합 누설 전류를 감소시킬 수 있으므로 소자의 신뢰도 및 생산 수율을 증대시키는 효과가 있다.

Claims (11)

  1. 실리콘 기판 상에 화학기상증착법을 이용하여 제1 코발트(Co)막을 형성하는 단계;
    상기 제1 코발트막상에 물리기상증착법을 이용하여 제2 코발트막을 형성하는 단계;
    상기 제2 코발트막상에 질화티타늄(TiN)막을 형성하는 단계; 및
    열처리 공정을 실시하여 상기 실리콘 기판 상에 단결정 코발트 실리사이드(CoSi2)막을 형성하는 단계
    를 포함하는 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법.
  2. 제1항에 있어서,
    상기 제1 코발트막 형성시, 화학기상증착에 사용되는 전구체는 탄소가 함유된 것을 사용하고, 상기 제1 코발트막 내에 탄소가 5% 내지 50% 포함되도록 하는 것을 특징으로 하는 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법.
  3. 제1항에 있어서,
    상기 제2 코발트막은 탄소 함유 없는 순수한 코발트막인 것을 특징으로 하는 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법.
  4. 제1항에 있어서,
    상기 질화티타늄막 형성 단계는 상기 제2 코발트막 형성시 사용된 동일한 스퍼터 장비에서 진공 단절 없이 질화티타늄 챔버로 이동하여 수행되는 것을 특징으로 하는 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법.
  5. 제1항에 있어서,
    상기 열처리 공정은 상기 제1 및 제2 코발트막과 실리콘이 반응하여 중간상을 거치지 않고 코발트 실리사이드 상이 바로 형성되도록 500℃ 내지 900℃의 온도로 실시하는 것을 특징으로 하는 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법.
  6. 실리콘 기판 상에 절연막으로 둘러싸인 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴 양 측면의 상기 실리콘 기판 표면 하부에 소오스/드레인 접합 영역을 형성하는 단계;
    상기 소오스/드레인 접합 영역이 형성된 결과물 상에 화학기상증착법을 이용하여 제1 코발트막을 형성하는 단계;
    상기 제1 코발트막상에 물리기상증착법을 이용하여 제2 코발트막을 형성하는 단계;
    상기 제2 코발트막상에 질화티타늄막을 형성하는 단계;
    열처리 공정을 실시하여 상기 소오스/드레인 접합 영역의 실리콘 기판과 상기 제1 및 제2 코발트막을 반응시켜 단결정 코발트 실리사이드막을 형성하는 단계; 및
    미반응된 상기 제1 및 제2 코발트막과 상기 질화티타늄막을 제거하는 단계
    를 포함하는 반도체 소자 제조 방법.
  7. 제6항에 있어서,
    상기 제1 코발트막 형성시, 화학기상증착에 사용되는 전구체는 탄소가 함유된 것을 사용하고, 상기 제1 코발트막 내에 탄소가 5% 내지 50% 포함되도록 하는 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 제6항에 있어서,
    상기 제2 코발트막은 탄소 함유 없는 순수한 코발트막인 것을 특징으로 하는 반도체 소자 제조 방법.
  9. 제6항에 있어서,
    상기 질화티타늄막 형성 단계는 상기 제2 코발트막 형성시 사용된 동일한 스퍼터 장비에서 진공 단절 없이 질화티타늄 챔버로 이동하여 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
  10. 제6항에 있어서,
    상기 열처리 공정은 상기 제1 및 제2 코발트막과 실리콘이 반응하여 중간상을 거치지 않고 코발트 실리사이드 상이 바로 형성되도록 500℃ 내지 900℃의 온도로 실시하는 것을 특징으로 하는 반도체 소자 제조 방법.
  11. 삭제
KR1020050016757A 2005-02-28 2005-02-28 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법 KR100623600B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050016757A KR100623600B1 (ko) 2005-02-28 2005-02-28 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050016757A KR100623600B1 (ko) 2005-02-28 2005-02-28 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060095258A KR20060095258A (ko) 2006-08-31
KR100623600B1 true KR100623600B1 (ko) 2006-09-14

Family

ID=37624994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050016757A KR100623600B1 (ko) 2005-02-28 2005-02-28 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100623600B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152371B2 (en) 2019-08-13 2021-10-19 Micron Technology, Inc. Apparatus comprising monocrystalline semiconductor materials and monocrystalline metal silicide materials, and related methods, electronic devices, and electronic systems

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551745B1 (ko) * 2016-11-09 2023-07-06 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202212B1 (ko) 1994-12-28 1999-06-15 가네꼬 히사시 코발트 디실리사이드층의 제조방법
KR100349625B1 (ko) * 1999-08-06 2002-08-22 한국과학기술원 저온증착법에 의한 에피택셜 코발트다이실리사이드 콘택 형성방법
KR20030095093A (ko) * 2002-06-11 2003-12-18 동부전자 주식회사 반도체의 실리사이드 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202212B1 (ko) 1994-12-28 1999-06-15 가네꼬 히사시 코발트 디실리사이드층의 제조방법
KR100349625B1 (ko) * 1999-08-06 2002-08-22 한국과학기술원 저온증착법에 의한 에피택셜 코발트다이실리사이드 콘택 형성방법
KR20030095093A (ko) * 2002-06-11 2003-12-18 동부전자 주식회사 반도체의 실리사이드 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152371B2 (en) 2019-08-13 2021-10-19 Micron Technology, Inc. Apparatus comprising monocrystalline semiconductor materials and monocrystalline metal silicide materials, and related methods, electronic devices, and electronic systems

Also Published As

Publication number Publication date
KR20060095258A (ko) 2006-08-31

Similar Documents

Publication Publication Date Title
KR0147241B1 (ko) 반도체 장치의 제조 방법
KR100508548B1 (ko) 쇼트키 장벽 트랜지스터 및 그 제조방법
KR100196598B1 (ko) 반도체 장치 제조 방법
KR100407684B1 (ko) 반도체 소자의 제조 방법
JPH10223889A (ja) Ｍｉｓトランジスタおよびその製造方法
US20210234035A1 (en) Transistor manufacturing method and gate-all-around device structure
KR20020058271A (ko) 박막 트랜지스터 및 그 제조방법
KR100317641B1 (ko) 박막 트랜지스터 및 그 제조방법
JPH09181090A (ja) 硅素／硅素ゲルマニウム双極子トランジスタ製造方法
KR100654340B1 (ko) 카본이 포함된 금속 실리사이드 층을 갖는 반도체 소자 및그 제조 방법
KR100623600B1 (ko) 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법
KR100317639B1 (ko) 박막 트랜지스터와 액정표시장치 및 그 제조방법
JP2004221115A (ja) 半導体装置およびその製造方法
CN111192921A (zh) 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法
KR20000074449A (ko) 박막 트랜지스터 및 그 제조방법
KR100785004B1 (ko) 반도체 소자의 제조방법
KR100342867B1 (ko) 반도체 장치의 코발트 실리사이드막을 갖는 게이트전극 형성방법
JPH04299825A (ja) 半導体装置の製造方法
KR100437829B1 (ko) 반도체 소자의 제조 방법
KR100273272B1 (ko) 실리사이드제조방법
JP2003022984A (ja) 半導体装置の製造方法
KR100617067B1 (ko) 반도체 소자 및 그의 제조방법
KR20040059930A (ko) 코발트-니켈 합금 실리사이드를 이용한 셀프얼라인비트라인 콘택저항 감소방법
KR20050071786A (ko) 반도체 소자의 엘리베이티드 샐리사이드 제조 방법
JP2004158878A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee