JP2004158878A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004158878A JP2004158878A JP2004023506A JP2004023506A JP2004158878A JP 2004158878 A JP2004158878 A JP 2004158878A JP 2004023506 A JP2004023506 A JP 2004023506A JP 2004023506 A JP2004023506 A JP 2004023506A JP 2004158878 A JP2004158878 A JP 2004158878A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- titanium
- heat treatment
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 半導体基板401上に多結晶シリコン膜403を堆積し、多結晶シリコン膜403の上にアモルファスシリコン膜404を堆積する。アモルファスシリコン膜404上にシリコン窒化膜405を形成する。アモルファスシリコン膜404を第1の熱処理により多結晶シリコン膜406にする。シリコン窒化膜405を除去する。多結晶シリコン膜406上に高融点金属膜407を堆積する。第2の熱処理により多結晶シリコン膜406と高融点金属膜407とを反応させて、金属シリサイド膜408を形成する。
【選択図】図4
Description
図1に、本発明に係る半導体装置の製造工程を示す。シリコン半導体基板101上に熱酸化膜もしくはCVD法によりシリコン酸化膜102を形成後、LPCVD法によりアモルファスシリコン膜103を50〜200nm程度堆積する。ここまでの工程での断面図を図1(a)に示す。
本発明に係る半導体装置の製造工程を示す断面図を図2に示す。
図4に、本発明に係る半導体装置の製造工程を示す。シリコン半導体基板401上に熱酸化膜もしくはCVD法によりシリコン酸化膜402を形成後、図3に示した気相成長装置を用いてLPCVD法により同一装置内で、大気に暴露しないように多結晶シリコン膜403とアモルファスシリコン膜404を連続的に形成する。アモルファスシリコン膜404の形成条件は、図1の例と同条件とし、形成膜厚を50〜150nm程度堆積する。また、多結晶シリコン膜403の形成条件は、温度条件を620℃とし、他の条件はアモルファスシリコン膜の形成条件と同じにして、50〜150nm程度堆積する。ここまでの工程での断面図を図4(a)に示す。
図5、6、7に、本発明に係るpチャンネルトランジスタの半導体装置の製造工程を示す。シリコン半導体基板501上に、n−ウェル502及びフィールド酸化膜(素子分離領域)503を形成した。
図8に、本発明に係る半導体装置の製造工程を示す。シリコン半導体基板801上に熱酸化膜もしくはCVD法によりシリコン酸化膜802を形成後、LPCVD法により多結晶シリコン膜803を70〜300nm程度堆積する。ここまでの工程での断面図を図8(a)に示す。
102,202,402 シリコン酸化膜
103,203,404,505 アモルファスシリコン膜
104,405,506 化学酸化膜
105,205,403,406,507 多結晶シリコン膜
106,206,407,512 チタン膜
107,207,408,513 チタンシリサイド膜
108,208,409,514 窒化チタン膜
204,508 シリコン窒化膜
403 多結晶シリコン膜
502 nウェル
503 フィールド酸化膜
504 ゲート酸化膜
509,511 不純物注入
510 サイドウオールスペーサー
515 n型ソース、ドレイン領域
Claims (3)
- 半導体基板上に多結晶シリコン膜を堆積する工程と、
該多結晶シリコン膜の上にアモルファスシリコン膜を堆積する工程と、
前記アモルファスシリコン膜上にシリコン窒化膜を形成する工程と、
該アモルファスシリコン膜を第1の熱処理により多結晶シリコン膜にする工程と、
前記シリコン窒化膜を除去する工程と、
前記多結晶シリコン膜上に高融点金属膜を堆積する工程と、
第2の熱処理により前記多結晶シリコン膜と前記高融点金属膜とを反応させて、金属シリサイド膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 前記第1の熱処理の温度が800℃以上900℃以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記多結晶シリコン膜と前記アモルファスシリコン膜は、同一装置内で、大気に暴露しないように連続的に堆積されることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004023506A JP4048179B2 (ja) | 2004-01-30 | 2004-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004023506A JP4048179B2 (ja) | 2004-01-30 | 2004-01-30 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19866696A Division JP3537273B2 (ja) | 1996-07-29 | 1996-07-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004158878A true JP2004158878A (ja) | 2004-06-03 |
JP4048179B2 JP4048179B2 (ja) | 2008-02-13 |
Family
ID=32822014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004023506A Expired - Fee Related JP4048179B2 (ja) | 2004-01-30 | 2004-01-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4048179B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053279A (ja) * | 2005-08-19 | 2007-03-01 | Elpida Memory Inc | 半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109987568A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 薄膜结构的形成方法、声电换能器件及其形成方法 |
-
2004
- 2004-01-30 JP JP2004023506A patent/JP4048179B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053279A (ja) * | 2005-08-19 | 2007-03-01 | Elpida Memory Inc | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4048179B2 (ja) | 2008-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2978736B2 (ja) | 半導体装置の製造方法 | |
JP3600399B2 (ja) | コバルトシリサイドの薄い層が形成されるデバイスの作製プロセス | |
US6091152A (en) | Semiconductor device and method for fabricating the same | |
US20090127594A1 (en) | MOS TRANSISTORS HAVING NiPtSi CONTACT LAYERS AND METHODS FOR FABRICATING THE SAME | |
JP2008244059A (ja) | 半導体装置の製造方法 | |
JPWO2005112089A1 (ja) | 半導体装置及びその製造方法 | |
US7666786B2 (en) | Methods of fabricating semiconductor devices having a double metal salicide layer | |
JP2877104B2 (ja) | 半導体装置の製造方法 | |
JP2720827B2 (ja) | 半導体装置の製造方法 | |
US8575014B2 (en) | Semiconductor device fabricated using a metal microstructure control process | |
JP2930042B2 (ja) | 半導体装置の製造方法 | |
JP4048179B2 (ja) | 半導体装置の製造方法 | |
JPH11289087A (ja) | 半導体装置及びその製造方法 | |
JP3394083B2 (ja) | 半導体装置及びその製造方法 | |
JP3537273B2 (ja) | 半導体装置の製造方法 | |
JP2004221115A (ja) | 半導体装置およびその製造方法 | |
JP2003022984A (ja) | 半導体装置の製造方法 | |
US7011734B2 (en) | Method of manufacturing semiconductor device having silicide layer | |
JPH11195619A (ja) | 半導体装置の製造方法 | |
JP2006114633A (ja) | 半導体装置の製造方法 | |
JPH07283217A (ja) | 半導体装置及びその製造方法 | |
JP4518771B2 (ja) | 半導体装置の製造方法 | |
JPH113872A (ja) | 半導体装置の製造方法 | |
KR100620235B1 (ko) | 타이타늄 실리사이드 제조 방법 | |
KR100510442B1 (ko) | 이중층실리사이드의형성방법및정합실리사이드를구비하는모스트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20070904 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071126 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111130 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121130 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |