KR100349625B1 - 저온증착법에 의한 에피택셜 코발트다이실리사이드 콘택 형성방법 - Google Patents
저온증착법에 의한 에피택셜 코발트다이실리사이드 콘택 형성방법 Download PDFInfo
- Publication number
- KR100349625B1 KR100349625B1 KR1019990032369A KR19990032369A KR100349625B1 KR 100349625 B1 KR100349625 B1 KR 100349625B1 KR 1019990032369 A KR1019990032369 A KR 1019990032369A KR 19990032369 A KR19990032369 A KR 19990032369A KR 100349625 B1 KR100349625 B1 KR 100349625B1
- Authority
- KR
- South Korea
- Prior art keywords
- cobalt
- cosi
- deposition
- contact
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000010941 cobalt Substances 0.000 claims abstract description 62
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 62
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910019001 CoSi Inorganic materials 0.000 claims abstract description 54
- 238000000151 deposition Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000008021 deposition Effects 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000004544 sputter deposition Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000001704 evaporation Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- XUKVMZJGMBEQDE-UHFFFAOYSA-N [Co](=S)=S Chemical compound [Co](=S)=S XUKVMZJGMBEQDE-UHFFFAOYSA-N 0.000 claims description 2
- ZSEHKBVRLFIMPB-UHFFFAOYSA-N cobalt;cyclopenta-1,3-diene Chemical compound [Co].C=1C=C[CH-]C=1 ZSEHKBVRLFIMPB-UHFFFAOYSA-N 0.000 claims description 2
- 125000004989 dicarbonyl group Chemical group 0.000 claims description 2
- MQIKJSYMMJWAMP-UHFFFAOYSA-N dicobalt octacarbonyl Chemical group [Co+2].[Co+2].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-] MQIKJSYMMJWAMP-UHFFFAOYSA-N 0.000 claims description 2
- YMFAWOSEDSLYSZ-UHFFFAOYSA-N carbon monoxide;cobalt Chemical group [Co].[Co].[Co].[Co].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-] YMFAWOSEDSLYSZ-UHFFFAOYSA-N 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 31
- 239000010703 silicon Substances 0.000 abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 30
- 229910021332 silicide Inorganic materials 0.000 abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 8
- -1 Co 2 Si or CoSi Chemical class 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract description 3
- 238000005137 deposition process Methods 0.000 abstract description 2
- 238000011065 in-situ storage Methods 0.000 abstract 2
- 150000001875 compounds Chemical class 0.000 abstract 1
- 229910000765 intermetallic Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 25
- 239000010408 film Substances 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000002441 X-ray diffraction Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910001339 C alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- CODVACFVSVNQPY-UHFFFAOYSA-N [Co].[C] Chemical compound [Co].[C] CODVACFVSVNQPY-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
Abstract
본 발명은 저온에서의 에피택셜 코발트다이실리사이드 형성과 고집적회로 반도체소자에 이용되는 모스 트랜지스터에서의 콘택 형성방법에 관한 것으로서 보다 상세하게는 미세구조의 고집적 반도체 소자의 소스/드레인 및 폴리실리콘 게이트 전극의 접촉저항과 비저항을 감소시키기 위한 실리사이드 공정에서 단결정 CoSi2를 형성시키는 방법에 관한 것이다.
본 발명은 단결정 CoSi2를 형성시키기 위하여 400∼600℃로 실리콘 기판 온도를 유지한 다음 코발트를 스퍼터링법 이나 금속유기화학증착법을 이용하여 임계증착속도 이하로 공급하여 400∼600℃의 저온에서 에피택셜 CoSi2이나 (100) 우선방위를 가진 CoSi2를 반응기 내에서 인시튜(In-situ)로 형성시킨다.
본 발명은 400∼600℃의 온도에서 코발트의 공급을 임계증착속도 이하로 낮추어 코발트와 실리콘의 금속간 화합물인 Co2Si나 CoSi와 같은 중간 화합물을 형성시키지 않고 바로 CoSi2를 직접 형성시킴으로서 중간층의 증착 및 보호막 증착 공정 없이 실리사이드 형성공정을 단순화시킬 수 있으며, 미세구조의 콘택공정에서도 누설전류가 적은 콘택공정을 수행할 수 있어 기가디램급 이상의 초미세반도체 집적회로 제조에 이용할 수 있다.
Description
본 발명은 기가디램(Giga DRAM)급 이상의 ULSI용 초미세 반도체소자의 콘택형성에 관한 것으로서 보다 상세하게는 고융점 금속과 게이트 전극인 폴리실리콘과의 반응에 의해 형성되는 폴리사이드(polycide)와 고융점 금속과 소스/드레인에서의 실리콘과의 반응에 의해 형성되는 콘택실리사이드 형성방법인 샐리사이드 (salicide) 공정에서 에피택셜 코발트 실리사이드를 형성하는 새로운 콘택 형성방법에 관한 것이다.
종래의 기가디램급 이상의 메모리 소자에서 콘택형성 방법은 기술적으로 어려운 점이 많다고 알려져 있는데 종래의 선행기술중 코발트와 실리콘기판 사이에 중간층을 이용하는 것으로서 다스(M. L .A. Dass, Applied Physics Letter 1991, Vol.58, 1308쪽 참조)등의 내용은, 미세구조의 고집적반도체소자에서 소스/드레인 및 폴리실리콘 게이트 전극의 저항을 감소시키기 위하여 수행된 샐리사이드 공정 중, 소스/드레인의 단결정 코발트 다이실리사이드 형성방법은 도 4와 같다.
도 4와 같은 종래의 코발트 다이실리사이드 형성방법에 있어서, 먼저 소스/드레인과 게이트를 형성한 후 티타늄을 20Å의 두께로 증착한 다음 150Å의 두께로 코발트 금속을 스퍼터링 및 진공증발기를 이용하여 기판온도를 상온으로 하여 증착한다. 그런다음 열처리 중 산화와 응집을 방지하기 위하여 코발트 금속의 보호층으로 질화티타늄(TiN)을 스퍼터링 및 반응성진공증발(reactive evaporation) 방법에 의하여 200-400℃에서 증착한 후 700℃ 이상에서 열처리하여 에피택셜 CoSi2를 형성시킨다. 후속 공정으로서 반응하지 않은 금속 및 보호층을 에칭한 다음 800℃ 이상의 고온에서 2차 열처리하여 최종적으로 접촉저항 및 비저항이 낮은 실리사이드를 형성시킨다. 중간층으로는 티타늄 이외에도 화학적 산화막을 이용한 텅등에 의한방법(R. T. Tung, Applied Physics Letter 1996, Vol. 68, 3461쪽 참조)과 Ge를 이용한 오기노 등에 의한 방법(T. Ogino, Applied Surface Science, 1997, Vol 117/118, 280쪽 참조)이 있으나 이 역시 다단계의 증착 및 두께가 500Å 정도되는 단결정의 CoSi2층을 형성시키기는 매우 어려운 것으로 보고하고 있다. 변 정수 (Jeong Soo Byun)(Journal of the Electrochemical Society, 1997, Vol. 144, 3175쪽 참조) 등은 기판온도를 300∼500℃로 유지한 상태로 스퍼터링에 의해 코발트를 증착하고 최종 열처리 후 다결정의 CoSi2가 형성되었음을 보고하였다.
도만스(Dormans)(J. Crystal Growth, 1991, Vol. 114, 364쪽 참조) 등은 화학기상증착법에 의하여 300-600℃에서 코발트 증착이 가능함을 보여주었으나 새로운 샐리사이드 공정을 제안하지는 않았다. 종래의 샐리사이드 공정방법에 의하여 얻어진 실리사이드 박막의 면저항은 5∼10 Ω/□ 정도이다. 그러나 이들 종래의 방법은 상온∼400℃에서 스퍼터링 및 진공증발기에 의해 여러 가지 층의 증착을 연속적으로 하나의 반응기 안에서 증착하고 역시 반응기 안에서 열처리해야하는 공정의 복잡함과 고가의 장치가 필요하다. 이때 금속의 산화와 응집(agglomeration)을 방지하기 위한 금속보호층이 반드시 필요로 한다.
종래의 공정은 중간에서의 금속 에칭등 복잡한 공정단계를 수행하여야 하는 단점이 있다. 특히, 중간층으로 가장 널리 이용되는 Ti층을 이용하는 방법은 산화막(field oxide와 space ooxide)의 끝부분(edge)에서 열처리과정에서 핀-홀(pin-hole)이 형성되어 이로 인하여 누설전류가 야기되어 소자의 특성을 저하시키는 원인이 되며, 재현성이 떨어진다는 단점이 있다.
반토메(Vantomme)(Applied Physics Letters, 1999, Vol. 74, 3137쪽 참조) 등은 600℃ 이하의 저온에서 증착속도를 낮추어 저온에서도 에피택셜한 CoSi2가 형성될 수 있는 이론적 모델을 제시하였으나 고가의 분자선증착법(molecular beam epitaxy)을 이용하여 실제 공정에서는 이용되기 어렵다.
종래의 DRAM 반도체소자에서는 디자인 룰이 0.3㎛인 경우에 소스/드레인 및 게이트와 금속간의 접촉저항을 낮추기 위하여 조준된(collimated) 스퍼터링법에 의하여 티타늄이나 코발트금속을 증착시켜 다결정의 CoSi2를 형성시킨다. 그러나 이들 공정은 금속 증착과 2회의 열처리 단계를 필요로 하며 또한 보호층을 필요로 하여공정이 복잡해지고 실리사이드 콘택 특성의 재현성이 낮다는 문제점이 있다. 한편 이들 공정에서 가장 큰 단점은 다결정의 CoSi2의 결정립입계(grain boundary)를 통하여 코발트가 실리콘기판으로 쉽게 확산하여 CoSi2와 실리콘기판의 계면이 균일하지 않고 심한 경우, 소스/드레인의 접합층 내부까지 실리사이드층이 형성되어 소자의 특성을 떨어뜨리게 한다. 즉, 종래의 방법으로 형성된 코발트 실리사이드는 다결정 박막으로 인하여 소스/드레인에서 결함 발생과 접합누설전류의 증가를 야기 시킨다.
따라서 소자의 크기가 작은 차세대 모스트랜지스터에서는 균일한 계면을 가지는 에피택셜 CoSi2를 형성시켜야 하며, 이는 매우 얕은 접합의 소스/드레인 영역을 형성시키는 공정에 있어서도 필수적이다. 균일한 계면을 가지기 위하여서는 가급적이면 실리콘 기판과 (100) 방위의 정합면을 가지는 에피택셜 CoSi2를 향성시키는 것이 바람직한데, 에피택셜 CoSi2를 형성시키기 위해서는 실리콘기판의 표면이 매우 깨끗한 상태가 되어야 하며, 코발트의 실리콘 기판으로의 확산을 억제하는 것이 중요한 변수이다.
코발트의 확산이 빠를 경우, 열처리 과정중에 Co2Si, CoSi, CoSi2같은 조성을 가지는 상들이 연속적으로 형성되어 최종적으로 다결정이 형성되며, 에너지 상태가 높은 (100) 정합면을 가지는 계면보다 낮은 계면에너지를 가지는 다른 정합면을 가지는 계면이 형성되기 쉽기 때문에 균일한 계면을 가지는 CoSi2를 형성하기 어렵게 된다. 따라서 코발트의 확산을 억제하기 위하여 종래에는 코발트와 실리콘기판 사이에 중간층을 형성시켜 코발트의 확산이 중간층에 의해 억제되도록 하는 것이 주된 방법이었다.
그러나 중간층을 사용하는 방법은 상기에서 언급했던 것 처럼 여러 가지 문제점을 가지고 있다. 또한 중간층을 사용하는 방법은 800℃ 이상의 온도를 요구하기 때문에 실리콘 산화막과 코발트간의 반응이 일어나게 되어 소자특성의 저하를 가져오게 되어 실리콘 산화막 스페이서를 구성할 때 코발트와 반응이 적은 질화막을 실리콘 산화막과 이중으로 구성해야 하는 공정상의 복잡성을 증가시키게 된다.
본 발명은 종래의 열처리 온도인 600∼800℃ 보다도 낮은 온도에서 공정을 수행하게 되면 상기와 같은 여러가지 공정상의 복잡성을 단순화시킬 수 있다. 즉, 중간층을 이용하지 않고 코발트의 실리콘기판으로의 확산을 보다 정밀하게 제어하기 위하여 스퍼터링법 이나 저압화학기상증착법을 이용하여 기판 온도를 400∼600℃로 유지한 반응기 내에서 코발트의 증착속도를 임계 증착속도 이하로 조절하여 에피택셜 CoSi2를 형성시키도록 한다. 600℃ 이상의 반응 온도에서는 코발트의 실리콘 내로의 확산농도를 실리콘에 대한 코발트의 원자분율비가 33% 이하가 되게 조절하면 에피택셜 CoSi2가 형성될 수 있는 데 반하여 온도가 600 ℃이하가 되면 이보다 낮은 원자분율비를 가지게 하여 코발트를 실리콘 기판 내로 확산시키게 되면 저온에서도 에피택셜한 CoSi2를 형성시킬 수 있다. 중간층을 이용하는 경우에는 온도에 따른 코발트의 확산을 임의대로 조절할 수 없으므로 저온에서의 에피택셜 성장이 어려우나 본 발명에서는 실제 반도체 공정에서 널리 이용되고 있는 스퍼터링이나 금속유기화학증착법을 이용하여 기판온도를 400∼600℃로 유지한 상태에서 코발트의 증착속도를 5nm/min 이하로 조절하여 저온에서도 에피택셜 CoSi2를 형성시킬 수 있게 한다.
본 발명의 스퍼터링이나 저압 화학기상증착방법을 이용하여 온도를 400∼600℃로 유지한 (100) 방위 실리콘 기판 위에 코발트 금속을 증착하고 증착과 동시에 공급된 코발트와 기판의 실리콘과의 반응으로 실리콘과 같은(100) 방위를 갖는 에피택시층(epitaxial layer)의 CoSi2를 형성시킴으로써, 금속 및 산화막 중간층을 이용한 다단계의 증착을 수행하지 않고 단지 코발트층만을 반응기(reaction chamber) 내에서 증착공정을 수행함으로 콘택형성 공정을 단순화시킬 수 있고 저 저항을 실현시킬 수 있어 기가디램급 이상의 반도체소자 개발에 기여할 수 있다.
도 1의 (a)는 실리콘 기판온도를 450℃로 유지한 상태에서 코발트(Co)금속유기화합물인 Co2(CO)8을 이용하여 5 nm/min의 증착속도로 증착 시 기판의 X-선 회절패턴 그래프.
도 1의 (b)는 실리콘 기판온도를 450℃로 유지한 상태에서 코발트금속유기화합물인 Co2(CO)8을 이용하여 5 nm/min의 증착속도로 증착한 다음 800℃에서 1분간 질소분위기에서 급속열처리한 다음 기판의 X-선 회절패턴 그래프.
도 2의 (a)는 실리콘 기판온도를 450℃로 유지한 상태에서 코발트금속유기화합물인 Co2(CO)8을 이용하여 0.5 nm/min의 증착속도로 증착시 기판의 X-선 회절패턴 그래프.
도 2의 (b)는 실리콘 기판온도를 450℃로 유지한 상태에서 코발트금속유기화합물인 Co2(CO)8을 이용하여 0.5 nm/min의 증착속도로 증착한 다음 800℃에서 1분간 질소분위기에서 급속열처리한 다음 기판의 X-선 회절패턴 그래프.
도 3은 온도에 따른 에피택셜 형성이 가능한 임계 증착속도를 나타낸 그래프.
도 4는 소스/드레인 및 폴리실리콘 게이트에서의 실리콘과 금속을 종래의 스퍼터링(sputtering)법 및 진공증발기(evaporator)에 의한 단결정 코발트다이실리사이드 형성방법을 개략적으로 나타낸 MOS 트랜지스터의 단면구조로서
a는 MOS 트랜지스터의 소스/드레인과 폴리실리콘 게이트를 형성한 상태.
b는 스퍼터링 및 진공증발기에 의해 티타늄의 중간층을 기판위에 증착한 상태이다.
c는 스퍼터링 및 진공증발기에 의해 티타늄의 중간층위에 Co를 증착한 다음, 보호층으로 TiN을 증착한 상태이다.
d는 700℃ 이상에서 열처리를 하여 단결정의 CoSi2를 형성한 상태이다.
e는 미반응 Ti 금속 및 보호층을 에칭한 상태이다.
도 5는 본 발명의 저온 에피택셜 CoSi2형성 공정 개략도로서
a는 MOS 트랜지스터의 소스/드레인 및 폴리실리콘 게이트가 형성된 상태.
b는 화학기상증착법이나 스퍼터링방법에 의해 400∼600℃ 에서 코발트층을 도 3의 임계값 이하로 증착속도를 낮추어서 (100) 방위의 실리콘기판위에 증착하고 증착과 동시에 CoSi2가 형성된 상태이다.
c는 산화막 위의 코발트 금속을 에칭한 상태이다.
< 도면의 주요부호에 대한 부호의 설명 >
1: 실리콘 기판 2: 산화막
3: 폴리실리콘 게이트 4: Co
5: TiN 등 보호막 6: CoSi2
본 발명의 공정을 간단히 설명하면 n+ 및 p+ 의 소스/드레인과 폴리실리콘게이트로 구성된 실리콘 기판을 400∼600℃ 정도로 유지한 다음, 코발트(Co) 스퍼터링법을 이용하거나 코발트금속유기물 가스로 디코발트옥타카르보닐(dicobalt octacarbonyl) Co2(CO)8, 테트라코발트도데카카르보닐(tetracobalt dodecacarbonyl)Co4(CO)12, 비스사이클로펜타디에닐코발트(biscyclopentadienyl cobalt) (C5H5)2Co, 사이클로펜타디에닐코발트디카보닐(cyclopentadienylcobalt dicarbonyl) C5H5Co(CO)2중에서 선택된 어느 하나 또는 둘 이상을 사용하여 코발트금속유기물소스를 낮은 온도의 저장용기에서부터 반응기까지 가스상태로 유기물소스를 직접 이송시키거나 수소, 질소 또는 아르곤가스 등을 이용하여 반응기까지 유기물소스를 5nm/min 이하의 증착속도 바람직하게는 0.5∼5nm/min의 증착속도로 이송시켜 화학기상증착법 또는 스퍼터링법으로 증착하여 증착과 동시에 소스/드레인 실리콘 위에서는 실리콘 기판의 (100)방위와 같은 방위를 가지는 (100)방위의 에피택시층의 CoSi2가 형성되고 폴리실리콘 게이트 위에는 다결정 CoSi2가 바로 형성되며 산화물 위에는 Co가 SiO2와 반응하지 않고 남아있게 된다. 그런 다음 산화막이나 질화막 위에 미반응된 코발트층을 에칭한 다음, 550℃ 이상의 후속 열처리 공정에서 더욱 안정된 비저항을 갖는 CoSi2를 형성한다.
이하 본 발명을 다음의 실시예에 의하여 설명하고자 한다. 그러나 이들이 본 발명의 기술적 범위를 한정하는 것은 아니다.
< 실시예 1 >
n+ 및 p+ 의 소스/드레인과 폴리실리콘게이트로 구성된 실리콘 기판을 반응기 내에서 400℃ 이상으로 유지한 다음, 코발트금속유기물소스로서 Co2(CO)8,Co(C5H5)2및 Co(C5H5)(CO)2를 저장용기에서부터 반응기까지 수소가스로 이송하여 화학기상증착법을 이용하여 증착하였다. 이때, 저장용기의 온도에 따라 소스의 증기압이 달라지며, 저장용기의 온도가 상온일 경우에는 수소나 기타 이송가스를 사용하지 않고 유기물소스의 증기압만으로도 충분히 이송이 가능하여 이 경우에는 매우 짧은 시간 내에 코발트층을 기판위에 형성시킬 수 있다. 본 실시예에서 저장용기의 온도를 상온으로 유지하여 기타 이송가스를 사용하지 않고 유기물소스의 증기압에 의한 유기물소스가 이동하게 하였다.
< 실시예 2 >
기판온도를 450℃로 유지하고 코발트금속유기물소스로서 Co2(CO)8를 사용하고 실시예 1과 같이하여 화학기상증착법으로 증착하였다. 이때 증착속도가 5 nm/min로 유지하였을 경우에는 증착과 동시에 코발트와 코발트-실리콘(Co-Si)간 화합물중 CoSi2상 이외의 다른 다결정형의 CoSi등이 형성되었음을 나타내는 X-선 회절패턴을 도 1 (a)에 나타내었다. 일반적으로 550℃ 이하에서 Co2Si와 CoSi상이 나타나는 경우 후열처리시 최종적인 CoSi2상은 다결정상인 것으로 알려져 있다. 도 1 (b)에서는 도 1 (a) 시편의 미반응 코발트를 황산용액으로 제거한 다음 800℃에서 1분간 질소분위기에서 급속 열처리한 후 다결정상의 CoSi2가 형성되었음을 나타내고 있다. 도 1은 코발트의 공급이 임계 증착속도 이상인 경우에는 다결정의 CoSi2가 형성됨을 나타낸다.
< 실시예 3 >
기판온도 450℃에서 코발트금속유기물소스로서 Co2(CO)8를 사용하고 실시예 1과 같이하여 화학기상증착법으로 증착하였다. 이때 증착속도가 0.5 nm/min로 유지하였을 경우의 450℃에서의 실리콘 기판의 X-선 회절패턴을 도 2의 (a)에 나타내었고 증착과 동시에 실리콘 기판 회절선 이외에 다른 회절선을 나타나지 않으며 실리콘 (200)의 기판 회절선이 비대칭으로 나타난 것으로 보아 CoSi2의 상이 매우 작게 형성되어 있음을 나타내고 있다. 이때, 다른 Co2Si와 CoSi의 상은 보이지 않는다. 이를 보다 확실하게 확인하기 위하여 도 2의 (a) 시편을 그대로 800℃에서 1분간 질소분위기에서 급속 열처리한 후의 X-선 회절패턴을 나타냈다. 실리콘 기판 회절선 외에 CoSi2(200) 회절선이 확실하게 나타나고 다른 회절선은 보이지 않는 것으로 보아 에피택셜 CoSi2이 형성되었음을 나타내고 있다. 도 2는 Co의 공급이 임계 증착속도 이하인 경우에는 단결정의 CoSi2가 형성됨을 나타낸다.
< 실시예 4 >
도 3은 CoSi2를 형성시키기 위한 기존의 공정온도인 600℃ 이하에서 에피택셜 CoSi2를 형성하기 위한 임계 증착속도를 실리콘 기판 온도에 따라 나타내었다.즉 400∼600℃의 낮은 공정온도에서도 도 3에 직선으로 나타낸 임계 증착속도 이하로 스퍼터링이나 화학기상증착법을 이용하여 코발트를 증착하는 경우, 에피택셜 CoSi2를 형성시키는 것이 가능하게 된다.
< 실시예 5 >
본 발명에서 사용한 코발트-카본 합금박막을 이용하여 MOS 트랜지스터의 소스/드레인 및 게이트에서 직접 콘택(contact)이 가능한 CoSi2콘택공정을 종래의 공정보다 간단히 할 수 있으며 이를 개략적으로 도 4와 도 5에 나타내었다. 도 4는 종래의 단결정 CoSi2를 형성시키는 공정이며, 본 발명에서 제안한 화학기상증착법을 이용한 콘택형성의 공정단면을 도5에 나타냈다. 도 5의 각각의 번호에 해당하는 물질은 도 4의 경우와 동일하다. 도 5에 나타나 있는 것처럼 본 발명에서 이용한 낮은 증착속도를 가지는 코발트 증착을 이용하여 MOS 트랜지스터를 제작하는 경우, 종래의 공정에 비해 중간층과 보호층을 증착하는 공정이 생략되어 보다 간단히 콘택공정을 수행할 수 있게된다. 도 4 및 도 5에서 도면부호 1은 실리콘 기판, 도면부호 2는 산화막, 도면부호 3은 폴리실리콘 게이트, 도면호부 4는 코발트(Co), 도면부호 5는 TiN 보호막, 도면부호 6은 CoSi2를 나타낸다.
종래의 에피택셜 CoSi2를 형성하기 위하여 다단계의 금속층의 증착과 고온 열처리공정 그리고 보호층인 TiN 증착공정등 여러 공정이 필요하나, 본 발명의 콘택형성방법은 저항이 낮고 재현성이 높은 에피택시층 CoSi2를 다단계의 금속증착 공정을 거치지 않고 저온에서의 증착에 의해 형성시킬 수 있으므로 콘택 배선공정을 크게 단순화시킬 수 있다. 뿐만 아니라 에피택시층 실리사이드를 형성함으로써 실리사이드와 실리콘 간의 계면 결함이 적어 소스/드레인에서 우수한 접합특성을 얻을 수 있어 기가디램급 이상의 고집적회로 초미세 반도체 소자의 제조에 활용할 수 있다.
Claims (5)
- 기판온도를 400∼600℃로 유지한 다음 코발트(Co)를 5 nm/min 이하의 증착속도로 모스 트랜지스터의 소스/드레인 및 폴리실리콘 게이트에 증착시켜 모스 트랜지스터의 소스/드레인에 단결정 CoSi2를, 폴리실리콘 게이트에 다결정 CoSi2를 형성시키는 것을 특징으로 하는 저온증착법에 의한 코발트다이실리사이드 콘택 형성방법.
- 제 1항에 있어서, 코발트(Co) 증착은 코발트금속유기물 가스를 이용하는 것을 특징으로 하는 저온증착법에 의한 코발트다이실리사이드 콘택 형성방법.
- 제 1항에 있어서, 코발트(Co) 증착은 스퍼터링의 방법을 이용하는 것을 특징으로 하는 저온증착법에 의한 코발트다이실리사이드 콘택 형성방법.
- 제 1항에 있어서, 코발트 증착과 동시에 CoSi2형성시키고 산화막이나 질화막 위에 미반응된 코발트층을 에칭한 다음, 550℃ 이상의 후속 열처리 공정에서 더욱 안정된 비저항을 갖는 CoSi2를 형성하는 것을 특징으로 하는 저온증착법에 의한코발트다이실리사이드 콘택 형성방법.
- 제 2항에 있어서, 코발트금속유기물 가스는 디코발트옥타카르보닐(dicobalt octacarbonyl) Co2(CO)8, 테트라코발트도데카카르보닐(tetracobalt dodecacarbonyl) Co4(CO)12, 비스사이클로펜타디에닐코발트(biscyclopentadienyl cobalt) (C5H5)2Co, 사이클로펜타디에닐코발트디카보닐(cyclopentadienylcobalt dicarbonyl) C5H5Co(CO)2중에서 선택된 어느 하나 또는 둘 이상을 사용하는 것을 특징으로 하는 저온증착법에 의한 코발트다이실리사이드 콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032369A KR100349625B1 (ko) | 1999-08-06 | 1999-08-06 | 저온증착법에 의한 에피택셜 코발트다이실리사이드 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032369A KR100349625B1 (ko) | 1999-08-06 | 1999-08-06 | 저온증착법에 의한 에피택셜 코발트다이실리사이드 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010017057A KR20010017057A (ko) | 2001-03-05 |
| KR100349625B1 true KR100349625B1 (ko) | 2002-08-22 |
Family
ID=19606442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990032369A KR100349625B1 (ko) | 1999-08-06 | 1999-08-06 | 저온증착법에 의한 에피택셜 코발트다이실리사이드 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100349625B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623600B1 (ko) * | 2005-02-28 | 2006-09-14 | 주식회사 하이닉스반도체 | 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법 |
| US7172967B2 (en) | 2003-09-22 | 2007-02-06 | Samsung Electronics Co., Ltd. | Methods for forming cobalt layers including introducing vaporized cobalt precursors and methods for manufacturing semiconductor devices using the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050011459A1 (en) * | 2003-07-15 | 2005-01-20 | Heng Liu | Chemical vapor deposition reactor |
| KR20110094466A (ko) | 2010-02-16 | 2011-08-24 | 삼성전자주식회사 | 금속막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
-
1999
- 1999-08-06 KR KR1019990032369A patent/KR100349625B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7172967B2 (en) | 2003-09-22 | 2007-02-06 | Samsung Electronics Co., Ltd. | Methods for forming cobalt layers including introducing vaporized cobalt precursors and methods for manufacturing semiconductor devices using the same |
| KR100623600B1 (ko) * | 2005-02-28 | 2006-09-14 | 주식회사 하이닉스반도체 | 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010017057A (ko) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943110B1 (en) | Wafer processing apparatus and methods for depositing cobalt silicide | |
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| US5221853A (en) | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region | |
| US6531396B1 (en) | Method of fabricating a nickel/platinum monsilicide film | |
| US20020111018A1 (en) | Method for forming metal silicide layer | |
| US7666786B2 (en) | Methods of fabricating semiconductor devices having a double metal salicide layer | |
| US7622386B2 (en) | Method for improved formation of nickel silicide contacts in semiconductor devices | |
| US7485572B2 (en) | Method for improved formation of cobalt silicide contacts in semiconductor devices | |
| US20060130746A1 (en) | Method for forming nickel silicide film, method for manufacturing semiconductor device, and method for etching nickel silicide | |
| US5202287A (en) | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction | |
| US5457069A (en) | Process for fabricating device having titanium-tungsten barrier layer and silicide layer contacted shallow junction simultaneously formed | |
| KR100578104B1 (ko) | 코발트-질소 박막을 이용한 코발트 다이실리사이드에피층의 형성방법 | |
| KR100349625B1 (ko) | 저온증착법에 의한 에피택셜 코발트다이실리사이드 콘택 형성방법 | |
| KR100280102B1 (ko) | 코발트-카본 합금박막을 이용한 단결정 코발트다이실리사이드콘택 형성방법 | |
| KR100679224B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US5731226A (en) | Low temperature method of manufacturing epitaxial titanium silicide | |
| US20210404056A1 (en) | Ultra-thin films with transition metal dichalcogenides | |
| US20070120199A1 (en) | Low resistivity compound refractory metal silicides with high temperature stability | |
| KR19990086355A (ko) | 화학기상증착법에 의한 코발트다이실리사이드콘택 형성방법 | |
| CN101452878A (zh) | 半导体器件的阻挡层形成方法 | |
| US7679149B2 (en) | Method of removing refractory metal layers and of siliciding contact areas | |
| JP3722701B2 (ja) | チタンシリサイドの製造方法 | |
| GB2271467A (en) | Manufacturing method of a semiconductor device | |
| US6180521B1 (en) | Process for manufacturing a contact barrier | |
| US20020180046A1 (en) | Method for producing a flat interface for a metal-silicon contact barrier film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060731 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |