CN109727917A - 集成电路装置及其形成方法 - Google Patents

集成电路装置及其形成方法 Download PDF

Info

Publication number
CN109727917A
CN109727917A CN201810384829.4A CN201810384829A CN109727917A CN 109727917 A CN109727917 A CN 109727917A CN 201810384829 A CN201810384829 A CN 201810384829A CN 109727917 A CN109727917 A CN 109727917A
Authority
CN
China
Prior art keywords
source
drain
dielectric barrier
matter
barrier matter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810384829.4A
Other languages
English (en)
Other versions
CN109727917B (zh
Inventor
朱峯庆
李威养
陈燕铭
杨丰诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109727917A publication Critical patent/CN109727917A/zh
Application granted granted Critical
Publication of CN109727917B publication Critical patent/CN109727917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本文公开集成电路装置及此装置的形成方法的各种范例。在一范例中，一方法包含接收工件，工件包含基底以及装置鳍延伸至基底上方，装置鳍包含沟道区，蚀刻与沟道区相邻的装置鳍的一部分，且此蚀刻产生源极/漏极凹口并在源极/漏极凹口中形成介电阻障质，清洁工件使得介电阻障质的最底部分保留在源极/漏极凹口的最底部分中，在源极/漏极凹口中形成源极/漏极部件，使得介电阻障质的最底部分设置于源极/漏极部件与装置鳍的余留部之间。

Description

集成电路装置及其形成方法
技术领域
本公开实施例涉及半导体技术，且特别涉及具有源极/漏极阻障质(source/drainbarrier)的集成电路装置及其形成方法。
背景技术
为了追求较高的装置密度、较高的效能以及较低的成本，半导体工业已发展至纳米技术工艺节点。除了仅缩小装置之外，电路设计者正在寻求新颖的结构来提供更大的效能。一种研究途径为三维设计的发展，例如鳍式场效晶体管(Fin-like Field EffectTransistor，FinFET)。可将鳍式场效晶体管想象为典型平面装置从基底突出并进入栅极。例示性的鳍式场效晶体管被制造为有着从基底向上延伸的薄“鳍”(或鳍结构)。场效晶体管的沟道区形成于此垂直鳍中，且提供栅极于鳍的沟道区上方(例如环绕鳍的沟道区)。环绕鳍的栅极增加了沟道区与栅极之间的接触面积，并允许栅极从多个侧面控制沟道。这可以多种方式加以利用，且在一些应用中，鳍式场效晶体管提供降低的短沟道效应、减少漏电以及较大的电流。换句话说，鳍式场效晶体管可比平面装置更快、更小以及更有效率。
由于鳍式场效晶体管和其他非平面装置固有的复杂性，制造技术仍在发展以缩小尺寸、提高效率以及增加速度。
发明内容
在一些实施例中，提供集成电路装置的形成方法，此方法包含接收工件，工件包含:基底；及装置鳍，延伸至基底上方，其中装置鳍包含沟道区；蚀刻与沟道区相邻的装置鳍的一部分，其中蚀刻产生源极/漏极凹口并在源极/漏极凹口中形成介电阻障质；清洁工件，使得介电阻障质的最底部分保留在源极/漏极凹口的最底部分中；以及在源极/漏极凹口中形成源极/漏极部件，使得介电阻障质的最底部分设置于源极/漏极部件与装置鳍的余留部之间。
在一些其他实施例中，提供集成电路装置的形成方法，此方法包含接收基底和形成于基底上的鳍，鳍包含沟道区；蚀刻鳍以在沟道区的第一侧上定义第一源极/漏极凹口并在沟道区的与第一侧相反的第二侧上定义第二源极/漏极凹口；在第一源极/漏极凹口的最底部分中形成第一绝缘阻障质，并在第二源极/漏极凹口的最底部分中形成第二绝缘阻障质；以及在第一源极/漏极凹口中外延成长第一源极/漏极部件于第一绝缘阻障质上，并在第二源极/漏极凹口中外延成长第二源极/漏极部件于第二绝缘阻障质上。
在另外一些实施例中，提供集成电路装置，集成电路装置包含基底；以及装置鳍，设置于基底上，其中装置鳍包含:沟道区；源极/漏极部件，与沟道区相邻；及介电阻障质，设置于源极/漏极部件的最底部分与基底之间。
附图说明
根据以下的详细说明并配合所附附图可以更加理解本公开实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件(feature)的尺寸，以做清楚的说明。
图1为依据本公开实施例的各种方面的工件的一部分的透视图。
图2为依据本公开实施例的各种方面在工件上制造鳍式场效晶体管装置的方法的流程图。
图3为依据本公开实施例的各种方面的工件的一部分的透视图。
图4-9为依据本公开实施例的各种方面的沿装置鳍得出的工件的一部分的剖面示意图。
图10为依据本公开实施例的各种方面的沿源极/漏极区得出的工件的一部分的剖面示意图。
图11为依据本公开实施例的各种方面的沿装置鳍得出的工件的一部分的剖面示意图。
图12为依据本公开实施例的各种方面的沿装置鳍得出的工件的一部分的剖面示意图。
附图标记说明：
100、300、1100、1200 工件
102 基底
104 装置鳍
106 隔离部件
108 源极/漏极部件
110 沟道区
112 栅极堆叠
114 箭头(潜在的漏电路径)
116 箭头(载子流动路径)
118 介电阻障质
120 表面
200 方法
202、204、206、208、210、212、214、216、218 方块
302、304 平面
402 轮廓
404 暂时性栅极电极
406 覆盖层
408 栅极间隙壁
502 光致抗蚀剂层
702 源极/漏极凹口
704 符号(深度)
708、1102、1202 符号(厚度)
706 虚线
902 侧壁
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实现本公开实施例的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号和/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例和/或所述外观结构之间的关系。
再者，以下的一部件形成于另一部件上、连接至另一部件和/或耦接至另一部件的情况可包含形成部件为直接接触的实施例，也可包含形成额外部件插入这些部件之间的实施例，使得这些部件可能不直接接触。此外，为了方便描述附图中一部件与另一部件的关系，可使用空间相关用语，例如“下方”、“上方”、“水平”、“垂直”、“在…之上”、“上方”、“在...之下”、“下方”、“上”、“下”、“顶部”、“底部”等以及前述的衍生字(例如“水平地”、“垂直地”、“向上地”等)。空间相关用语旨在涵盖包含部件的装置的不同方位。
集成电路设计以及制造的进步已改善电路速度和效率。然而，尽管有新的结构和新的制造技术，晶体管和其他电路元件仍经历损失和低效率。在许多情况中，因为新技术形成在较低电压下运作的较小装置，寄生效应(parasitic effect)(例如漏电、热载子注入、穿隧、漏极引发能带降低以及其他)对每一代的改善具有较大的影响。这些寄生效应可能浪费能量、产生多余热量、降低最大运作频率和/或增加最小运作电压。在极端的情况中，寄生效应可能导致早发的装置故障。
一个范例为漏电流，不希望的载子流动(例如当装置在关闭状态中)包含源极至漏极的漏电、pn接面漏电、源极(或漏极)至基极的击穿。因为一些类型的漏电随着沟道长度减少而增加，漏电流可能限制缩小装置尺寸的尝试。
为了解决漏电和其他寄生效应，本公开一些范例提供在晶体管的源极/漏极部件的底部处有着介电阻障质(dielectric barrier)(有时也被称为绝缘阻障质)的晶体管(例如鳍式场效晶体管(FinFET))。介电阻障质使源极/漏极部件的最底部分电性绝缘，以防止漏电流在沟道区周围流动或流进基底的基极中。源极/漏极部件的侧面可以没有介电阻障质，以允许载子的流动通过沟道区。与埋置的介电层相比，介电阻障质可彼此物理地隔开且可只形成于源极/漏极区中。
介电阻障质可减少多种类型的漏电流，并且许多范例提供改善的效率、降低的热量和/或增加的切换频率。在一些范例中，介电阻障质允许形成有着较小沟道长度的晶体管，并进而改善装置密度。然而，除非另外注明，否则没有任何实施例被要求提供任何特定的优点。
图1为依据本公开实施例的各种方面的工件100的一部分的透视图。图1的透视图已经沿着鳍的纵向长度被分割。为了清楚起见并更好地显示本公开实施例的概念，已简化图1。额外的部件可加入工件100中，且对于工件100的其他实施例，可取代或消除以下描述的一些部件。
工件100包含基底102，基底102有着一个或多个装置鳍104(有时也被简称为鳍)形成于其上，且装置鳍104通过隔离部件106隔开。装置鳍104为任何凸起部件的代表，且虽然显示的实施例包含鳍式场效晶体管装置鳍104，但是其他实施例包含其他升高的主动和被动结构形成于基底102上。每个鳍式场效晶体管装置鳍104可包含任何数量的鳍式场效晶体管，每个鳍式场效晶体管各包含通过沟道区110隔开的一对相对的源极/漏极部件108。如图1所示，源极/漏极部件108和沟道区110升高至它们形成于其上的基底102的平面之上以及隔离部件106之上。因此，形成于装置鳍104上的电路装置可被称为“非平面”装置。
通过鳍式场效晶体管的沟道区100的载子的流动(用于n沟道鳍式场效晶体管的电子及用于p沟道鳍式场效晶体管的空穴)由施加至与沟道区110相邻且包覆沟道区110的栅极堆叠112的电压控制。以半透明显示栅极堆叠112，以更好地显示下方的沟道区110。与可比较的平面装置相比，升高的沟道区110提供靠近栅极堆叠112的较大表面积。这增强了栅极堆叠112与沟道区110之间的电磁场相互作用，其可降低与较小装置相关的漏电以及短沟道效应。因此，在许多实施例中，鳍式场效晶体管和其他非平面装置在尺寸更小的情况下比平面装置具有更好的效能。
尽管鳍式场效晶体管增强了对沟道的控制，但是已确定漏电流仍从源极/漏极部件108流出。载子流动的一个路径为通过第一源极/漏极部件108的底部、通过基底102下方的沟道区并穿过第二源极/漏极部件108的底部。此潜在的漏电路径如图1的箭头114所示。因为栅极堆叠112没有向下延伸至漏电路径，所以即使当装置处于关闭状态时，栅极堆叠112可能无法防止这种不希望的载子流动。载子流动的另一个路径为从源极/漏极部件108的底部出来，并通过基底102的基极，如箭头116所示。
为了减少通过源极/漏极部件108的底部的潜在漏电流，在一些范例中，工件100包含设置于每一源极/漏极部件108的底部与装置鳍104的其余部分之间的介电阻障质118，介电阻障质118抑制了载子的流动。为了顾及晶体管的正常功能，与沟道区110相邻的源极/漏极部件108的垂直表面(例如表面120)没有介电阻障质118，使得源极/漏极部件108的垂直表面物理地接触沟道区110。这允许载子在栅极堆叠112的控制下流通过沟道区110的部分，同时抑制载子流通过基底102、装置鳍104和/或沟道区110，其不在栅极堆叠112的控制下。
可以注意的是，介电阻障质118可彼此物理地隔开。在以下描述的一些范例中，这是因为介电阻障质118在形成源极/漏极部件108的期间产生。工艺形成每一介电阻障质118于个别的源极/漏极部件108与在源极/漏极部件108正下方的装置鳍104或基底102的部分之间的区域中。换句话说，在一些范例中，介电阻障质118不延伸至沟道区110底下。
形成有着介电阻障质118的鳍式场效晶体管的例示性方法将参照第2-10图描述。特别来说，图2为依据本公开实施例的各种方面在工件上制造鳍式场效晶体管装置的方法200的流程图。可以理解的是，可在方法200之前、方法200中以及方法200之后提供额外的步骤，且对于本方法的其他实施例，可取代或消除所描述的一些步骤。图3为依据本公开实施例的各种方面的工件300的一部分的透视图。图3为沿着装置鳍104的纵向长度被分割。第4-9图为依据本公开实施例的各种方面的沿装置鳍(沿图3的平面302)得出的工件300的一部分的剖面示意图。图10为依据本公开实施例的各种方面的沿源极/漏极区(沿图3的平面304)得出的工件的一部分的剖面示意图。为了清楚起见并更好地显示本公开实施例的概念，已简化第3-10图。除非另外注明，第3-10图的元件可大致相似于图1的元件。
请先参照图2的方块202和图3，接收工件300，工件300包含其上设置有装置鳍104的基底102。在各种范例中，基底102包含元素(单一元素)半导体(例如在结晶结构中的硅或锗)、化合物半导体(例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)、非半导体材料(例如碱石灰(soda-lime)玻璃、熔融硅石、熔凝石英和/或氟化钙(CaF2))和/或前述的组合。
基底102在组成上可以是均匀的，或可包含各种层。这些层可具有相似或不同的组成。举例来说，绝缘层上覆硅(silicon-on-insulator，SOI)基底102包含绝缘层，例如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物和/或其他适用于电性隔离的绝缘材料。在其他范例中，基底102包含有着不同半导体晶格排列的层别，以诱发应变并进而调整装置效能。
装置鳍104设置于基底102上，且可通过蚀刻基底102的一部分、通过沉积各种层于基底102上并蚀刻这些层和/或其他合适的技术形成。装置鳍104可在组成上相似于基底102或与基底102不同。举例来说，在一些实施例中，基底102可主要包含硅，而装置鳍104主要包含锗或SiGe化合物半导体的一层或多层。在一些实施例中，基底102包含SiGe化合物半导体，且装置鳍104包含一层或多层，其包含有着硅与锗不同比值的SiGe化合物半导体。
工件300可包含设置于装置鳍104的沟道区110上方的栅极堆叠112。栅极堆叠112设置于装置鳍104的顶表面上，且可沿着装置鳍104的侧表面延伸。由于栅极堆叠112围绕装置鳍104，因此相较于传统平面装置，沟道区110的更多部分接近栅极堆叠112。
图4更详细地显示栅极堆叠112。栅极堆叠112设置于装置鳍104的沟道区110的顶部上，并沿装置鳍104的沟道区110的垂直侧壁延伸。在图4中，轮廓402代表栅极堆叠112沿在此剖面之外的装置鳍104的侧表面延伸的部分的相对位置。
完成的栅极堆叠112可包含设置于沟道区110上的界面层、设置于界面层上的栅极介电质、设置于栅极介电质上的栅极电极和/或其他合适的元件。然而，在方法200中的此刻，栅极堆叠112可包含占位(placeholder)元件。举例来说，在栅极后制(gate-last)工艺中，栅极堆叠112包含在一些制造过程期间用作占位的暂时性栅极电极404(有时也被称为占位栅极电极或简称为栅极电极)。后续移除暂时性栅极电极404并以界面层、栅极介电质、功能性栅极电极和/或其他栅极元件。当功能性栅极材料对一些制造(例如退火)过程敏感时，可使用栅极后制工艺。因此在一些范例中，当接收工件300时，栅极堆叠112包含暂时性栅极电极404。暂时性栅极电极404可包含多晶硅、介电材料和/或其他合适的材料。相较之下，将取代暂时性栅极电极404的功能性栅极电极可包含钨、铝、铜、钛、钽、钼、钌、氮化钽、硅化镍、硅化钴、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金属合金、其他合适的材料和/或前述的组合。
每一栅极堆叠112可包含设置于暂时性栅极电极404的顶表面上的覆盖层406。覆盖层406在制造过程(例如蚀刻)期间保护暂时性栅极电极404。在各种范例中，覆盖层406包含介电材料(例如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、半导体氮碳氧化物等)和/或其他合适的材料。在一实施例中，覆盖层406包含碳化硅。
栅极堆叠112也可包含设置于暂时性栅极电极404的侧表面上的栅极间隙壁408或侧壁间隙壁。相似于覆盖层406，栅极间隙壁408可保护暂时性栅极电极404，并可用以将后续形成的源极/漏极部件偏移(offset)以及控制源极/漏极结构(接面)轮廓。在各种范例中，栅极间隙壁408包含介电材料(例如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、半导体氮碳氧化物等)和/或其他合适的材料，且在组成和蚀刻选择性上不同于覆盖层406。在一实施例中，每一栅极间隙壁408包含氮化硅和/或氧化硅的一层或多层。
为了形成源极/漏极部件108于沟道区110的两侧上，可蚀刻装置鳍104的一部分，且可在所得到的凹口中外延成长源极/漏极部件108。请参照图2的方块204和图5，在工件300上沉积光致抗蚀剂层502。例示性的光致抗蚀剂层502包含当曝光时使此层发生性质变化的感光材料。此性质改变可在被称为光刻图案化的工艺中用来选择性地移除光致抗蚀剂层暴光或未暴光的部分。
请参照图2的方块206和图6，将光致抗蚀剂层图案化以暴露出装置鳍104的源极/漏极部分。在一这样的实施例中，光刻系统将光致抗蚀剂层502(有时也被简称为光致抗蚀剂)以由掩模决定的特定图案暴露于辐射。通过或从掩模反射的光照射光致抗蚀剂层502，进而将形成于掩模上的图案转移至光致抗蚀剂层502。在其他实施例中，光致抗蚀剂层502通过使用直接写入或无掩模光刻技术(例如激光图案化、电子束图案化和/或离子束图案化)曝光。当曝光之后，将光致抗蚀剂层502显影以保留光致抗蚀剂的曝光部分，或在其他范例中，保留光致抗蚀剂的未曝光部分。例示性的图案化工艺包含光致抗蚀剂层502的软烤、光掩模对准、曝光、曝光后烘烤、将光致抗蚀剂层502显影、清洗和干燥(例如硬烤)。图案化的光致抗蚀剂层502暴露出装置鳍104将被蚀刻的部分。
请参照图2的方块208和图7，在工件300上进行蚀刻工艺，以形成源极/漏极凹口702。此蚀刻工艺可包含任何合适的蚀刻技术，例如湿蚀刻、干蚀刻、反应性离子蚀刻(Reactive Ion Etching，RIE)、灰化和/或其他蚀刻方法。在一些实施例中，蚀刻工艺包含干蚀刻，此干蚀刻使用氧基蚀刻剂、氟基蚀刻剂(例如CF4、SF6、CH2F2、CHF3和/或C2F6)、氯基蚀刻剂(例如Cl2、CHCl3、CCl4和/或BCl3)、溴基蚀刻剂(例如HBr和/或CHBr3)、碘基蚀刻剂、其他合适的蚀刻剂气体或等离子体和/或前述的组合。在一些实施例中，蚀刻工艺包含湿蚀刻，此湿蚀刻使用稀释氢氟酸(diluted hydrofluoric acid，DHF)、氢氧化钾溶液、氨水、氢氟酸(hydrofluoric acid，HF)、硝酸(HNO3)、醋酸(CH3COOH)和/或其他合适的湿蚀刻剂。在一些范例中，选择蚀刻剂以蚀刻装置鳍104而不显著地蚀刻周围结构(例如栅极堆叠112的外部材料(例如覆盖层406或栅极间隙壁408)或隔离部件106)。这可允许即使光致抗蚀剂层502没有完美地对齐的情况下也能进行蚀刻。
此蚀刻工艺可将装置鳍104凹陷至任何合适的深度，此深度(如符号704所标示)测量从装置鳍104的沟道区110的顶表面至在源极/漏极凹口702中的装置鳍104的表面上的最低点。在一些范例中，当源极/漏极凹口702(不包括以下更详细讨论的介电阻障质118)低于隔离部件106(以虚线706表示，因为隔离部件106可能在此剖面之外)的最顶表面，且因此低于栅极堆叠112的最底表面(也以虚线706表示)时，控制蚀刻工艺以停止蚀刻。在一些范例中，当源极/漏极凹口702(不包括介电阻障质118)与隔离部件106的顶表面大致共平面时，控制蚀刻工艺以停止蚀刻。在其他范例中，当源极/漏极凹口702(不包括介电阻障质118)在隔离部件106的顶表面之上时，控制蚀刻工艺以停止蚀刻。
在一些这样的范例中，其中装置鳍104在隔离部件106上方约45nm与约60nm之间延伸，可控制蚀刻工艺蚀刻至从装置鳍104的顶部来算的深度(以符号704标示)在约50nm与约65nm之间。因此，在各种实施例中，在源极/漏极凹口702中的装置鳍104的表面上的最低点在隔离部件106的顶表面下方约5nm与约10nm之间，且因此在栅极堆叠112的底表面下方。在其他范例中，在源极/漏极凹口702中的装置鳍104的表面上的最低点与隔离部件106的顶表面共平面。在另一些范例中，在源极/漏极凹口702中的装置鳍104的表面上的最低点在隔离部件106的顶表面上方约5nm与约10nm之间。
如图7所示，蚀刻工艺可形成介电阻障质118于源极/漏极凹口702中。介电阻障质118可包含当蚀刻剂和环境化学物与装置鳍104的半导体反应时产生的原生氧化物和/或其他介电材料(例如半导体氧化物、半导体氢氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、半导体氮碳氧化物等)。举例来说，介电阻障质118包含来自蚀刻剂的碳、氢或氧、来自环境气体的氮和/或来自光致抗蚀剂的余留物的碳、氢、氧或氮。在一些范例中，介电阻障质118主要包含半导体氧化物，例如氧化硅、硅碳氧化物、氧化锗、锗碳氧化物、SiGe氧化物、SiGe碳氧化物和/或前述的组合。在各种范例中，介电阻障质118为有着约0与约1之间原子百分比的一种或多种半导体(例如Si和/或Ge)、约30与约40之间原子百分比的碳、约10与约20之间原子百分比的氧以及约20与约30之间原子百分比的氢的材料。因此，在一些这样的范例中，介电阻障质118的材料没有任何半导体。
通过使用通过蚀刻装置鳍104形成的材料作为介电阻障质118，一些范例省下在后续工艺中沉积阻障质的步骤。每一制造过程(例如沉积、退火等)可对热预算(thermalbudget)(可将工件加热多少而没有损坏的极限)作出贡献，且消除沉积步骤可为其他工艺在预算中保留更多的额度。再者，通过通过蚀刻装置鳍104来形成介电阻障质118，介电阻障质118的半导体组成(例如半导体种类和/或半导体的比率)可大致相似于装置鳍104。
请参照图2的方块210和图8，在光致抗蚀剂剥离工艺中移除留在工件300上的光致抗蚀剂层502的任何部分。此剥离工艺可使用湿蚀刻、干蚀刻、反应性离子蚀刻和/或灰化来移除光致抗蚀剂层502。光致抗蚀剂的剥离以及方块208与方块210之间的工件300的运送可进一步有助于在源极/漏极凹口702中形成介电阻障质118。
由于介电阻障质118可能抑制载子流过源极/漏极部件108与沟道区110之间的界面，因此可通过清洁工艺或其他合适的技术从沟道区110界面移除一些介电阻障质118。此清洁工艺可包含任何合适数量的步骤，其中一些步骤可通过从源极/漏极凹口702的侧边移除介电阻障质118的一部分来将介电阻障质118塑形，且其中一些步骤可使介电阻障质118大致不变。
在后方的一个范例中，请参照图2的方块212，可在第一清洁工艺中清洗源极/漏极凹口702和工件300留下的部分。相较于蚀刻工艺，第一清洁工艺可被配置来移除松散接合的膜、颗粒物质和残余物。第一清洁工艺可使用任何合适的湿清洁或干清洁工艺，且在一些范例中，第一清洁工艺包含湿清洁，其中将去离子水(de-ionized water，DI)、SC1(去离子水、NH4OH和/或H2O2)、SC2(去离子水、HCl和/或H2O2)、臭氧化的去离子水(DIWO3)、SPM(H2SO4和/或H2O2)、SOM(H2SO4和/或O3)、SPOM、稀释氢氟酸(DHF)、HF、HF/乙二醇(ethylene glycol，EG)、HF/HNO3、NH4OH、四甲基氢氧化铵(tetramethylammonium hydroxide，TMAH)等施加至包含在源极/漏极凹口702中的工件300。工件300和/或湿清洁溶液可通过使用超声波能量或任何其他技术来搅动，以促进清洁工艺。同样地，可施加热量来促进清洁。
在一些实施例中，第一清洁工艺被配置为在移除其他膜、颗粒物质和/或残余物的同时，保留至少一些介电阻障质118。在湿清洁使用HF基的溶液的一范例中，HF在溶液中被稀释到不超过500:1(DI:HF)，因为已确定更高浓度的HF会移除介电阻障质118。在其他范例中，减少搅动和加热以避免移除介电阻障质118。可具体选择这些工艺条件(例如清洁溶液的具体浓度、是否搅动以及多少搅动量、是否加热以及多少热量等)以降低清洁速率，并使清洁工艺较不对时间敏感。在一些范例中，这被用来保留在源极/漏极凹口702中的介电阻障质118。在一这样的范例中，使用稀释的HF进行湿清洁约10秒以清洁工件300，同时保留介电阻障质118。
请参照图2的方块214和图8，可在第二清洁工艺中清洗源极/漏极凹口702和工件300留下的部分。与第一清洁工艺相同，第二清洁工艺可包含湿清洁或干清洁工艺，且在一些范例中，第二清洁工艺包含干蚀刻，其中将O2、臭氧、H2、NF3、惰性气体和/或其他合适的清洁化学物在气体或等离子体相中施加。在此一范例中，第二清洁工艺包含等离子体清洁工艺，其中使用施加至工件300的NF3和NH3来形成NH4F和NF4FHF。等离子体清洁工艺之后是烘烤工艺。在等离子体工艺期间，NH4F可与工件300上的原生半导体氧化物(例如SiO2)反应，以形成在烘烤工艺中转变为气体形式并与工件300分离的化合物。第二清洁工艺可重复任何数量循环的等离子体清洁和烘烤，且在此一实施例中，第二清洁工艺包含三个循环的等离子体清洁和烘烤。
与第一清洁工艺相比，在一些实施例中，第二清洁工艺被配置来从源极/漏极凹口702的侧壁移除介电阻障质118的第一部分，同时保留在源极/漏极凹口702的底部的介电阻障质118最底部部分。因此，当形成对应的源极/漏极部件时，留下的介电阻障质118将使源极/漏极部件与装置鳍104和/或基底102留下的部分绝缘。方块212的第一清洁工艺和方块214的第二清洁工艺可使介电阻障质118变薄，且在清洁工艺完成之后，留下的介电阻障质118可具有任何合适的厚度。在各种范例中，最终的介电阻障质118在其最厚点(例如由符号708所标示的厚度)处具有厚度在约5nm与约10nm之间。
请参照图2的方块216和图9，在工件300上进行外延工艺，以在源极/漏极凹口702中成长源极/漏极部件108。外延工艺可包含化学气相沉积(chemical vapor deposition，CVD)的沉积技术(例如气相外延(vapor-phase epitaxy，VPE)和/或超高真空化学气相沉积(ultra-high vacuum CVD，UHV-CVD))、分子束外延和/或其他合适的工艺以施加气体和/或液体前驱物，以在源极/漏极部件108中沉积结晶形式的半导体。源极/漏极部件108的半导体可相同于装置鳍104和/或围绕的基底102的半导体，或可在组成或结构上不同于装置鳍104和/或围绕的基底102。举例来说，源极/漏极部件108可包含与装置鳍104不同的硅与锗的比例，以在沟道区110上施加应变，进而调整沟道区110中的载子移动性。
源极/漏极部件108可掺杂p型掺杂物(例如硼或BF2)、n型掺杂物(例如磷或砷)和/或包含前述的组合的其他合适的掺杂物。在各种范例中，含SiGe的源极/漏极部件108掺杂硼至浓度在约4x1020atoms/cm3与约9x1020atoms/cm3之间。在其他范例中，含Si的源极/漏极部件108注入磷至浓度在约3x1021atoms/cm3与约7x1021atoms/cm3之间。可在外延工艺和/或后续的注入工艺(例如接面注入工艺)期间引入掺杂物。可在工件300上进行退火工艺以活化掺杂物，例如快速热退火(Rapid Thermal Annealing，RTA)和/或激光退火。
如图9所示，源极/漏极部件108的底部通过介电阻障质118与基底102以及装置鳍104的余留部隔开。介电阻障质118可防止载子的流动通过底部以及通过装置鳍104和/或基底102不在栅极堆叠112的控制下的部分。如此一来，介电阻障质118可降低漏电流并进而改善装置效率。介电阻障质118可具有曲线(弯曲)底表面，其中介电阻障质118的最低点在隔离部件106的顶部下方延伸任何距离，且因此在栅极堆叠112的最底表面下方延伸任何距离。在各种范例中，介电阻障质118在隔离部件106的顶部下方延伸约5nm与约10nm之间。在这些范例中，介电阻障质118的厚度可使得介电阻障质118的顶表面延伸至隔离部件106的顶部和栅极堆叠112的最底表面上方。
更加可以注意的是，源极/漏极部件108的其余部分(例如沿垂直侧壁902)没有介电阻障质118并直接物理地接触装置鳍104的沟道区110。如此一来，当栅极堆叠112将装置设于导通状态时，载子自由地从源极流通过沟道区110至漏极。
通过源极/漏极部件108的对应剖面显示于图10。如图所示，源极/漏极部件108的最底表面通过介电阻障质118与装置鳍104和基底102留下的部分隔开。对于每个源极/漏极部件108和对应的装置鳍104，对应的介电阻障质118从源极/漏极部件108和装置鳍104的一侧上的隔离部件106延伸至源极/漏极部件108和装置鳍104的另一侧上的隔离部件106。因此，在介电阻障质118与隔离部件106之间，没有从源极/漏极部件108到装置鳍104和基底102留下的部分的垂直载子路径。
请参照图2的方块218，提供工件以用于进一步制造。这可包含以功能性元件取代栅极堆叠112的占位元件(例如暂时性栅极电极404、覆盖层406等)、形成与鳍式场效晶体管电性耦接的互连结构以及其他合适的制造过程。
如上所解释，在不同的范例中，源极/漏极凹口702、介电阻障质118、隔离部件106和栅极堆叠112的对准方式可不同。在参照图11描述的一些范例中，蚀刻导致源极/漏极凹口702的底部与隔离部件的顶部大致共平面。在这方面，图11为依据本公开实施例的各种方面的沿装置鳍得出的工件1100的一部分的剖面示意图。工件1100包含与上述大致相似的基底102、装置鳍104、沟道区110、栅极堆叠112(例如暂时性栅极电极404、覆盖层406、栅极间隙壁408等)以及源极/漏极部件108。
方块208的蚀刻可移除装置鳍104的任何合适量以形成源极/漏极部件108，且在一些范例中，控制蚀刻以蚀刻至一深度，使得介电阻障质118的底部与隔离部件106(以虚线706标示)的顶部大致共平面，且因此与栅极堆叠112的最底表面大致共平面(也以虚线706标示)。
更加可以注意的是，介电阻障质118的顶表面可具有任何合适的形状。与图9中介电阻障质118的顶表面为曲线和凹面的范例相比，在图11的范例中，介电阻障质118的顶表面为大致平面的。在各种范例中，顶表面和底表面使得介电阻障质118在其最厚点(例如由符号1102所标示的厚度)具有厚度在约5nm与约10nm之间。
在参照图12描述的一些范例中，蚀刻导致源极/漏极凹口702的底部在隔离部件的顶部上方。在这方面，图12为依据本公开实施例的各种方面的沿装置鳍得出的工件1200的一部分的剖面示意图。工件1200包含与上述大致相似的基底102、装置鳍104、沟道区110、栅极堆叠112(例如暂时性栅极电极404、覆盖层406、栅极间隙壁408等)以及源极/漏极部件108。
方块208的蚀刻可移除装置鳍104的任何合适量以形成源极/漏极部件108，且在一些范例中，控制蚀刻以蚀刻至一深度，使得介电阻障质118的底部在隔离部件106(以虚线706标示)的顶部上方，且因此在栅极堆叠112(也以虚线706标示)的最底表面上方。介电阻障质118的底部可在由隔离部件106的顶部和栅极堆叠112的最底表面定义的平面上方的任何距离，且在各种范例中，介电阻障质118的底部在此平面上方约5nm与约10nm之间。
介电阻障质118的顶表面可具有任何合适的形状。与图9中介电阻障质118的顶表面为曲线和凹面的范例和图11中介电阻障质118的顶表面为大致平面相比，在图12的范例中，介电阻障质118的顶表面为曲线和凸面。在各种范例中，顶表面和底表面使得介电阻障质118在其最厚点(例如由符号1202所标示的厚度)具有厚度在约5nm与约10nm之间。
因此，本公开实施例提供有着源极/漏极阻障质的鳍式场效晶体管装置的范例以及这种装置的形成方法。在一些范例中，一种方法包含接收工件，此工件包含基底以及装置鳍延伸至基底上方，装置鳍包含沟道区。蚀刻与沟道区相邻的装置鳍的一部分，且蚀刻产生源极/漏极凹口并在源极/漏极凹口中形成介电阻障质。清洁工件，使得介电阻障质的最底部分保留在源极/漏极凹口的最底部分中；以及在源极/漏极凹口中形成源极/漏极部件，使得介电阻障质的最底部分设置于源极/漏极部件与装置鳍的余留部之间。在一些这样的范例中，清洁工件的步骤包含干清洁工艺，干清洁工艺被配置来移除沿源极/漏极凹口的侧表面设置的介电阻障质的侧边部分，并保留介电阻障质的最底部分。在一些这样的范例中，清洁工件的步骤更包含湿清洁工艺，湿清洁工艺被配置为使得在湿清洁工艺之后，保留介电阻障质。在一些这样的范例中，干清洁工艺移除介电阻障质的侧边部分，使得源极/漏极部件的侧表面没有介电阻障质并物理接触沟道区。在一些这样的范例中，接收的工件更包含栅极堆叠设置于沟道区上并在沟道区周围，且蚀刻装置鳍的部分的步骤进行至一深度，使得介电阻障质的最底表面延伸至栅极堆叠的最底表面下方一深度。在一些这样的范例中，介电阻障质的最顶表面设置于栅极堆叠的最底表面上方。在一些这样的范例中，接收的工件更包含栅极堆叠设置于沟道区上并在沟道区周围，且蚀刻装置鳍的部分的步骤进行至一深度，使得介电阻障质的最底表面延伸至与栅极堆叠的最底表面大致共平面的一深度。在一些这样的范例中，接收的工件更包含栅极堆叠设置于沟道区上并在沟道区周围，且蚀刻装置鳍的部分的步骤进行至一深度，使得介电阻障质的最底表面延伸至栅极堆叠的最底表面上方一深度。在一些这样的范例中，接收的工件更包含隔离部件沿装置鳍设置，且蚀刻装置鳍的部分的步骤进行至一深度，使得介电阻障质延伸至隔离部件的最顶表面下方。在一些这样的范例中，装置鳍设置于第一隔离部件与第二隔离部件之间并延伸至第一隔离部件和第二隔离部件上方，且介电阻障质从第一隔离部件延伸至第二隔离部件。
在其他范例中，一方法包含接收基底和形成于基底上的鳍，鳍包含沟道区。蚀刻鳍以在沟道区的第一侧上定义第一源极/漏极凹口并在沟道区的与第一侧相反的第二侧上定义第二源极/漏极凹口。在第一源极/漏极凹口的最底部分中形成第一介电阻障质并在第二源极/漏极凹口的最底部分中形成第二介电阻障质。在第一源极/漏极凹口中外延成长第一源极/漏极部件于第一介电阻障质上，并在第二源极/漏极凹口中外延成长第二源极/漏极部件于第二介电阻障质上。在一些这样的范例中，第一介电阻障质和第二介电阻障质通过沟道区物理地隔开。在一些这样的范例中，第一介电阻障质和第二介电阻障质不延伸至沟道区底下。在一些这样的范例中，第一介电阻障质和第二介电阻障质通过蚀刻鳍以定义第一源极/漏极凹口和第二源极/漏极凹口来形成。在一些这样的范例中，在蚀刻鳍的步骤之后以及在外延成长第一源极/漏极部件和第二源极/漏极部件的步骤之前清洁第一源极/漏极凹口和第二源极/漏极凹口，此清洁步骤被配置为将第一介电阻障质保留在第一源极/漏极凹口的最底部分中，并将第二介电阻障质保留在第二源极/漏极凹口的最底部分中。在一些这样的范例中，清洁步骤被配置为移除沿第一源极/漏极凹口的侧表面的第一介电阻障质的第一部分，并保留沿第一源极/漏极凹口的最底表面的第一介电阻障质的第二部分。
在其他范例中，一装置包含基底以及装置鳍设置于基底上，装置鳍包含沟道区、源极/漏极部件相邻于沟道区以及介电阻障质设置于源极/漏极部件的最底部分与基底之间。在一些这样的范例中，此装置更包含栅极堆叠设置包覆装置鳍的沟道区，使得栅极堆叠的最底表面设置于装置鳍的最顶表面下方，且介电阻障质延伸至栅极堆叠的最底表面下方。在一些这样的范例中，源极/漏极部件的侧表面没有介电阻障质并物理接触沟道区。在一些这样的范例中，介电阻障质不延伸至沟道区底下。
在其他范例中，一装置包含基底以及鳍设置于基底上，鳍包含第一源极/漏极部件、第一介电阻障质设置于第一源极/漏极部件的底部部分与基底之间、第二源极/漏极部件、第二介电阻障质设置于第二源极/漏极部件的底部部分与基底之间以及沟道区设置于第一源极/漏极部件与第二源极/漏极部件之间。在一些这样的范例中，第一源极/漏极部件的侧表面没有第一介电阻障质并物理接触沟道区。在一些这样的范例中，第一介电阻障质和第二介电阻障质不延伸至沟道区底下。在一些这样的范例中，第一介电阻障质与第二介电阻障质物理地隔开。在一些这样的范例中，此装置更包含栅极堆叠设置于沟道区上，使得栅极堆叠延伸至鳍的顶表面下方。第一介电阻障质和第二介电阻障质的每一者延伸至栅极堆叠下方。在一些这样的范例中，此装置更包含隔离部件。鳍延伸至隔离部件上方，且第一介电阻障质和第二介电阻障质的每一者延伸至隔离部件的顶表面下方。在一些这样的范例中，此装置更包含隔离部件。鳍延伸至隔离部件上方，且第一介电阻障质和第二介电阻障质的每一者具有底表面与隔离部件的顶表面大致共平面。在一些这样的范例中，鳍包含第一半导体组成，第一介电阻障质包含第一半导体组成，且第一源极/漏极部件包含与第一半导体组成不同的第二半导体组成。在一些这样的范例中，此装置更包含:第一隔离部件设置于鳍的第一侧以及第二隔离部件设置于鳍的第二侧上。鳍延伸至第一隔离部件和第二隔离部件上方，且第一介电阻障质从第一隔离部件延伸至第二隔离部件。
在其他范例中，一装置包含基底以及装置鳍延伸于基底上方，装置鳍包含沟道区、源极/漏极部件相邻于沟道区以及介电阻障质设置于源极/漏极部件下方。介电阻障质具有其曲线底表面至少部分地低于沟道区。在一些这样的范例中，源极/漏极部件物理接触介电阻障质，且介电阻障质物理接触介电阻障质下方的装置鳍。
在其他范例中，一方法包含接收工件，此工件包含基底以及鳍设置于基底上。鳍包含沟道区以及栅极堆叠设置于沟道区上并在沟道区周围。将与沟道区相邻的鳍的一部分凹陷。此凹陷步骤产生源极/漏极凹口并在源极/漏极凹口中形成介电阻障质，介电阻障质具有曲线底表面，其延伸至低于栅极堆叠。清洁工件，使得包含曲线底表面的介电阻障质的最底部分保留在源极/漏极凹口中。在源极/漏极凹口中形成源极/漏极部件，使得介电阻障质的最底部分设置于源极/漏极部件与基底之间。在一些这样的范例中，清洁工件的步骤包含干清洁工艺，干清洁工艺被配置为移除沿源极/漏极凹口的侧表面设置的介电阻障质的第一部分，并保留介电阻障质的最底部分。
前述内文概述了许多实施例的特征，使本领域普通技术人员可以从各个方面更加了解本公开实施例。本领域普通技术人员应可理解，且可轻易地以本公开实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的和/或达到与在此介绍的实施例等相同的优点。本领域普通技术人员也应了解这些相等的结构并未背离本公开的发明构思与范围。在不背离本公开的发明构思与范围的前提下，可对本公开实施例进行各种改变、置换或修改。

Claims (10)

1.一种集成电路装置的形成方法，包括:
接收一工件，该工件包含:
一基底；及
一装置鳍，延伸至该基底上方，其中该装置鳍包含一沟道区；
蚀刻与该沟道区相邻的该装置鳍的一部分，其中该蚀刻产生一源极/漏极凹口并在该源极/漏极凹口中形成一介电阻障质；
清洁该工件，使得该介电阻障质的一最底部分保留在该源极/漏极凹口的一最底部分中；以及
在该源极/漏极凹口中形成一源极/漏极部件，使得该介电阻障质的该最底部分设置于该源极/漏极部件与该装置鳍的余留部之间。
2.如权利要求1所述的集成电路装置的形成方法，其中清洁该工件的步骤包含一干清洁工艺，该干清洁工艺被配置来移除沿该源极/漏极凹口的侧表面设置的该介电阻障质的一侧边部分，并保留该介电阻障质的该最底部分。
3.如权利要求2所述的集成电路装置的形成方法，其中清洁该工件的步骤更包含一湿清洁工艺，该湿清洁工艺被配置为使得在该湿清洁工艺之后，保留该介电阻障质。
4.如权利要求2所述的集成电路装置的形成方法，其中该干清洁工艺移除该介电阻障质的该侧边部分，使得该源极/漏极部件的侧表面没有该介电阻障质并物理接触该沟道区。
5.如权利要求1所述的集成电路装置的形成方法，其中:
该装置鳍设置于一第一隔离部件与一第二隔离部件之间并延伸至高于该第一隔离部件和该第二隔离部件；以及
该介电阻障质从该第一隔离部件延伸至该第二隔离部件。
6.一种集成电路装置的形成方法，包括:
接收一基底和形成于该基底上的一鳍，该鳍包含一沟道区；
蚀刻该鳍以在该沟道区的一第一侧定义一第一源极/漏极凹口并在该沟道区的与该第一侧相反的一第二侧定义一第二源极/漏极凹口；
在该第一源极/漏极凹口的一最底部分中形成一第一绝缘阻障质并在该第二源极/漏极凹口的一最底部分中形成一第二绝缘阻障质；以及
在该第一源极/漏极凹口中外延成长一第一源极/漏极部件于该第一绝缘阻障质上，并在该第二源极/漏极凹口中外延成长一第二源极/漏极部件于该第二绝缘阻障质上。
7.如权利要求6所述的集成电路装置的形成方法，其中该第一绝缘阻障质和该第二绝缘阻障质通过该沟道区物理地隔开。
8.如权利要求6所述的集成电路装置的形成方法，其中该第一绝缘阻障质和该第二绝缘阻障质不延伸至该沟道区底下。
9.一种集成电路装置，包括:
一基底；以及
一装置鳍，设置于该基底上，其中该装置鳍包含:
一沟道区；
一源极/漏极部件，与该沟道区相邻；及
一介电阻障质，设置于该源极/漏极部件的一最底部分与该基底之间。
10.如权利要求9所述的集成电路装置，还包括一栅极堆叠设置为包覆该装置鳍的该沟道区，使得该栅极堆叠的最底表面设置为低于该装置鳍的最顶表面，其中该介电阻障质延伸至低于该栅极堆叠的最底表面。
CN201810384829.4A 2017-10-30 2018-04-26 集成电路装置及其形成方法 Active CN109727917B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/796,968 2017-10-30
US15/796,968 US10217815B1 (en) 2017-10-30 2017-10-30 Integrated circuit device with source/drain barrier

Publications (2)

Publication Number Publication Date
CN109727917A true CN109727917A (zh) 2019-05-07
CN109727917B CN109727917B (zh) 2021-06-11

Family

ID=65410657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810384829.4A Active CN109727917B (zh) 2017-10-30 2018-04-26 集成电路装置及其形成方法

Country Status (5)

Country Link
US (4) US10217815B1 (zh)
KR (1) KR102127793B1 (zh)
CN (1) CN109727917B (zh)
DE (1) DE102017126039A1 (zh)
TW (1) TWI659538B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510875B2 (en) * 2017-07-31 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain structure with reduced contact resistance and enhanced mobility
US10217815B1 (en) 2017-10-30 2019-02-26 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit device with source/drain barrier
US11037924B2 (en) * 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming source/drain contacts
US11854688B2 (en) * 2020-02-19 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR102576497B1 (ko) * 2020-05-29 2023-09-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 가변 수의 채널 층을 가진 반도체 디바이스 및 그 제조 방법
CN111952181A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有隔离层的鳍式场效应晶体管及其制备方法
US20220336640A1 (en) * 2021-04-14 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Undoped Region Under Source/Drain And Method Forming Same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047119A (zh) * 2006-03-31 2007-10-03 海力士半导体有限公司 具有球形凹陷栅极的半导体器件的制造方法
US20090289288A1 (en) * 2008-05-23 2009-11-26 Qimonda Ag Integrated circuit including an insulating structure below a source/drain region and method
CN102569418A (zh) * 2012-02-07 2012-07-11 清华大学 具有含碳绝缘层的肖特基势垒晶体管及其制备方法
US20150035018A1 (en) * 2013-07-31 2015-02-05 Globalfoundries Inc. Devices and methods of forming bulk finfets with lateral seg for source and drain on dielectrics
CN105655283A (zh) * 2014-11-13 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 高深宽比的浅沟槽隔离刻蚀方法
US20160190128A1 (en) * 2014-12-26 2016-06-30 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
CN105990346A (zh) * 2014-09-29 2016-10-05 台湾积体电路制造股份有限公司 具有衬底隔离和未掺杂沟道的集成电路结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US20130020640A1 (en) * 2011-07-18 2013-01-24 Chen John Y Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same
US20130200444A1 (en) * 2012-02-07 2013-08-08 Wei Wang Schottky barrier field effect transistor with carbon-containing insulation layer and method for fabricating the same
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9093514B2 (en) * 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
KR102105363B1 (ko) * 2013-11-21 2020-04-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US10263108B2 (en) * 2014-08-22 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insensitive epitaxy formation
US9728598B2 (en) 2015-04-07 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having barrier layer to prevent impurity diffusion
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US20170271512A1 (en) * 2016-03-21 2017-09-21 International Business Machines Corporation Liner-less contact metallization
US9837538B2 (en) 2016-03-25 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP6490156B2 (ja) 2017-07-06 2019-03-27 ファナック株式会社 鉄心およびコイルを備えたリアクトル
US10217815B1 (en) 2017-10-30 2019-02-26 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit device with source/drain barrier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047119A (zh) * 2006-03-31 2007-10-03 海力士半导体有限公司 具有球形凹陷栅极的半导体器件的制造方法
US20090289288A1 (en) * 2008-05-23 2009-11-26 Qimonda Ag Integrated circuit including an insulating structure below a source/drain region and method
CN102569418A (zh) * 2012-02-07 2012-07-11 清华大学 具有含碳绝缘层的肖特基势垒晶体管及其制备方法
US20150035018A1 (en) * 2013-07-31 2015-02-05 Globalfoundries Inc. Devices and methods of forming bulk finfets with lateral seg for source and drain on dielectrics
CN105990346A (zh) * 2014-09-29 2016-10-05 台湾积体电路制造股份有限公司 具有衬底隔离和未掺杂沟道的集成电路结构
CN105655283A (zh) * 2014-11-13 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 高深宽比的浅沟槽隔离刻蚀方法
US20160190128A1 (en) * 2014-12-26 2016-06-30 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
TWI659538B (zh) 2019-05-11
KR102127793B1 (ko) 2020-07-01
CN109727917B (zh) 2021-06-11
US20210376077A1 (en) 2021-12-02
TW201917896A (zh) 2019-05-01
US11894421B2 (en) 2024-02-06
US20200388677A1 (en) 2020-12-10
US10217815B1 (en) 2019-02-26
US20190131392A1 (en) 2019-05-02
US11088245B2 (en) 2021-08-10
DE102017126039A1 (de) 2019-05-02
KR20190049329A (ko) 2019-05-09
US10756171B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
CN109727917A (zh) 集成电路装置及其形成方法
CN109427774B (zh) 半导体元件及其制造方法
US9263535B2 (en) Method for fabricating a gate all around device
US9431397B2 (en) Method for fabricating a multi-gate device
TWI682467B (zh) 鰭式場效電晶體的製作方法與半導體元件及其製作方法
US9337195B2 (en) Semiconductor devices and methods of manufacture thereof
CN109786330B (zh) 集成电路器件鳍、集成电路及其形成方法
CN106486343B (zh) 用于集成电路图案化的方法
CN105633083A (zh) 具有可控端到端临界尺寸的鳍式场效应晶体管（FinFET）器件及其形成方法
CN104347421A (zh) 鳍式场效应管的形成方法
TWI757509B (zh) 在鰭式場效電晶體中形成磊晶結構
CN104733314B (zh) 半导体结构及其形成方法
KR102247645B1 (ko) 게이트 시일들을 갖는 회로 디바이스들
KR102270967B1 (ko) 소스/드레인 피처와 콘택트 간 계면들
CN108807179B (zh) 半导体结构及其形成方法
US8101525B2 (en) Method for fabricating a semiconductor device having a lanthanum-family-based oxide layer
KR20210133121A (ko) 입력/출력 디바이스
CN105097536A (zh) 半导体结构的形成方法
CN102446766B (zh) Mosfet形成方法
US11145760B2 (en) Structure having improved fin critical dimension control
CN110034187B (zh) 半导体结构及其形成方法
CN220087851U (zh) 半导体装置
CN111613532B (zh) 一种场效应管的形成方法和场效应管
TW202141645A (zh) 半導體裝置及其製造方法
CN114242589A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant