CN101047119A - 具有球形凹陷栅极的半导体器件的制造方法 - Google Patents

具有球形凹陷栅极的半导体器件的制造方法 Download PDF

Info

Publication number
CN101047119A
CN101047119A CNA2007100056613A CN200710005661A CN101047119A CN 101047119 A CN101047119 A CN 101047119A CN A2007100056613 A CNA2007100056613 A CN A2007100056613A CN 200710005661 A CN200710005661 A CN 200710005661A CN 101047119 A CN101047119 A CN 101047119A
Authority
CN
China
Prior art keywords
depression
polymeric layer
hard mask
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100056613A
Other languages
English (en)
Other versions
CN100550296C (zh
Inventor
赵俊熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101047119A publication Critical patent/CN101047119A/zh
Application granted granted Critical
Publication of CN100550296C publication Critical patent/CN100550296C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种制造半导体器件的方法，包括：蚀刻部份衬底以形成凹陷；将聚合物层填入所述凹陷的下部；在所述凹陷下部上方的凹陷上形成侧壁间隔物；移除所述聚合物层；和各向同性蚀刻所述凹陷下部以形成球形凹陷。

Description

具有球形凹陷栅极的半导体器件的制造方法
相关申请交叉引用
本发明要求2006年03月31日申请的韩国专利申请10-2006-0029869号的优先权，在此通过引用将其全文并入本文。
技术领域
本发明涉及制造半导体器件的方法，更具体涉及制造具有球形凹陷栅极的半导体器件的方法。
背景技术
在形成平面栅极互连线的传统方法中，在平坦的有源区域上形成栅极。对于大规模集成半导体器件的电流需求已经导致通道长度的减少和注入掺杂浓度的增加。因为增加的电场使得经常产生结漏电。因此，确保满意的器件刷新(refresh)性质变得困难。此外，通道长度与通道宽度受到限制，而电子迁移率由于增加的通道掺杂浓度而降低。因此，需要确保足够的通道电流。
图1A和1B是示出制造具有球形凹陷栅极的半导体器件的传统方法的剖面图。如图1A所示，各自暴露出待形成凹陷的区域的垫氧化物层12和硬掩模13形成在衬底11上，使用硬掩模13作为蚀刻掩模来蚀刻衬底11以形成多个具有垂直轮廓的第一凹陷14。在形成第一凹陷14的同时，可能在第一凹陷14的侧壁(即结区)上发生等离子体损伤A1。
如图1B所示，第一凹陷14下方的衬底11经历各向同性蚀刻过程而形成多个具有圆形轮廓的第二凹陷15。在形成第二凹陷15的同时，也可能在结区上产生等离子体损伤A2。
图2是示出具有传统球形凹陷栅极的半导体器件的透射电子显微图(TEM)。衬底的给定部份选择性地经历等离子体蚀刻过程而形成具有球形凹陷栅极100的半导体器件，具有球形凹陷栅极100的半导体器件具有增加的通道长度，使得结区不会缩小。
由于使用等离子体干蚀刻过程形成球形凹陷栅极100，因此可能产生两次等离子体损伤。等离子体损伤会降低晶体管的质量。如果在蚀刻过程中聚合物沉积在凹陷的下部上，则球形凹陷栅极100的形成尺寸可能小于所需尺寸。或者，球形凹陷栅极100可能完全不形成。
发明内容
本发明的实施方案提供一种制造具有球形凹陷栅极的半导体器件的方法。减少在凹陷栅极的结区上可能发生的等离子体损伤，并防止凹陷栅极形成小于所需的尺寸或完全不形成。
根据本发明的一方面，提供一种制造半导体器件的方法。该方法包括：蚀刻部分衬底以形成凹陷；将聚合物层填入凹陷的下部；在凹陷的下部上方的凹陷侧壁上形成侧壁间隔物；移除聚合物层；和各向同性蚀刻凹陷的下部以形成球形凹陷。
根据本发明的另一方面，提供一种制造半导体器件的方法。该方法包括：蚀刻部份衬底以形成具有上部和下部的凹陷；形成填充凹陷下部的同时暴露出凹陷上部的聚合物层；在凹陷上部的侧壁上形成膜；移除聚合物层以暴露出凹陷的下部；和各向同性蚀刻所暴露的第一凹陷的下部以形成球形第二凹陷。凹陷上部侧壁上的膜防止在各向同性蚀刻所暴露的凹陷下部的同时凹陷的上部被蚀刻。
附图说明
图1A和1B图是示出制造具有传统球形凹陷栅极的半导体器件的方法的剖面图。
图2是示出传统球形凹陷栅极的透射电子显微图。
图3A至3F是示出根据本发明实施方案的制造具有球形凹陷栅极的半导体器件的方法的剖面图。
具体实施方式
图3A至3F是示出根据本发明一个实施方案的制造具有球形凹陷栅极的半导体器件的方法的平剖面图。如图3A所示，在衬底31上实施浅沟槽隔离(STI)过程以形成隔离结构32，隔离结构32限定有源区域，且隔离结构32的形成深度大于后续凹陷(例如第一凹陷36)的深度。
硬掩模层33形成在衬底31上方，硬掩模层33由包括第一硬掩模层33A和第二硬掩模层33B的堆叠结构所形成。第一硬掩模层33A可包括电介质基硬掩模层，第二硬掩模层33B可包括硅基硬掩模层。具体而言，第一硬掩模层33A使用电介质材料薄薄地形成，该电介质材料可包括氮化物层或氧化物层。第二硬掩模层33B可包括多晶硅。
如果只有第二硬掩模层33B形成为硬掩模层，则衬底31和第二硬掩模层33B可能不容易相互分离。结果，当在第一凹陷形成后移除第二硬掩模层33B时，衬底31的某一部份可能受损伤。因此，使硬掩模层33形成堆叠结构。
抗反射涂层34形成在硬掩模层33上方以在形成后续光刻胶图案的曝光过程中防止反射。抗反射涂层34可包括有机材料，光刻胶图案35形成在抗反射涂层34的上方，光刻胶图案35暴露出将要形成后续第一凹陷的区域。光刻胶图案35可包括环烯烃-马来酸酐或丙烯酸酯基聚合物。实施使用ArF的曝光过程，以形成条形或T形的光刻胶图案35。
如图3B所示，使用光刻胶图案35作为蚀刻掩模来蚀刻抗反射涂层34和硬掩模层33。移除光刻胶图案35及抗反射涂层34。通过硬掩模层33的蚀刻而形成硬掩模图案33C(包括第一硬掩模图案33A1和第二硬掩模图案33B1)。
使用硬掩模图案33C作为蚀刻掩模来蚀刻衬底31以形成多个第一凹陷36。该图案化衬底标识为附图标记31A。各个第一凹陷36都具有垂直轮廓，并且几乎形成至最终凹陷深度H。最终凹陷深度H包括上衬底部份的深度H2以及下衬底部份的另一深度H1，此二处都将形成球形第二凹陷。通过使用溴化氢(HBr)的等离子体干蚀刻过程来实施衬底31的蚀刻以形成第一凹陷36。在该干蚀刻过程中，第一聚合物37A可被产生并沉积在第一凹陷36的底部上方。在形成第一凹陷36的同时，可能会在结区(即第一凹陷36的侧壁)上产生等离子体损伤A1。
如图3C所示，第二聚合物37B沉积在第一凹陷36下部的上方。第二聚合物37B可包括含有至少约80％的碳的碳基材料。第二聚合物37B可包括无定形碳。
为了形成第二聚合物37B，聚合物层被形成在硬掩模图案33C上方并填充第一凹陷36。实施回蚀刻过程，使得第二聚合物37B残留在第一凹陷36的下部中。该回蚀刻过程使用流量为约10sccm至约1000sccm的氧气(O2)与氮气(N2)的气体混合物来实施。
实施所述回蚀刻过程直到第二聚合物37B层仅残留在待形成球形第二凹陷的部分第一凹陷36中。用以蚀刻第二聚合物37B的O2与N2的气体混合物具有比其它层(例如，硬掩模图案33C与图案化衬底31A)更高的蚀刻选择性。结果，实施所述回蚀刻过程并不损伤下层。
如图3D所示，间隔物38形成在硬掩模图案33C的侧壁上方和第一凹陷36保留垂直轮廓处(即沿着深度H2)的衬底部分的侧壁上方。形成间隔物38是为了防止在实施等离子体干蚀刻过程以形成球形第二凹陷时对于第一凹陷36侧壁的损伤。在包括第一凹陷36的表面上方形成绝缘层。实施回蚀刻过程以形成间隔物38。间隔物38可以包括氮化物层。
如图3E所示，沉积在第一凹陷36下部中的第二聚合物37B经过利用氧等离子体的剥除过程而被移除。第一凹陷36形成期间所产生的第一聚合物37A也可随着第二聚合物37B的移除而同时被移除。
在移除第二聚合物37B之后，间隔物38仅残留在第一凹陷36的上部的侧壁上方。间隔物38并不延伸至待形成球形第二凹陷处的第一凹陷36下部。因此，第一凹陷36的下部侧壁不会被覆盖。因此，可很容易地实施将第一凹陷36转变为球形第二凹陷的后续蚀刻过程。
如图3F所示，第一凹陷36的下部被各向同性蚀刻而变得比第一凹陷36的上部36A更圆及更宽。附图标记36B代表由于各向同性蚀刻导致圆滑和更宽的第一凹陷36的下部(即球形第二凹陷)。
在形成第一凹陷36的加宽下部36B的各向同性蚀刻过程中，间隔物38残留在第一凹陷36的上部上。结果，第一凹陷36的上部得到保护。因此，防止在实施等离子体干蚀刻过程时经常发生的等离子体损伤。由于在同时移除第一聚合物37A与第二聚合物37B时实施各向同性蚀刻过程，因此球形第二凹陷36B形成有均匀的轮廓。
如前所述，间隔物38形成在第一凹陷36上部的上方，由此防止在实施用来形成球形第二凹陷36B的等离子体干蚀刻过程中对于衬底31的损伤。沉积在第一凹陷36的下部的第一聚合物37A与第二聚合物37B被同时移除。因此，球形第二凹陷36B形成有均匀的轮廓。
制造具有球形凹陷的半导体器件的方法减少等离子体损伤，并且防止球形凹陷形成小于所需的尺寸或是完全不形成。因此，改善所得器件的可靠性。
虽然本发明已经相对于特定优选实施方案进行说明，但是显而易见的是本领域技术人员可以在不背离权利要求所限定的本发明精神和范围的前提下进行各种变化和修改。
附图标记说明
11  衬底
12  垫氧化物层
13  硬掩模
14  第一凹陷
15  第二凹陷
31  衬底
31A 图案化衬底
32  隔离结构
33  硬掩模层
33A 第一硬掩模层
33B 第二硬掩模层
33C 硬掩模图案
33A1 第一硬掩模图案
33B1 第二硬掩模图案
34   抗反射涂层
35   光刻胶图案
36   第一凹陷
36A  第一凹陷上部
36B  第一凹陷下部
37A  第一聚合物
37B  第二聚合物
38   间隔物
100  球形凹陷栅极
A1   等离子体损伤
H    最终凹陷深度
H1   下部深度
H2   上部深度

Claims (12)

1.一种制造半导体器件的方法，该方法包括：
蚀刻部分衬底以形成凹陷；
形成填充所述凹陷的下部的聚合物层；
在第一凹陷的下部上方的凹陷侧壁上形成侧壁间隔物；
移除所述聚合物层；和
各向同性蚀刻所述凹陷的下部以形成球形第二凹陷。
2.权利要求1的方法，其中形成聚合物层包括：
形成填充衬底上方的凹陷的聚合物层；和
实施回蚀刻过程，使得所述聚合物层残留在所述凹陷的下部。
3.权利要求2的方法，其中所述聚合物层包括含有至少80％的碳的聚合物。
4.权利要求3的方法，其中所述聚合物层包括无定形碳。
5.权利要求4的方法，其中实施回蚀刻过程包括向所述聚合物层供应氧气与氮气的气体混合物，其流量在约10sccm至约1000sccm的范围内。
6.权利要求1的方法，其中所述聚合物层具有比侧壁间隔物和衬底更高的蚀刻选择性，以利于移除所述聚合物层。
7.权利要求6的方法，其中移除聚合物层包括向所述聚合物层供应氧等离子体。
8.权利要求1的方法，其中形成凹陷包括：
在衬底上方顺序形成硬掩模层和抗反射涂层；
在抗反射涂层上方形成光刻胶图案，以暴露出待形成凹陷处的区域；
利用光刻胶图案作为蚀刻掩模来蚀刻抗反射涂层和硬掩模层；和
使用硬掩模图案作为蚀刻掩模来蚀刻衬底，从而形成凹陷。
9.权利要求8的方法，其中所述硬掩模图案包括电介质基硬掩模图案和多晶硅基硬掩模图案的堆叠结构。
10.权利要求1的方法，其中所述侧壁间隔物包括氮化物基材料。
11.权利要求1的方法，其中所述凹陷的侧壁具有垂直轮廓。
12.一种制造半导体器件的方法，该方法包括：
蚀刻部分衬底以形成具有上部和下部的凹陷；
形成填充所述凹陷的下部并同时暴露出所述凹陷的上部的聚合物层；
在所述凹陷的上部侧壁上形成膜；
移除所述聚合物层以暴露出所述凹陷的下部；和
各向同性蚀刻暴露的第一凹陷的下部，以形成球形第二凹陷；
其中，所述凹陷的上部侧壁上的膜防止在所述暴露的下部被各向同性蚀刻的同时所述凹陷的上部侧壁被蚀刻。
CNB2007100056613A 2006-03-31 2007-03-08 具有球形凹陷栅极的半导体器件的制造方法 Expired - Fee Related CN100550296C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060029869 2006-03-31
KR1020060029869A KR100744071B1 (ko) 2006-03-31 2006-03-31 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
CN101047119A true CN101047119A (zh) 2007-10-03
CN100550296C CN100550296C (zh) 2009-10-14

Family

ID=38499888

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100056613A Expired - Fee Related CN100550296C (zh) 2006-03-31 2007-03-08 具有球形凹陷栅极的半导体器件的制造方法

Country Status (4)

Country Link
US (1) US7585727B2 (zh)
KR (1) KR100744071B1 (zh)
CN (1) CN100550296C (zh)
TW (1) TWI320208B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727917A (zh) * 2017-10-30 2019-05-07 台湾积体电路制造股份有限公司 集成电路装置及其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
KR101585214B1 (ko) * 2009-09-03 2016-01-13 삼성전자주식회사 리세스 형성 방법 및 이를 포함하는 반도체 소자의 형성 방법
KR20120073727A (ko) * 2010-12-27 2012-07-05 삼성전자주식회사 스트레인드 반도체 영역을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 전자 시스템
TWI455255B (zh) * 2011-05-23 2014-10-01 Sino American Silicon Prod Inc 圖案化基板結構、其製作方法及其發光元件
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
US10079151B2 (en) 2015-09-24 2018-09-18 Tokyo Electron Limited Method for bottom-up deposition of a film in a recessed feature
JP7344049B2 (ja) * 2019-08-29 2023-09-13 株式会社Ｓｃｒｅｅｎホールディングス 半導体装置形成方法および基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5639345A (en) * 1996-01-11 1997-06-17 Taiwan Semiconductor Manufacturing Company Ltd. Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate
US6022782A (en) * 1997-05-30 2000-02-08 Stmicroelectronics, Inc. Method for forming integrated circuit transistors using sacrificial spacer
US6020091A (en) 1997-09-30 2000-02-01 Siemens Aktiengesellschaft Hard etch mask
KR100282452B1 (ko) * 1999-03-18 2001-02-15 김영환 반도체 소자 및 그의 제조 방법
US6437417B1 (en) * 2000-08-16 2002-08-20 Micron Technology, Inc. Method for making shallow trenches for isolation
TWI235411B (en) 2003-07-23 2005-07-01 Samsung Electronics Co Ltd Self-aligned inner gate recess channel transistor and method of forming the same
KR100618861B1 (ko) * 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727917A (zh) * 2017-10-30 2019-05-07 台湾积体电路制造股份有限公司 集成电路装置及其形成方法
US11088245B2 (en) 2017-10-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device with source/drain barrier
US11894421B2 (en) 2017-10-30 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd.V Integrated circuit device with source/drain barrier

Also Published As

Publication number Publication date
KR100744071B1 (ko) 2007-07-30
US7585727B2 (en) 2009-09-08
TWI320208B (en) 2010-02-01
CN100550296C (zh) 2009-10-14
TW200737358A (en) 2007-10-01
US20070232042A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
CN101047119A (zh) 具有球形凹陷栅极的半导体器件的制造方法
CN100440517C (zh) 具有增加的沟道长度的半导体器件及其制造方法
CN1177353C (zh) 在金属镶嵌栅极工艺中形成自对准接触焊盘的方法
CN1194400C (zh) 沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法
CN1157763C (zh) 在半导体器件中形成自对准接触的方法
CN1976001A (zh) 在半导体器件中形成存储节点接触塞的方法
CN1794467A (zh) 非对称凹陷栅极金属氧化物半导体场效应晶体管及其制法
CN1875489A (zh) 制造垂直场效应晶体管的方法和场效应晶体管
CN1992278A (zh) 具有竖直型沟道的半导体器件及其制造方法
CN1797715A (zh) 凹陷栅以及用于制造具有凹陷栅的半导体器件的方法
CN1992181A (zh) 具有凹形沟道的半导体器件的形成方法
CN1873957A (zh) 分离栅极快闪元件与其制造方法
CN1260777C (zh) 制造半导体器件的接触垫的方法
US7790552B2 (en) Method for fabricating semiconductor device with bulb-shaped recess gate
CN101064283A (zh) 半导体器件的制造方法
CN101047206A (zh) 具有增加的沟道面积的半导体器件及其制造方法
CN1925167A (zh) 半导体元件及其形成方法
CN100339971C (zh) 浅沟槽隔离结构的制造方法
CN1892991A (zh) 具有深开孔的半导体器件的制造方法
CN1542919A (zh) 具有局部蚀刻栅极的半导体结构及其制作方法
CN1889236A (zh) 多晶硅栅极掺杂方法
CN1296987C (zh) 接触孔的制造方法以及半导体元件的制造方法
CN1231949C (zh) 形成栅极结构的方法、自对准接触孔结构及其形成方法
CN1949519A (zh) 动态随机存取存储器及其制造方法
CN1917185A (zh) 快闪存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20170308