CN107611034A - 基于二维半导体材料的双极性晶体管的制备方法 - Google Patents

基于二维半导体材料的双极性晶体管的制备方法 Download PDF

Info

Publication number
CN107611034A
CN107611034A CN201710799123.XA CN201710799123A CN107611034A CN 107611034 A CN107611034 A CN 107611034A CN 201710799123 A CN201710799123 A CN 201710799123A CN 107611034 A CN107611034 A CN 107611034A
Authority
CN
China
Prior art keywords
layer
dimensional material
preparation
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710799123.XA
Other languages
English (en)
Inventor
周鹏
刘春森
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201710799123.XA priority Critical patent/CN107611034A/zh
Publication of CN107611034A publication Critical patent/CN107611034A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明属于半导体晶体管技术领域,具体为一种基于二维半导体材料的双极性晶体管的制备方法。本发明方法包括:在轻掺杂的衬底上转移一层二维材料,然后再转移一层二维材料堆叠在上面。由于传统双极性晶体管的结构,材料以及制备方法的限制,使得其无法在放大倍数以及小型化中取得重大突破。本发明由于采用二维材料堆叠的方法,使得形成基区的时候,不用采用离子注入的方法,从而可以很好的控制基区厚度在1nm左右,使得发射区注入的载流子能够很快的移动到集电节附近,在反偏电压的作用下,移动到集电区,从而极大的增高放大倍数。

Description

基于二维半导体材料的双极性晶体管的制备方法
技术领域
本发明属于半导体晶体管技术领域,具体涉及一种基于二维半导体材料的双极性晶体管的制备方法。
背景技术
随着1947年贝尔实验室发明双极性晶体管(Bipolar Junction Transistor,BJT)以后,在随后的几十年中对于BJT的研究取得了重大突破,主要有NPN型,以及PNP型等。双极性晶体管除了能够提供信号放大,以及用来测量温度以外,其在功率控制、模拟信号处理等领域都有所应用。现在随着工艺线的提高BJT的尺寸越来越小,其性能也得到了大幅度的提高。
另一方面,自石墨烯被发现开始,二维材料开始走进人们的视线中,同时受到越来越多的关注,但由于石墨烯特殊的结构,无法被应用于半导体晶体管中,这时候类石墨烯结构的二维过渡族金属化合物(TMDCs)走进人们的眼中。过渡族金属化合物不仅有较高的迁移率,而且当其薄膜厚度减到单层,仍然保持着优异的电学特性,是作半导体器件的良好材料。
在放大状态,双极性晶体管发射区正偏,发射极多子移动到基区,当基区厚度足够薄的时候,这些多子很容易移动到集电结一端,同时因为集电结反偏,这些载流子又会移动到集电结。因此,以二维半导体材料做双极性晶体管的基区,可以极大提高双极性晶体管的电学性能。
发明内容
本发明的目的在于提供一种基于二维半导体材料的双极性晶体管的制备方法。
本发明可以根据需要制得不同基区厚度的双极性晶体管,根据不同材料的选择,可以实现NPN以及PNP。因为基区厚度可以做到超薄,甚至1纳米,因此可以实现高性能双极性晶体管的制备。
本发明提供的基于二维半导体材料的双极性晶体管的制备方法,具体步骤为:
(1)在衬底上转移第一层二维材料MoS2薄膜,作为基区材料,应尽量选择较薄的MoS2薄膜,厚度控制在1-15nm,远低于传统双极型晶体管的基区厚度(100nm-200nm);
其中,所述衬底可为:不带有氧化层的低掺杂衬底,包括裸硅、裸锗衬底等。所述二维材料薄膜可以是通过机械剥离方法获得的二维材料薄膜,也可以是通过生长获得的大面积并可控层数的二维材料薄膜。
(2)在转移了一层二维材料薄膜的样品左右两侧各淀积绝缘层,绝缘层厚度不限,起电学绝缘作用即可。
其中,淀积的绝缘介质可采用光刻工艺,定义其图案形状。
优选为,所述绝缘层材料选自氧化铝(Al2O3),氧化铪(HfO2)等;
优选为,所述绝缘层可以使用紫外光刻工艺,通过曝光、显影等手段将光刻胶曝光成所需要的图形;或者使用电子束光刻工艺(e-beam lithography, EBL)曝光形成所需图形。
优选为,所述淀积电极绝缘介质层的方法采用低温原子层淀积工艺。
优选为,对于淀积了电极绝缘介质层样品采用在丙酮中加热到55-65℃浸泡10-15分钟,然后超声10-15min,剥离掉多余的绝缘介质。
(3)在淀积绝缘层的样品上转移第二层二维材料GaTe薄膜,第二层二维材料GaTe薄膜覆盖一侧绝缘层和第一层二维材料薄膜之上,GaTe薄膜作为发射区,厚度不必选择太薄,控制在5nm以上,一般为5-20nm;
优选为,所示转移方法可以使用干法转移或者湿法转移。
(4)在转移了第二层二维材料薄膜的样品上形成一定图形的金属电极,发射极电极覆盖部分GaTe薄膜和绝缘层,不与第一层二维材料薄膜和衬底接触。具体方法包括:采用光刻工艺在样品薄膜上将光刻胶曝光成所需的电极图形;或者采用淀积金属方法沉积金属电极。
优选为,所述光刻工艺采用紫外光刻或者电子束光刻工艺。
优选为,所述淀积金属方法可以使用物理气相沉积、电子束蒸发。
优选为,所述金属为常见的Au、Cr、Ag或Pt等。
本发明效果
由于传统双极性晶体管的结构,材料以及制备方法的限制,使得其无法在放大倍数以及小型化中取得重大突破。本发明由于采用二维材料堆叠的方法,使得形成基区的时候,不用采用离子注入的方法,从而可以很好的控制基区厚度在1nm左右,使得发射区注入的载流子能够很快的移动到集电节附近,在反偏电压的作用下,移动到集电区,从而极大的增高放大倍数。
根据本发明,可以制得基于二维半导体材料的双极性晶体管。所获得的双极性晶体管具有响应快,大的增益等良好电学性能。
附图说明
图1是转移一层二维材料后的示意图。
图2是形成一定图案绝缘层薄膜后的示意图。
图3是转移第二层二维材料薄膜后的示意图。
图4是淀积金属电极后的示意图。
图5是制备基于二维材料双极性晶体管的流程图。
具体实施方式
下面为详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的材料或具有相同或类似功能的方法。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。为了简化本发明的公开,下文中对特定例子的材料和方法进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
以下,根据所附附图针对本发明所涉及的二维过渡族金属化合物薄膜的制备方式举例进行说明。
根据本发明的一个实施例,提供一种基于二维半导体薄膜的双极性晶体管的制备方法。
在图1中示出了转移一层二维半导体材料的结构,包括衬底1001、位于衬底之上的作为基区的二维半导体材料1002;
在图2中,示出了通过原子层淀积绝缘介质层后并超声剥离后的示意图,包括衬底1001、位于衬底之上的作为基区薄膜1002,以及绝缘层1003;
在图3中示出了的在样品表面再转移一层二维材料作为发射极的结构示意图,包括衬底1001、位于衬底之上的基区薄膜1002、绝缘层1003,以及发射极1004;
在图5中示出了转移第二层二维材料之后,淀积完金属电极后的结构示意图,包括包括衬底1001、位于衬底之上的基区薄膜1002、绝缘层1003、发射极1004,以及电极1005。
以下按照制造基于二维材料薄膜的双极性晶体管的步骤,结合图1至4,针对具体的一例进行说明。
首先,在步骤S11中,将无氧化层的低掺杂的硅衬底放入配置的氢氟酸溶液中,浸泡2分钟,用去离子水冲洗干净并用氮气枪吹干后,将作为基区的二维材料薄膜转移到衬底上。衬底可以为表面没有氧化层的有较低掺杂浓度的衬底,如硅衬底、锗衬底等;也可以为淀积了较厚氧化层的衬底,如低掺杂浓度的二氧化硅衬底等。作为具体的一例,如图1所示,本实施例中选用低掺杂的裸硅衬底作为衬底1001,在裸硅衬底1001上转移一层一定厚度的二维材料 薄膜1002作为基区。但是,本发明不限定于此,也可以采用其他衬底。根据器件选择,选择不同掺杂杂质的衬底以及基区材料。优选为,衬底为表面没有氧化层的裸硅衬底。
接下来,在步骤S12中,形成绝缘介质层1003。
本实施例中采用低温原子层淀积的方法生长绝缘介质层1003。本实施例中采用电子束光刻工艺,曝光显影后得到绝缘介质的图案,然后采用低温原子层淀积的方法淀积一定厚度的绝缘介质。原子层淀积工艺具有薄膜均匀性好、沉积厚度精确可控等优点,因此能够准确控制绝缘介质层的厚度。但是,本发明不限定于此,也可以采用物理气相沉积、或者分子束外延等方法沉积一层绝缘介质层,介质层可以为氧化铝,氧化铪,氧化硅等,本实例中选用90℃淀积40纳米的氧化铝作为介质层。生长结束后,首先在浸泡在丙酮中加热到60摄氏度,浸泡20分钟,紧接着超声10分钟,可以将多余的绝缘层剥离掉。但是,本发明不限定于此,也可以采用其他方法沉积,光刻以及剥离。
紧接着,在步骤S13中,再转移一层二维材料GaTe薄膜1004到合适的位置,作为发射区。转移方法可以有多种,包括干法转移和湿法转移。本实施例中采用干法转移。
最后在步骤S14中,通过光刻定义电极图案,并淀积一层金属。本实例中,通过电子束光刻技术,曝光、显影,在样品上得到含有淀积图案的光刻胶。最后淀积一层金属,形成金属电极1005。金属电极可以为Au,Ag,Pt等,根据器件需求选择电极。在样品上形成金属电极的方法,包括使用物理气相沉积、电子束蒸发、或者磁控溅射等沉积一层金属薄膜。优选为,由电子束蒸发沉积一层金的薄膜。除去光刻胶后,剩下的便是所需图形的电极。
根据本发明可制备基于二维材料的双极性晶体管,从而实现高电学性能的双极性晶体管。
以上,针对本发明的基于二维材料的双极性晶体管制备方法进行了详细地说明,但本发明不限于以上的例子,在不脱离本发明的要旨的范围中,当然也可以进行各种的改良、变形。

Claims (8)

1.一种基于二维材料双极性晶体管的制备方法,其特征在于,具体步骤为:
(1)在衬底上转移第一层二维材料MoS2薄膜,作为基区材料;MoS2薄膜厚度为1-15nm;
(2)在转移了一层二维材料MoS2薄膜的样品左右两侧各淀积绝缘层;
(3)在淀积了绝缘层的样品上转移第二层二维材料GaTe薄膜,该GaTe薄膜覆盖一侧绝缘层和第一层二维材料薄膜之上,GaTe薄膜作为发射区,厚度在5nm以上;
(4)在转移了第二层二维材料薄膜的样品上形成一定图形的金属电极,发射极电极覆盖部分GaTe薄膜和绝缘层,不与第一层二维材料薄膜和衬底接触。
2.根据权利要求1所述的制备方法,其特征在于,步骤(1)中,所述衬底为不带有氧化层的低掺杂衬底;所述二维材料薄膜是通过机械剥离方法获得的二维材料薄膜,或者是通过生长获得的大面积并可控层数的二维材料薄膜。
3.根据权利要求1所述的制备方法,其特征在于,步骤(2)中,所述绝缘层材料选自氧化铝、氧化铪。
4.根据权利要求1所述的制备方法,其特征在于,步骤(2)中,所述绝缘层使用紫外光刻工艺,通过曝光、显影手段将光刻胶曝光成所需要的图形;或者使用电子束光刻工艺曝光形成所需图形;
所述淀积电极绝缘介质层的方法采用低温原子层淀积工艺。
5.根据权利要求1所述的制备方法,其特征在于,步骤(2)中,对于淀积了电极绝缘介质层的样品通过在丙酮中加热到55-65℃浸泡10-15分钟,然后超声10-15min,剥离掉多余的绝缘介质。
6.根据权利要求1所述的制备方法,其特征在于,步骤(3)中,所述转移方法使用干法转移或者湿法转移。
7.根据权利要求1所述的制备方法,其特征在于,步骤(4)中,所述形成金属电极采用光刻工艺在样品薄膜上将光刻胶曝光成所需的电极图形;或者采用淀积金属方法沉积金属电极。
8.根据权利要求7所述的制备方法,其特征在于,步骤(4)中,所述光刻工艺采用紫外光刻或者电子束光刻工艺;所述淀积金属方法使用物理气相沉积或电子束蒸发;所述金属为Au、Cr、Ag或Pt。
CN201710799123.XA 2017-09-07 2017-09-07 基于二维半导体材料的双极性晶体管的制备方法 Pending CN107611034A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710799123.XA CN107611034A (zh) 2017-09-07 2017-09-07 基于二维半导体材料的双极性晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710799123.XA CN107611034A (zh) 2017-09-07 2017-09-07 基于二维半导体材料的双极性晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN107611034A true CN107611034A (zh) 2018-01-19

Family

ID=61062150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710799123.XA Pending CN107611034A (zh) 2017-09-07 2017-09-07 基于二维半导体材料的双极性晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN107611034A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038446A (zh) * 2020-08-10 2020-12-04 广东工业大学 一种基于全二维半导体材料的双极性光电晶体管、制备方法及其应用
CN112420852A (zh) * 2020-11-28 2021-02-26 郑州大学 一种二维材料光探测器及其制备方法
CN113097074A (zh) * 2021-04-06 2021-07-09 南京大学 一种二维材料的图形化电极集成与表面钝化方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060263993A1 (en) * 2004-09-01 2006-11-23 International Business Machines Corporation Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
CN1870291A (zh) * 2005-05-26 2006-11-29 松下电器产业株式会社 异质结双极晶体管及其制造方法
CN102122643A (zh) * 2011-01-28 2011-07-13 上海宏力半导体制造有限公司 一种双极型晶体管的制作方法
CN104617135A (zh) * 2013-11-05 2015-05-13 三星电子株式会社 二维材料元件和半导体器件
US20160284811A1 (en) * 2013-11-04 2016-09-29 Massachusetts Institute Of Technology Electronics including graphene-based hybrid structures
CN106024861A (zh) * 2016-05-31 2016-10-12 天津理工大学 二维黑磷/过渡金属硫族化合物异质结器件及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060263993A1 (en) * 2004-09-01 2006-11-23 International Business Machines Corporation Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
CN1870291A (zh) * 2005-05-26 2006-11-29 松下电器产业株式会社 异质结双极晶体管及其制造方法
CN102122643A (zh) * 2011-01-28 2011-07-13 上海宏力半导体制造有限公司 一种双极型晶体管的制作方法
US20160284811A1 (en) * 2013-11-04 2016-09-29 Massachusetts Institute Of Technology Electronics including graphene-based hybrid structures
CN104617135A (zh) * 2013-11-05 2015-05-13 三星电子株式会社 二维材料元件和半导体器件
CN106024861A (zh) * 2016-05-31 2016-10-12 天津理工大学 二维黑磷/过渡金属硫族化合物异质结器件及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FENG WANG ET AL: "Tunable GaTe-MoS2 van der Waals p-n Junctions with Novel Optoelectronic Performance", 《NANO LETTERS》 *
SHENGXUE YANG ET AL: "Self-Driven Photodetector and Ambipolar Transistor in Atomically Thin GaTe-MoS2 p-n vdW Heterostructure", 《ACS APPLIED MATERIALS INTERFACES》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038446A (zh) * 2020-08-10 2020-12-04 广东工业大学 一种基于全二维半导体材料的双极性光电晶体管、制备方法及其应用
CN112420852A (zh) * 2020-11-28 2021-02-26 郑州大学 一种二维材料光探测器及其制备方法
CN112420852B (zh) * 2020-11-28 2022-07-01 郑州大学 一种二维材料光探测器及其制备方法
CN113097074A (zh) * 2021-04-06 2021-07-09 南京大学 一种二维材料的图形化电极集成与表面钝化方法
CN113097074B (zh) * 2021-04-06 2024-02-09 南京大学 一种二维材料的图形化电极集成与表面钝化方法

Similar Documents

Publication Publication Date Title
Mondal et al. All inorganic solution processed three terminal charge trapping memory device
CN108666375B (zh) 一种纳米层状横向同质pn二极管及其制备方法与应用
CN106206710B (zh) 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN107611034A (zh) 基于二维半导体材料的双极性晶体管的制备方法
CN107833940B (zh) 一种基于二维二硫化钼-二硫化铼异质结的光电子器件、制备方法及应用
CN111029459B (zh) 一种界面型原子忆阻器及其制备方法
JP2004282067A (ja) ハイブリッド型磁性体/半導体スピン素子及びその製造方法
JPS6032973B2 (ja) 半導体メモリデバイスの製造方法
CN103646855A (zh) 石墨烯器件的制作方法
CN116314386A (zh) 混维范德瓦尔斯异质结光电探测器及其制备方法
CN111987173B (zh) 一种可集成的二维光电突触器件阵列及其制备方法
US20220278276A1 (en) A Resistive Memory Device Structure Based on Stacked Layers Of Nanocrystalline TMDCs
CN110634958B (zh) 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
CN108183165A (zh) 有机晶体管、阵列基板、显示装置及相关制备方法
US20220181475A1 (en) Field effect transistor and method for making the same
CN114497374A (zh) 一种转移金属电极构筑范德华晶体管的方法
CN112447831A (zh) 提升铁电晶体管性能的器件结构及制备方法
CN105470276B (zh) 一种高性能磁阻器件及制造工艺
US10879476B1 (en) Organic thin film transistor and method of manufacturing the same
JP2890771B2 (ja) 超伝導薄膜素子の製造方法
Huang et al. Novel stacked nanodisk with quantum effect fabricated by defect-free chlorine neutral beam etching
CN117012842A (zh) 二维超表面结构MoS2异质结偏振光电探测器及其制备方法
JP2877313B2 (ja) マイクロブリッジの製造方法及びdc−squidの製造方法
CN113675336A (zh) 忆阻器制备方法、忆阻器及设备
CN112038486A (zh) 一种实现器件在平行于衬底表面的外磁场下具有m型磁阻曲线的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180119

WD01 Invention patent application deemed withdrawn after publication