CN112447831A - 提升铁电晶体管性能的器件结构及制备方法 - Google Patents
提升铁电晶体管性能的器件结构及制备方法 Download PDFInfo
- Publication number
- CN112447831A CN112447831A CN202011127843.XA CN202011127843A CN112447831A CN 112447831 A CN112447831 A CN 112447831A CN 202011127843 A CN202011127843 A CN 202011127843A CN 112447831 A CN112447831 A CN 112447831A
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- layer
- channel
- gate electrode
- insulating medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- 239000007772 electrode material Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000004528 spin coating Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 239000002041 carbon nanotube Substances 0.000 claims description 6
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 6
- 230000002708 enhancing effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000005406 washing Methods 0.000 claims description 4
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 12
- 230000008859 change Effects 0.000 abstract description 12
- 239000011148 porous material Substances 0.000 abstract description 12
- 238000004364 calculation method Methods 0.000 abstract description 9
- 238000003860 storage Methods 0.000 abstract description 8
- 210000000225 synapse Anatomy 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 230000010287 polarization Effects 0.000 description 8
- 238000013528 artificial neural network Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910002367 SrTiO Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 4
- 150000002736 metal compounds Chemical class 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- 229910020289 Pb(ZrxTi1-x)O3 Inorganic materials 0.000 description 2
- 229910020273 Pb(ZrxTi1−x)O3 Inorganic materials 0.000 description 2
- 229910003781 PbTiO3 Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- 229910003090 WSe2 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052961 molybdenite Inorganic materials 0.000 description 2
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 2
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种提升铁电晶体管性能的器件结构及制备方法，其中，该器件结构可包括：衬底、栅电极、绝缘介质层、铁电层、沟道、源电极及漏电极，其中，栅电极位于衬底的上方，绝缘介质位于栅电极的上方，铁电层位于绝缘介质层上方，绝缘介质层上分布着尺寸为数十纳米的小孔，铁电层通过绝缘介质层上方的小孔与栅电极接触，源电极及漏电极位于沟道上方的两侧。该器件结构的栅电极通过小孔限制的区域与铁电层接触，通过这种结构限制铁电势垒层翻转面积，进而提升电晶体管模拟阻变特性及一致性，使其满足存算一体应用需求。
Description
技术领域
本发明涉及模拟突触器件技术领域，特别涉及一种提升铁电晶体管性能的器件结构及制备方法。
背景技术
深度神经网络在语音识别、图像处理等认知计算任务中得到了广泛的应用；然而在基于冯·诺依曼架构的传统计算系统中，神经网络计算需要大量的对动态随机存储器的片外访存，这限制了系统的计算速度和能效。基于模拟突触器件的存算一体架构可以克服上述问题。在这种架构中，模拟突触器件阵列为十字交叉阵列；用模拟突触器件的电导值映射人工神经网络的权值，模拟突触阵列可以根据欧姆定律和基尔霍夫定律高效地实现向量-矩阵乘法。这种实现方式具有存算融合的特点，同时具有极高的并行性。为保证该方式下人工神经网络的识别率，模拟突触器件要能存储多比特数据，即具有较好的模拟阻变特性；同时，器件间一致性的提升有助于加快模拟突触器件的写入及权重更新速度。
作为模拟突触器件的一种，铁电晶体管是在场效应晶体管的基础上，在栅介质中引入铁电材料得到的。铁电晶体管具有非易失特性，极快的开关速度——通常为几个纳秒，良好的保持特性——可达10年。与阻变存储器、相变存储器、磁存储器等模拟器件相比，铁电晶体管具有以下突出优点：较大的开关比、低的操作功耗及脉冲操作下较为对称的脉冲数与电导关系。这使得铁电晶体管成为模拟突触器件中的有力竞争者。
但铁电晶体管中铁电势垒层往往包含多个铁电畴。铁电畴是指自发极化方向相同的小区域；铁电畴的尺寸为十或几十纳米。当铁电晶体管的尺寸较大时，如十或数十微米，由于铁电势垒层中包含足够多的铁电畴，铁电晶体管表现出较好的一致性及模拟阻变特性；但过大的器件面积限制其应用。随着铁电晶体管尺寸减小，铁电势垒层中包含的铁电畴数目减少，铁电晶体管的一致性及模拟阻变特性变差。当铁电晶体管尺寸很小时，如几十纳米，铁电势垒层中只包含数个甚至单个铁电畴；铁电晶体管只有数个甚至两个阻态，且器件间差异非常大，这不利于其用于人工神经网络应用。
因此，亟待一种结构提升铁电晶体管模拟阻变特性与一致性使其满足存算一体应用需求。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本发明的第一目的在于提出一种提升铁电晶体管性能的器件结构。
本发明的第二个目的在于提出另一种提升铁电晶体管性能的器件结构。
本发明的第三个目的在于提出一种提升铁电晶体管性能的器件结构的制备方法。
本发明的第四个目的在于提出另一种提升铁电晶体管性能的器件结构的制备方法。
为达到上述目的，本发明一方面实施例提出了提升铁电晶体管性能的器件结构，包括：衬底、栅电极、绝缘介质层、铁电层、沟道、源电极及漏电极，其中，栅电极位于衬底的上方，绝缘介质位于栅电极的上方，铁电层位于绝缘介质层上方，绝缘介质层上分布着尺寸为数十纳米的小孔，铁电层通过绝缘介质层上方的小孔与栅电极接触，源电极及漏电极位于沟道上方的两侧。
本发明实施例的提升铁电晶体管性能的器件结构，每次操作下，单个或数个小孔对应的铁电势垒层极化方向发生翻转，使得每次操作下沟道载流子变化量是单个小孔对应载流子数量的整数倍，而漏端电流与载流子浓度呈正比，从而提升了铁电晶体管的模拟阻变特性和器件间一致性，更好地满足存算一体结构的应用需求。
为达到上述目的，本发明第二方面实施例提出了另一种提升铁电晶体管性能的器件结构，包括：衬底、栅电极、绝缘介质层、铁电层、沟道、源电极及漏电极，其中，所述沟道位于所述衬底的上方，所述铁电层位于所述沟道的上方，所述绝缘介质层位于所述铁电层的上方，所述绝缘介质层上分布着尺寸为数十纳米的小孔，所述栅电极通过所述绝缘介质层上方的小孔与所述铁电层接触，所述栅电极位于所述绝缘介质层的上方，所述源电极及所述漏电极位于所述沟道上方栅电极的两侧。
本发明实施例的提升铁电晶体管性能的器件结构的制备方法，每次操作下，单个或数个小孔对应的铁电势垒层极化方向发生翻转，使得每次操作下沟道载流子变化量是单个小孔对应载流子数量的整数倍，而漏端电流与载流子浓度呈正比，从而提升了铁电晶体管的模拟阻变特性和器件间一致性，更好地满足存算一体结构的应用需求。
为达到上述目的，本发明第三方面实施例提出了提升铁电晶体管性能的器件结构的制备方法，包括以下步骤：在预设绝缘衬底上沉积栅电极；在所述栅电极上沉积所述绝缘介质层，在所述绝缘介质层上制备出小孔；在所述绝缘介质层上沉积铁电层，并对所述铁电层进行化学机械抛光；在所述铁电层上形成沟道；在所述沟道上方的两侧形成源电极和漏电极；对器件进行退火，使所述铁电层结晶表现出铁电特性。
另外，根据本发明上述实施例的提升铁电晶体管性能的器件结构的制备方法还可以具有以下附加的技术特征：
进一步地，在本发明的一个实施例中，所述在绝缘介质层上制备出小孔的具体步骤为：在所述绝缘介质层上旋涂光刻胶，并进行曝光和显影；对所述绝缘介质层进行反应离子刻蚀，直至小孔内露出栅电极的材料；去除所述光刻胶，得到带有小孔的绝缘介质层。
进一步地，在本发明的一个实施例中，形成所述沟道的具体步骤为：通过离子注入对传统半导体材料进行掺杂，进而形成所述沟道；或通过磁控溅射生长IGZO，进而形成所述沟道；或将二维材料或碳纳米管转移到目标区域，进而形成所述沟道。
进一步地，在本发明的一个实施例中，形成所述源电极和所述漏电极的具体步骤为：在所述绝缘介质层上旋涂光刻胶，并进行曝光和显影；在所述光刻胶的表面沉积源电极材料和漏电极材料；将所述光刻胶及所述光刻胶上的金属洗掉，得到图形化的源电极和漏电极。
为达到上述目的，本发明第四方面实施例提出了另一种提升铁电晶体管性能的器件结构的制备方法，包括以下步骤：在预设衬底上形成沟道；在所述沟道上沉积铁电层；在所述铁电层上沉积所述绝缘介质层，在所述绝缘介质层上制备出小孔；在所述绝缘介质层上沉积所述栅电极，对所述栅电极进行化学机械抛光；通过光刻及刻蚀使样本表面露出源漏区，在所述沟道上方的两侧形成源电极和漏电极；对器件进行退火，使所述铁电层结晶表现出铁电特性。
本发明实施例的提升铁电晶体管性能的器件结构的制备方法，每次操作下，单个或数个小孔对应的铁电势垒层极化方向发生翻转，使得每次操作下沟道载流子变化量是单个小孔对应载流子数量的整数倍，而漏端电流与载流子浓度呈正比，从而提升了铁电晶体管的模拟阻变特性和器件间一致性，更好地满足存算一体结构的应用需求。
另外，根据本发明上述实施例的提升铁电晶体管性能的器件结构的制备方法还可以具有以下附加的技术特征：
进一步地，在本发明的一个实施例中，所述在绝缘介质层上制备出小孔的具体步骤为：在所述绝缘介质层上旋涂光刻胶，并进行曝光和显影；对所述绝缘介质层进行反应离子刻蚀，直至小孔内露出所述栅电极的材料；去除所述光刻胶，得到带有小孔的绝缘介质层。
进一步地，在本发明的一个实施例中，在所述栅电极上旋涂光刻胶，进行曝光和显影，再对所述绝缘介质层进行反应离子刻蚀，得到所述沟道，并通过离子注入对所述沟道进行重掺杂，去除所述光刻胶，使所述样本表面的源漏区露出。
进一步地，在本发明的一个实施例中，所述源漏区沉积源电极材料和漏电极材料，将所述光刻胶及所述光刻胶上的金属洗掉，得到图形化的源电极和漏电极。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明第一种的提升铁电晶体管性能的器件结构的结构示意图；
图2为图1的背栅结构铁电晶体管的制备流程图；
图3为本发明第二种的提升铁电晶体管性能的器件结构的结构示意图；
图4为图3的顶栅结构铁电晶体管的制备流程图；
图5为本发明第一种的提升铁电晶体管性能的器件结构的制备方法流程图；
图6为本发明第二种的提升铁电晶体管性能的器件结构的制备方法流程图。
附图标记说明：10-背栅结构、101-衬底、102-栅电极、103-绝缘介质层、104-铁电层、105-沟道、106-源电极、107-漏电极、30-顶栅结构、301-衬底、302-栅电极、303-绝缘介质层、304-铁电层、305-沟道、306-源电极和307-漏电极。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参照附图描述根据本发明实施例提出的提升铁电晶体管性能的器件结构及制备方法，首先将参照附图描述根据本发明实施例提出的提升铁电晶体管性能的器件结构。
图1为本发明第一种的提升铁电晶体管性能的器件结构的结构示意图。
如图1所示，该背栅结构10包括：衬底101、栅电极102、绝缘介质层103、铁电层104、沟道105、源电极106和漏电极107。
其中，栅电极102位于衬底101的上方，绝缘介质层103位于栅电极102的上方，铁电层104位于绝缘介质层103上方，绝缘介质层103上分布着尺寸为数十纳米的小孔，铁电层104通过绝缘介质层103上方的小孔与栅电极102接触，源电极106及漏电极107位于沟道105上方的两侧。
具体地，在背栅结构中，栅电极102位于衬底101的上方；绝缘介质层103位于栅电极102的上方，其上分布着尺寸为数十纳米的小孔；铁电层104位于绝缘介质层103上方，并通过小孔与栅电极102接触；源电极106及漏电极107位于沟道105上方的两侧。
进一步地，栅电极102的材料为金属单质、导电金属化合物及掺杂的半导体材料，如Pt、Pd、Au、Ag、Cu、Cr、Al、TiN、Nb掺杂的SrTiO3等；上电极的厚度为5-100nm。
源电极106和漏电极107材料为金属单质、导电金属化合物及，如Pt、Pd、Au、Ag、Cu、Cr、Al、TiN、Nb掺杂的SrTiO3等；上电极的厚度为5-100nm。
铁电层104为具有铁电特性的材料，如HfxZr1-xO2、HfO2、HfxSi1-xO2、BaTiO3、PbTiO3、Pb(ZrxTi1-x)O3等；铁电层的厚度为2-10nm。
绝缘介质层103为绝缘材料，如HfO2、HfAlO2、SiO2、SiNx、SiOxNy等；绝缘介质层的厚度为5-20nm；绝缘介质层103上分布的小孔的尺寸为10-50nm。
沟道105的材料包括：传统半导体材料，如Si、Ge等；二维半导体材料，MoS2、WSe2、黑磷等；及IGZO和碳纳米管等。
进一步地，如图2所示，该背栅结构铁电晶体管制备过程可以为：在绝缘衬底上沉积栅电极；在栅电极上沉积绝缘介质并制备出小孔；在绝缘介质层上沉积铁电材料并进行化学机械抛光；在铁电材料层上形成沟道；在沟道上方的两侧形成源漏电极；最后可能进行退火，从而使某些铁电材料层结晶表现出铁电特性。
根据本发明实施例提出的提升铁电晶体管性能的器件结构，每次操作下，单个或数个小孔对应的铁电势垒层极化方向发生翻转，使得每次操作下沟道载流子变化量是单个小孔对应载流子数量的整数倍，而漏端电流与载流子浓度呈正比，从而提升了铁电晶体管的模拟阻变特性和器件间一致性，更好地满足存算一体结构的应用需求。
进一步地，图3为本发明第二种的提升铁电晶体管性能的器件结构的结构示意图。
如图3所示，该顶栅结构30包括：衬底301、栅电极302、绝缘介质层303、铁电层304、沟道305、源电极306和漏电极307。
其中，在顶栅结构中，沟道305位于衬底301的上方，铁电层304位于沟道305的上方，绝缘介质层303位于铁电层304的上方，绝缘介质层303上分布着尺寸为数十纳米的小孔，栅电极302通过绝缘介质层303上方的小孔与铁电层304接触，栅电302极位于绝缘介质层303的上方，源电极306及漏电极307位于沟道305上方栅电极302的两侧。
进一步地，栅电极302的材料为金属单质、导电金属化合物及掺杂的半导体材料，如Pt、Pd、Au、Ag、Cu、Cr、Al、TiN、Nb掺杂的SrTiO3等；上电极的厚度为5-100nm。
源电极306和漏电极307的材料为金属单质、导电金属化合物及，如Pt、Pd、Au、Ag、Cu、Cr、Al、TiN、Nb掺杂的SrTiO3等；上电极的厚度为5-100nm。
铁电层304为具有铁电特性的材料，如HfxZr1-xO2、HfO2、HfxSi1-xO2、BaTiO3、PbTiO3、Pb(ZrxTi1-x)O3等；铁电层的厚度为2-10nm。
绝缘介质层303为绝缘材料，如HfO2、HfAlO2、SiO2、SiNx、SiOxNy等；绝缘介质层的厚度为5-20nm；绝缘介质层303上分布的小孔的尺寸为10-50nm。
沟道305的材料包括：传统半导体材料，如Si、Ge等；二维半导体材料，MoS2、WSe2、黑磷等；及IGZO和碳纳米管等。
进一步地，如图4所示，顶栅结构铁电晶体管的制备过程为：在衬底上形成沟道；在沟道上沉积铁电材料；在铁电材料层上沉积绝缘介质并制备出小孔；在绝缘介质层上沉积栅电极材料并进行化学机械抛光；通过光刻及刻蚀使露出源漏区，在沟道上方的两侧形成源漏电极；最后可能进行退火，从而使某些铁电材料层结晶表现出铁电特性。
根据本发明实施例提出的提升铁电晶体管性能的器件结构的制备方法，每次操作下，单个或数个小孔对应的铁电势垒层极化方向发生翻转，使得每次操作下沟道载流子变化量是单个小孔对应载流子数量的整数倍，而漏端电流与载流子浓度呈正比，从而提升了铁电晶体管的模拟阻变特性和器件间一致性，更好地满足存算一体结构的应用需求。
接下来，参照附图描述本发明还提出了一种提升铁电晶体管性能的器件结构的制备方法。
如图5所示，该提升铁电晶体管性能的器件结构的制备方法，即背栅结构铁电晶体管制备包括以下步骤：
在步骤S501中，在预设绝缘衬底上沉积栅电极。
其中，沉积栅电极材料的方法包括：磁控溅射、电子束蒸发、脉冲激光沉积、分子束外延。
在步骤S502中，在栅电极上沉积绝缘介质层，并在绝缘介质层上制备出小孔。
本发明实施例中的沉积绝缘介质的方法可以包括：原子层沉积、化学气相沉积、磁控溅射、脉冲激光沉积、分子束外延。
进一步地，在绝缘介质层上制备出小孔的步骤包括：在绝缘介质上旋涂光刻胶并进行曝光和显影；对绝缘介质层进行反应离子刻蚀，直至小孔内露出栅电极材料层；去除光刻胶，得到带有小孔的绝缘介质层。
在步骤S503中，在绝缘介质层上沉积铁电层，并铁电层进行化学机械抛光。
进一步地，沉积铁电材料的方法包括：原子层沉积、磁控溅射、脉冲激光沉积、分子束外延。
在步骤S504中，在铁电层上形成沟道。
其中，形成沟道的方法具体为：对传统半导体材料通过离子注入进行掺杂；或通过磁控溅射生长IGZO；或将二维材料及碳纳米管转移到目标区域。
在步骤S505中，在沟道上方的两侧形成源漏电极。
具体地，形成源电极和漏电极的具体步骤为：在绝缘介质层上旋涂光刻胶，并进行曝光和显影；在光刻胶的表面沉积源电极材料和漏电极材料；将光刻胶及光刻胶上的金属洗掉，得到图形化的源电极和漏电极。
在步骤S506中，对形成源漏电进行退火，使铁电层结晶表现出铁电特性。
根据本发明实施例提出的提升铁电晶体管性能的器件结构的制备方法，每次操作下，单个或数个小孔对应的铁电势垒层极化方向发生翻转，使得每次操作下沟道载流子变化量是单个小孔对应载流子数量的整数倍，而漏端电流与载流子浓度呈正比，从而提升了铁电晶体管的模拟阻变特性和器件间一致性，更好地满足存算一体结构的应用需求。
其次，参照附图描述本发明还提出了另一种提升铁电晶体管性能的器件结构的制备方法流程图。
如图6所示，该提升铁电晶体管性能的器件结构的制备方法，即顶栅结构铁电晶体管的制备过程包括以下步骤：
在步骤S601中，在预设衬底上形成沟道。
其中，形成沟道的方法包括：对传统半导体材料通过离子注入进行掺杂；通过磁控溅射生长IGZO；将二维材料及碳纳米管转移到目标区域。
在步骤S602中，在沟道上沉积铁电层。
在步骤S603中，在铁电层上沉积绝缘介质层，并在绝缘介质层上制备出小孔。
进一步地，在本实施例中，在绝缘介质层上制备出小孔的具体步骤为：在绝缘介质层上旋涂光刻胶，并进行曝光和显影；对绝缘介质层进行反应离子刻蚀，直至小孔内露出栅电极的材料；去除光刻胶，得到带有小孔的绝缘介质层。
在步骤S604中，在绝缘介质层上沉积栅电极，并栅电极进行化学机械抛光。
在步骤S605中，通过光刻及刻蚀使样本表面露出源漏区，在沟道上方的两侧形成源电极和漏电极。
进一步地，本发明实施例中形成源电极和漏电极的步骤包括：在样本表面旋涂光刻胶并进行曝光和显影；在光刻胶表面沉积源电极和漏电极材料；将上述光刻胶连同光刻胶上的金属洗掉，得到图形化的源电极和漏电极。
进一步地，本发明实施例中通过光刻及刻蚀使露出源漏区的步骤具体为：在栅电极上旋涂光刻胶并进行曝光和显影；对绝缘介质层进行反应离子刻蚀，直至露出沟道层；若沟道材料为Si、Ge等传统半导体材料，通过离子注入进行重掺杂，以便金属与半导体间形成欧姆接触；去除光刻胶，使露出源漏区域。
在步骤S606中，对源电极和漏电极进行退火，使铁电层结晶表现出铁电特性。
根据本发明实施例提出的提升铁电晶体管性能的器件结构的制备方法，每次操作下，单个或数个小孔对应的铁电势垒层极化方向发生翻转，使得每次操作下沟道载流子变化量是单个小孔对应载流子数量的整数倍，而漏端电流与载流子浓度呈正比，从而提升了铁电晶体管的模拟阻变特性和器件间一致性，更好地满足存算一体结构的应用需求。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种提升铁电晶体管性能的器件结构，其特征在于，包括：衬底、栅电极、绝缘介质层、铁电层、沟道、源电极及漏电极，其中，
所述栅电极位于所述衬底的上方，所述绝缘介质层位于所述栅电极的上方，所述铁电层位于所述绝缘介质层上方，所述绝缘介质层上分布着尺寸为数十纳米的小孔，所述铁电层通过所述绝缘介质层上方的小孔与栅电极接触，所述源电极及所述漏电极位于沟道上方的两侧。
2.一种提升铁电晶体管性能的器件结构，其特征在于，包括：衬底、栅电极、绝缘介质层、铁电层、沟道、源电极及漏电极，其中，
所述沟道位于所述衬底的上方，所述铁电层位于所述沟道的上方，所述绝缘介质层位于所述铁电层的上方，所述绝缘介质层上分布着尺寸为数十纳米的小孔，所述栅电极通过所述绝缘介质层上方的小孔与所述铁电层接触，所述栅电极位于所述绝缘介质层的上方，所述源电极及所述漏电极位于所述沟道上方栅电极的两侧。
3.一种提升铁电晶体管性能的器件结构的制备方法，其特征在于，包括以下步骤：
在预设绝缘衬底上沉积栅电极；
在所述栅电极上沉积所述绝缘介质层，在所述绝缘介质层上制备出小孔；
在所述绝缘介质层上沉积铁电层，并对所述铁电层进行化学机械抛光；
在所述铁电层上形成沟道；
在所述沟道上方的两侧形成源电极和漏电极；
对器件进行退火，使所述铁电层结晶表现出铁电特性。
4.根据权利要求3的提升铁电晶体管性能的器件结构的制备方法，其特征在于，所述在绝缘介质层上制备出小孔的具体步骤为：
在所述绝缘介质层上旋涂光刻胶，并进行曝光和显影；
对所述绝缘介质层进行反应离子刻蚀，直至小孔内露出栅电极的材料；
去除所述光刻胶，得到带有小孔的绝缘介质层。
5.根据权利要求3的提升铁电晶体管性能的器件结构的制备方法，其特征在于，形成所述沟道的具体步骤为：
通过离子注入对传统半导体材料进行掺杂，进而形成所述沟道；
或通过磁控溅射生长IGZO，进而形成所述沟道；
或将二维材料或碳纳米管转移到目标区域，进而形成所述沟道。
6.根据权利要求3的提升铁电晶体管性能的器件结构的制备方法，其特征在于，形成所述源电极和所述漏电极的具体步骤为：
在所述绝缘介质层上旋涂光刻胶，并进行曝光和显影；
在所述光刻胶的表面沉积源电极材料和漏电极材料；
将所述光刻胶及所述光刻胶上的金属洗掉，得到图形化的源电极和漏电极。
7.一种提升铁电晶体管性能的器件结构的制备方法，其特征在于，包括以下步骤：
在预设衬底上形成沟道；
在所述沟道上沉积铁电层；
在所述铁电层上沉积所述绝缘介质层，在所述绝缘介质层上制备出小孔；
在所述绝缘介质层上沉积所述栅电极，对所述栅电极进行化学机械抛光；
通过光刻及刻蚀使样本表面露出源漏区，在所述沟道上方的两侧形成源电极和漏电极；
对器件进行退火，使所述铁电层结晶表现出铁电特性。
8.根据权利要求7的提升铁电晶体管性能的器件结构的制备方法，其特征在于，所述在绝缘介质层上制备出小孔的具体步骤为：
在所述绝缘介质层上旋涂光刻胶，并进行曝光和显影；
对所述绝缘介质层进行反应离子刻蚀，直至小孔内露出所述栅电极的材料；
去除所述光刻胶，得到带有小孔的绝缘介质层。
9.根据权利要求7的提升铁电晶体管性能的器件结构的制备方法，其特征在于，在所述栅电极上旋涂光刻胶，进行曝光和显影，再对所述绝缘介质层进行反应离子刻蚀，得到所述沟道，并通过离子注入对所述沟道进行重掺杂，去除所述光刻胶，使所述样本表面的源漏区露出。
10.根据权利要求7的提升铁电晶体管性能的器件结构的制备方法，其特征在于，所述源漏区沉积源电极材料和漏电极材料，将所述光刻胶及所述光刻胶上的金属洗掉，得到图形化的源电极和漏电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011127843.XA CN112447831B (zh) | 2020-10-19 | 2020-10-19 | 提升铁电晶体管性能的器件结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011127843.XA CN112447831B (zh) | 2020-10-19 | 2020-10-19 | 提升铁电晶体管性能的器件结构及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112447831A true CN112447831A (zh) | 2021-03-05 |
| CN112447831B CN112447831B (zh) | 2022-01-18 |
Family
ID=74735610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011127843.XA Active CN112447831B (zh) | 2020-10-19 | 2020-10-19 | 提升铁电晶体管性能的器件结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112447831B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116940226A (zh) * | 2023-09-19 | 2023-10-24 | 浙江大学杭州国际科创中心 | 铁电半导体器件、触觉传感存储器及触觉数据读写方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005118936A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 強誘電体微細構造体及びその製造方法、並びに記録再生方式 |
| US20080318086A1 (en) * | 2007-06-19 | 2008-12-25 | Nanochip, Inc. | Surface-treated ferroelectric media for use in systems for storing information |
| JP2009272419A (ja) * | 2008-05-07 | 2009-11-19 | Taiyo Yuden Co Ltd | 薄膜キャパシタ |
| CN106531887A (zh) * | 2016-12-05 | 2017-03-22 | 吉林大学 | 一种可低电压擦写的铁电有机晶体管非易失性存储器 |
| CN107393961A (zh) * | 2016-05-17 | 2017-11-24 | 格罗方德半导体公司 | 半导体装置及方法 |
| CN108172626A (zh) * | 2016-12-07 | 2018-06-15 | 清华大学 | 一种薄膜晶体管及其制备方法 |
| CN110010474A (zh) * | 2019-03-29 | 2019-07-12 | 中国科学院上海技术物理研究所 | 一种铁电畴调控的MoTe2面内PN结及制备方法 |
-
2020
- 2020-10-19 CN CN202011127843.XA patent/CN112447831B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005118936A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 強誘電体微細構造体及びその製造方法、並びに記録再生方式 |
| US20080318086A1 (en) * | 2007-06-19 | 2008-12-25 | Nanochip, Inc. | Surface-treated ferroelectric media for use in systems for storing information |
| JP2009272419A (ja) * | 2008-05-07 | 2009-11-19 | Taiyo Yuden Co Ltd | 薄膜キャパシタ |
| CN107393961A (zh) * | 2016-05-17 | 2017-11-24 | 格罗方德半导体公司 | 半导体装置及方法 |
| CN106531887A (zh) * | 2016-12-05 | 2017-03-22 | 吉林大学 | 一种可低电压擦写的铁电有机晶体管非易失性存储器 |
| CN108172626A (zh) * | 2016-12-07 | 2018-06-15 | 清华大学 | 一种薄膜晶体管及其制备方法 |
| CN110010474A (zh) * | 2019-03-29 | 2019-07-12 | 中国科学院上海技术物理研究所 | 一种铁电畴调控的MoTe2面内PN结及制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 林钰登 等: "基于新型忆阻器的存内计算", 《微纳电子与智能制造》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116940226A (zh) * | 2023-09-19 | 2023-10-24 | 浙江大学杭州国际科创中心 | 铁电半导体器件、触觉传感存储器及触觉数据读写方法 |
| CN116940226B (zh) * | 2023-09-19 | 2023-12-19 | 浙江大学杭州国际科创中心 | 铁电半导体器件、触觉传感存储器及触觉数据读写方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112447831B (zh) | 2022-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Dual‐gated MoS2 memtransistor crossbar array | |
| US20210098611A1 (en) | Dual-gated memtransistor crossbar array, fabricating methods and applications of same | |
| CN111029459B (zh) | 一种界面型原子忆阻器及其制备方法 | |
| US12027588B2 (en) | Field effect transistor including channel formed of 2D material | |
| US10636552B2 (en) | Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same | |
| KR20200103139A (ko) | 시냅스 트랜지스터 및 이의 제조방법 | |
| CN108735898B (zh) | 一种阻变层自选通阻变存储器及其构建方法与应用 | |
| Yang et al. | 2D molybdenum disulfide (MoS 2) transistors driving RRAMs with 1T1R configuration | |
| CN112447831B (zh) | 提升铁电晶体管性能的器件结构及制备方法 | |
| US10505109B1 (en) | Phase transition based resistive random-access memory | |
| GB2471535A (en) | Electrically actuated switch | |
| KR102395394B1 (ko) | 랜덤 분극 방향을 갖는 폴리 강유전체 막을 사용하는 아날로그 비휘발성 메모리 디바이스 | |
| Falcone et al. | Back-end, CMOS-compatible ferroelectric FinFET for synaptic weights | |
| CN112382720A (zh) | 增大铁电隧穿结工作电流的器件结构及其制备方法 | |
| CN115084363A (zh) | 一种铁电半导体结型神经形态忆阻器件及其制备方法 | |
| CN112382719B (zh) | 提升铁电隧穿结性能的器件结构及其制备方法 | |
| CN114094009A (zh) | 一种基于多阻变层的阻变存储器件及其制备方法 | |
| Jung et al. | Self-selective ferroelectric memory realized with semimetalic graphene channel | |
| KR100540698B1 (ko) | 개선된 절연막 구조를 갖는 유기물 트랜지스터 | |
| Park | Non-volatile Ferroelectric Memory Transistors Using PVDF and P (VDF-TrFE) Thin Films | |
| CN113206193B (zh) | 一种基于相变原理的忆阻器及其制备方法 | |
| CN113921708B (zh) | 一种基于二维材料面内各向异性的表面型忆阻集成器件 | |
| CN113241404B (zh) | 基于二维氧化钼/硫化钼叠层结构的自选通器件及其制造方法 | |
| CN116761439B (zh) | 一种原子级团簇存算器件及其制造方法 | |
| CN117651426A (zh) | 数据处理装置和制造数据处理装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |