KR20200103139A - 시냅스 트랜지스터 및 이의 제조방법 - Google Patents

시냅스 트랜지스터 및 이의 제조방법 Download PDF

Info

Publication number
KR20200103139A
KR20200103139A KR1020190014668A KR20190014668A KR20200103139A KR 20200103139 A KR20200103139 A KR 20200103139A KR 1020190014668 A KR1020190014668 A KR 1020190014668A KR 20190014668 A KR20190014668 A KR 20190014668A KR 20200103139 A KR20200103139 A KR 20200103139A
Authority
KR
South Korea
Prior art keywords
aluminum
nanoparticles
synaptic
transistor
layer
Prior art date
Application number
KR1020190014668A
Other languages
English (en)
Other versions
KR102170605B1 (ko
Inventor
김지훈
김태현
조병진
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020190014668A priority Critical patent/KR102170605B1/ko
Publication of KR20200103139A publication Critical patent/KR20200103139A/ko
Application granted granted Critical
Publication of KR102170605B1 publication Critical patent/KR102170605B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Nanotechnology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Chemical & Material Sciences (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 시냅스 트랜지스터 및 이의 제조방법에 관한 것으로, 상세하게는 게이트 전극층; 상기 게이트 전극층상에 위치하는 유전체층; 상기 유전체층상에 위치하며, 알루미늄(Al) 나노 입자 및 산화물반도체를 포함하는 채널층; 및 상기 유전체층 및 채널층과 접하도록 위치하며, 서로 이격되어 있는 소스 전극 및 드레인 전극; 을 포함하는 시냅스 트랜지스터 및 이의 제조방법에 관한 것이다.

Description

시냅스 트랜지스터 및 이의 제조방법{synaptic transistor and manufacturing method thereof}
본 발명은 시냅스 트랜지스터 및 이의 제조방법에 관한 것이다.
최근 두뇌의 효율적인 정보 처리 메커니즘을 모방한 뉴로모픽 시스템에 관한 연구가 활발하게 진행되고 있다. 뉴로모픽 시스템을 구현하기 위해서는 그 기반이 되는 시냅스 소자가 중요하다.
시냅스는 한 뉴런의 축삭돌기 말단과 다른 뉴런의 신경세포체에 있는 수상돌기의 연결 지점을 의미한다. 시냅스 전 뉴런을 통해 전달된 전기적 신호가 축삭돌기 말단에서 화학적 신호로 변환되고 이는 확산을 통해 다음 시냅스의 수상돌기를 통해 전해지며 그 뉴런에서 다시 전기적 신호로 변환되어 또 다른 뉴런을 통해 계속적인 신호전달이 이루어진다. 시냅스는 유한개의 신경전달물질을 포함하며, 역치를 넘는 한 번의 유효한 신호(spike)마다 신경전달물질의 일부를 방출하는 시냅스 후 뉴런에서 그 신호가 증폭된다. 이렇게 신호가 전달되는데 일정 시간이 걸리며 원래상태로 돌아오는 데까지도 일정한 회복 시간을 거친다. 이에 시냅스의 반응은 유한개의 신호전달 물질의 양을 결정하는 유효한 입력 펄스의 입력 시간 간격에 의존한다. 시냅스 소자는 뇌의 시냅스와 유사한 기능을 수행하여 뉴로모픽 시스템의 학습 및 인식기능을 가능하게 한다. 기존의 Flash, SRAM, DRAM 등 여러 가지 메모리 기반 소자들이 시냅스 소자로 사용이 가능하지만, 보다 저 전력 및 고집적의 시냅스 소자를 만들기 위해 PCM(phase change memory), FeRAM(Ferroelectric Random Access Memory), ReRAM(Resistance Random Access Memory) 등의 여러 종류의 시냅스 소자들이 연구되고 있다.
이와 관련된 종래의 기술로, 대한민국 공개특허 제10-2018-0115995호에서는 맴캐패시터를 이용한 트랜지스터 소자 및 그 제조방법이 개시되어 있으며, 산소공공을 도펀트로 사용하는 산화물 반도체 재질의 산화물 반도체층과 산소 공공을 포함하는 산화물 재질인 게이트 절연층 사이에서 산소 이온을 이동하여 나타나는 맴캐패시터의 특성을 트랜지스터 소자에 이용함으로써, 시냅스의 거동을 모사하는 시냅틱 트랜지스터 소자를 개시하고 있다.
한편, IGZO(Indium Gallium Zinc Oxide) 반도체 소재는 높은 이동도와 안정성을 지니고 있어 트랜지스터의 소재로서 상당한 각광을 받고 있으며, 이에 IGZO 반도체 소재를 채널로 사용한 시냅스 소자가 연구되고 있으나 IGZO는 시냅스에서 발생되는 스파이크 특성을 나타내기 어렵기 때문에 이의 특성을 나타내기 위해 IGZO 물질에 다양한 전하 trap site를 도입하거나 이온전해성 물질을 추가하는 연구가 진행되고 있다.
대한민국 공개특허 제10-2018-0115995호
본 발명의 목적은 향상된 시냅스 모방 특성을 갖는 시냅스 트랜지스터 및 이의 제조방법을 제공하는 데 있다.
본 발명의 실시 예에 따르는 시냅스 트랜지스터는 채널층에 단일 펄스 전압 인가 시, 후 시냅스 전류(post-synaptic current, 이하 PSC)가 우수하고, 연속 펄스 전압 인가 시 PSC 변화율이 높아 단기기억 및 장기기억 특성에 우수한 특성을 가질 수 있다. 또한, 본 발명의 실시 예에 따르는 시냅스 트랜지스터를 집적화해 뉴로모픽에 적용할 경우 인공지능 기반의 패턴 인식률을 향상시킬 수 있다.
상기 목적을 달성하기 위하여,
본 발명의 실시 예를 따르는 시냅스 트랜지스터는
게이트 전극층;
상기 게이트 전극층상에 위치하는 유전체층;
상기 유전체층상에 위치하며, 알루미늄(Al) 나노 입자 및 산화물반도체를 포함하는 채널층; 및
상기 유전체층 및 채널층과 접하도록 위치하며, 서로 이격되어 있는 소스 전극 및 드레인 전극; 을 포함한다.
또한, 본 발명의 실시 예를 따르는 시냅스 트랜지스터의 제조방법은
게이트 전극층을 준비하는 단계;
상기 게이트 전극층 상에 유전체층을 형성하는 단계;
상기 유전체층상에 알루미늄(Al)을 증착 하여 알루미늄(Al) 나노 입자를 형성하는 단계;
상기 알루미늄(Al) 나노 입자상에 산화물반도체 박막을 형성한 후, 포토리소그라피 공정을 통해 알루미늄(Al) 나노 입자 및 산화물반도체를 포함하는 채널층을 형성하는 단계; 및
상기 채널층과 접하면서 서로 이격되도록 소스 전극 및 드레인 전극을 형성하는 단계; 를 포함한다.
본 발명의 실시 예에 따르는 시냅스 트랜지스터는 채널층에 단일 펄스 전압 인가 시, 후 시냅스 전류(post-synaptic current, 이하 PSC)가 우수하고, 연속 펄스 전압 인가 시 PSC 변화율이 높아 단기기억 및 장기기억 특성에 우수한 특성을 가질 수 있다. 또한, 본 발명의 실시 예에 따르는 시냅스 트랜지스터를 집적화해 뉴로모픽에 적용할 경우 인공지능 기반의 패턴 인식률을 향상시킬 수 있다.
도 1(a)는 신경 시냅스를 나타낸 모식도이고, 도1(b)는 시냅스 트랜지스터를 나타낸 모식도이고,
도 2는 본 발명의 실시 예에 따른 시냅스 트랜지스터를 나타낸 모식도이고,
도 3(a) 및 도 3(b)는 각각 비교 예 1 및 실시 예 1에 의해 제조된 트랜지스터의 단면을 관찰한 주사전자현미경(SEM) 사진이고,
도 4(a) 및 도 4(b)는 각각 비교 예 1 및 실시 예 1에 의해 제조된 트랜지스터의 표면을 관찰한 원자힘현미경(AFM) 사진이고,
도 5(a) 및 도 5(b)는 각각 비교 예1 및 실시 예 1에 의해 제조된 트랜지스터에서 알루미늄(Al) 나노 입자의 존재 유무를 확인하기 위해 엑스선 광전자 분광기(XPS)로 분석한 결과 그래프이고,
도 6은 실시 예 및 비교 예에 의해 제조된 트랜지스터의 히스테리시스 곡선 그래프이고,
도 7은 실시 예 및 비교 예에 의해 제조된 트랜지스터의 단일 펄스 전압 인가에 따른 PSC(post-synaptic current) 변화 그래프이고,
도 8은 실시 예 및 비교 예에 의해 제조된 트랜지스터의 연속 펄스 전압 인가에 따른 PSC(post-synaptic current) 변화 그래프이다.
본 발명의 목적 및 효과는 하기의 설명에 의해서 자연스럽게 이해되거나 보다 분명해질 수 있으며, 하기의 기재만으로 본 발명의 목적 및 효과가 제한되는 것은 아니다.
이하, 도면을 참조하여 본 발명의 실시 예에 따른 시냅스 트랜지스터를 상세히 설명한다.
시냅스 트랜지스터는 신경 시냅스의 특성을 모방하여 이의 특성이 나타나는 트랜지스터이다. 도 1(a)에 나타낸 바와 같이, 신경 시냅스는 수상 돌기에서 나온 작은 전류들이 일정한 양 이상이 되면 축삭돌기의 이온 채널이 열리게 되면서 단계적 전위인 후 시냅스 전위(post synaptic potential)이 생성되고, 이로 인해 전기적 전도가 일어나며 이를 통해 단기 기억, 장기기억 등의 기능을 수행할 수 있다. 시냅스 트랜지스터는 이를 모방한 것으로, 펄스 형태의 전압을 인가함에 따라 스파이크 특성을 갖도록 하는 트랜지스터이다(도 1(b)참조).
본 발명의 실시 예에 따른 시냅스 트랜지스터는 우수한 전자이동도 및 안정성을 갖는 동시에 전류의 스파이크 특성을 나타낸다. 즉, 본 발명의 실시 예에 따른 시냅스 트랜지스터는 단일 펄스 전압 인가 시 보다 높은 PSC(post-synaptic current)값을 가지며, 연속 펄스 전압 인가 시 PSC(post-synaptic current) 변화율이 우수해 신경 시냅스의 단기기억 및 장기기억 특성을 나타낼 수 있다.
여기서 PSC(post-synaptic current)란, 펄스 전압 형태의 전기적 입력 신호(pre-synaptic spike)에 반응하는 시냅스 채널의 출력신호 전류 값을 의미하는 것으로, 상기 PSC값을 제어하여 단기기억 특성 및 장기기억 특성을 구현할 수 있다.
도 2는 본 발명의 실시 예에 따른 시냅스 트랜지스터를 나타내는 모식도이다.
본 발명의 실시 예에 따른 시냅스 트랜지스터는
게이트 전극층;
상기 게이트 전극층상에 위치하는 유전체층;
상기 유전체층상에 위치하며, 알루미늄(Al) 나노 입자 및 산화물반도체를 포함하는 채널층; 및
상기 유전체층 및 채널층과 접하도록 위치하며, 서로 이격되어 있는 소스 전극 및 드레인 전극; 을 포함한다.
도 2를 참조하면, 본 발명의 실시 예에 따른 시냅스 트랜지스터는 상기 게이트 전극층상에 유전체층 및 채널층이 순차적으로 적층 되어 있고, 상기 소스 전극 및 드레인 전극이 서로 이격된 상태로 상기 유전체층 및 채널층과 접하도록 위치해 있을 수 있다.
본 발명의 실시 예에 따른 시냅스 트랜지스터는 3단자 트랜지스터로, 상기 게이트 전극을 이용하여 채널층의 컨덕턴스(conductance)를 비휘발적으로 조절할 수 있으므로 다양한 시냅틱 거동을 구현할 수 있다. 또한, 전력 소비량이 작고 스파이크 발생 및 전기적인 가소성을 신뢰성 있게 구현할 수 있으며, 2개 이상의 시냅스 스파이크의 강한 전기적 상호반응성은 시냅스 가중치(synaptic weight)를 보다 정밀하게 제어할 수 있다.
상기 게이트 전극층은 채널층에서 전류가 흐르거나 또는 흐르지 않도록 조절하는 기능을 수행하는 것으로, 상기 게이트 전극층에 전압을 인가함에 따라, 상기 소스 전극을 통해 전하가 유입되고, 상기 채널층을 통해 상기 드레인 전극으로 전하가 빠져나가면서 트랜지스터 채널 전류가 흐르게 된다.
이때, 상기 게이트 전극층은 실리콘 기판상에 게이트 산화 막이 형성되고, 상기 게이트 산화 막 상부에 폴리 실리콘(poly-Si)이 형성된 기판일 수 있다. 이때, 상기 폴리 실리콘은 P 타입 불순물이 도핑 된 P형 폴리 실리콘으로, p+ Si 또는 p++ Si가 사용될 수 있고 100 내지 300 nm의 두께로 형성될 수 있으나 이에 제한된 것 아니다.
소스 전극 및 드레인 전극은 포토리소그래피 공정 또는 리프트 오프 공정을 통해 상기 게이트 전극층상에 형성된 유전체층상에 서로 이격되도록 위치하며, 상기 소스 전극 및 드레인 전극 각각이 채널층의 양단에 접하도록 형성될 수 있다.
예를 들어, P+ Si상에 Al2O3 유전체층 및 IGZO 박막을 순차적으로 적층 한 후, 포토레지스트를 도포하고 노광 및 현상으로 상기 IGZO 박막의 양 끝을 제거하여 IGZO 채널층을 형성한 후, 마스크를 이용하여 상기 IGZO 박막이 제거되어 노출된 상기 Al2O3 유전체층상에 알루미늄(Al)을 증착 하여, 소스 전극 및 드레인 전극을 형성할 수 있다.
이때, 상기 소스 전극 및 드레인 전극은 스퍼터링(sputtering), 펄스레이저증착 법(PLD, Pulsed Laser Deposition), 열 증착 법 (Thermal Evaporation), 전자빔증착 법(Electron-beam Evaporation) 등과 같은 물리기상증착 법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착 법(MBE, Molecular Beam Epitaxy) 또는 화학적 증착 법(CVD, Chemical Vapor Deposition)을 이용하여 50 nm 내지 300nm의 두께로 형성될 수 있다.
또한, 상기 소스 전극 및 드레인 전극은 ITO(induim Tin Oxide), IZO(Induim Zinc Oxide), 몰리브덴, 구리, 알루미늄, 크롬, 텅스텐, 탄탈륨 및 이들의 합금으로 이루어진 군으로부터 선택되는 1종으로 형성될 수 있으나 이에 제한된 것은 아니다. 다만, 상기 소스 전극 및 드레인 전극은 금속 박막으로 형성되는 것인 보다 바람직하다.
본 발명의 실시 예에 따른 시냅스 트랜지스터는 상기 게이트 전극층상에 위치하는 유전체층을 포함한다.
상기 유전체층은 상기 게이트 전극층 및 상기 채널층을 절연하는 기능을 수행하는 것으로, 졸-겔(sol-gel)법, 원자층증차법(ALD: Atomic Layer Deposition), 화학적기상증착 법(CVD: Chemical Vapor Deposition) 또는 스퍼터링(sputtering)의 방법으로 증착될 수 있다.
상기 유전체층은 20 nm 내지 300 nm의 두께로 형성될 수 있다. 이는 상기 유전체층을 통해 소자의 전력 소모를 줄이는 동시에 동작속도를 향상시키기 위한 것으로, 만약, 상기 유전체층이 20 nm미만인 경우, 누설전류가 증가하게 되어 소자구동에 문제가 발생될 수 있고, 상기 유전체층이 300 nm를 초과하는 경우, 소자의 구동전압이 커지고, 동작속도가 느려지는 문제가 발생될 수 있다.
이때, 상기 유전체층은 Si3N4, SiO2 및 Al2O3 중 하나일 수 있으나, 유전상수가 커 소형화에 유리한 Al2O3를 사용하는 것이 보다 바람직하다.
채널층은 알루미늄(Al) 나노 입자 및 산화물반도체를 포함할 수 있다.
상기 채널층은 상기 게이트 전극층에 의해 유도된 전하가 소스 전극 및 드레인 전극의 전압에 의해 흘러갈 수 있는 전하 수송층의 역할을 수행할 수 있다.
상기 채널층은 알루미늄(Al) 나노 입자를 포함하며, 상기 알루미늄(Al) 나노 입자가 전자를 포획할 수 있는 trapping site로써 작용함으로써 본 발명의 실시 예에 따른 시냅스 트랜지스터가 신경 시냅스의 특성 즉, 스파이크 특성을 나타내도록 한다. 이에, 상기 알루미늄은 박막이나 와이어 형태가 아닌 입자 형태인 것이 바람직하다.
또한, 알루미늄(Al) 나노 입자의 경우, 뭉침이 작고, 원하는 두께로의 증착이 용이하여, 다른 금속, 예를 들어 금(Au) 나노 입자를 사용한 경우보다 균일한 두께로 형성할 수 있고, 함량 또는 두께 조절을 용이하게 할 수 있다. 또한, 알루미늄(Al)은 4.08 eV의 일함수(work function)값을 가진 금속으로, 시냅스 트랜지스터의 단기 및 장기기억 기능을 가변적으로 수행하기에 보다 적합할 수 있다.
한편, 본 발명의 실시 예에 따른 시냅스 트랜지스터는 상기 알루미늄(Al) 나노 입자의 함량 또는 크기를 조절하는 간단한 방법으로 트랜지스터의 단일펄스 전압 인가에 따른 PSC값 및 연속 펄스 전압 인가에 따른 PSC 변화율을 조절할 수 있어 시냅스 트랜지스터의 특성을 보다 용이하게 조절할 수 있다.
한편, 상기 알루미늄(Al) 나노 입자는 상기 유전체층과 접하도록 위치하는 것이 바람직하며, 상기 산화물반도체 및 상기 알루미늄(Al) 나노 입자가 상기 유전체층과 접하도록 위치하는 것이 더욱 바람직하다. 예를 들어, 알루미늄(Al) 나노 입자를 상기 유전체층에 증착 하고, 상기 알루미늄(Al) 나노 입자상에 산화물반도체를 증착 할 때, 상기 산화물 반도체는 상기 알루미늄(Al) 나노 입자와 알루미늄(Al) 나노 입자 사이의 공간에도 증착될 수 있다. 즉, 유전체층과 접하도록 증착될 수 있다.
이는 게이트 전압 인가에 따른 전자를 안정적으로 포획하기 위함으로, 만약, 상기 알루미늄(Al) 나노 입자가 상기 유전체와 접하지 않고 상기 산화물반도체 표면상에 위치할 경우, 수분이나 외부 환경에 쉽게 영향을 받을 수 있어 전자를 안정적으로 포획할 수 없는 문제가 발생될 수 있다.
이때, 상기 알루미늄(Al) 나노 입자는 20 내지 50 nm의 장반경을 갖는 것이 바람직하며, 30 내지 40 nm의 장반경을 갖는 것이 보다 바람직하다.
이는 상기 알루미늄(Al) 나노 입자를 통해 스파이크 특성이 나타나도록 하기 위함으로,
본 발명의 실시 예에 따른 시냅스 트랜지스터는 20 내지 50 nm의 장반경을 갖는 알루미늄(Al) 나노 입자를 채널층에 포함하여 단일 펄스 인가 시 스파이크 증폭의 크기가 크고, 연속 펄스 인가 시에도 PSC(Post Synaptic Currents)전류의 변화가 급격하게 변화하는 특성을 갖는다.
만약, 상기 알루미늄(Al) 나노 입자의 장반경이 20 nm 미만일 경우, 상기 알루미늄 나노 입자에 의해 나타나는 스파이크 증폭의 크기가 작아, 스파이크 특성이 미비해 시냅스 소자 로서의 역할을 제대로 수행하지 못하는 문제가 발생될 수 있고, 만약, 상기 알루미늄(Al) 나노 입자의 장반경이 50 nm를 초과하는 경우, 복수 개의 알루미늄(Al) 나노 입자가 서로 이격없이 형성되고, 이격없이 형성된 복수 개의 알루미늄(Al) 나노 입자에 의해 소스 전극 및 드레인 전극이 전기적으로 연결되어 쇼트(short)현상이 발생되고 궁극적으로 트랜지스터 소자로서 기능이 상실되는 문제가 발생될 수 있다.
본 발명의 실시 예에 따른 시냅스 트랜지스터의 상기 채널층은 산화물 반도체를 포함한다. 이때 상기 산화물 반도체는 박막형태인 것인 바람직하며, 상기 산화물 반도체 박막은 5 내지 100 nm의 두께를 갖는 것이 바람직하며, 20 내지 50 nm의 두께를 갖는 것이 더욱 바람직하다.
이는 소자의 특성 및 신뢰성을 향상시키기 위한 것으로, 만약 상기 산화물 반도체 박막의 두께가 20 nm 미만일 경우, 누설전류가 발생해 소자구동이 어려운 문제가 발생될 수 있고, 상기 산화물 반도체 박막의 두께가 50 nm를 초과하는 경우, 작동전압이 높아지는 문제가 발생될 수 있다.
또한, 상기 산화물 반도체는 IGZO(Indium Gallium Zinc Oxide), ZnO(Zinc Oxide), IZTO(Induim Zinc Tin Oxide), ZGTO(Zinc Gallium Tin Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Induim Oxide) 및 ZGO(Zinc Galluim Oxide)으로 이루어지는 군으로부터 선택되는 1종일 수 있으나, 트랜지스터의 성능 및 신뢰성을 높이기 위해, 전자 이동도, 문턱전압 이하 스윙(subthreshold swing, SS) 및 온 오프 비(on/off ratio)가 높아 전기적 특성이 우수하며 안정성이 높은 IGZO(Indium Gallium Zinc Oxide)인 것이 보다 바람직하다.
본 발명의 실시 예에 따른 시냅스 트랜지스터의 제조방법은
게이트 전극층을 준비하는 단계;
상기 게이트 전극층 상에 유전체층을 형성하는 단계;
상기 유전체층상에 알루미늄(Al)을 증착 하여 알루미늄(Al) 나노 입자를 형성하는 단계;
상기 알루미늄(Al) 나노 입자상에 산화물반도체 박막을 형성한 후, 포토리소그라피 공정을 통해 알루미늄(Al) 나노 입자 및 산화물반도체를 포함하는 채널층을 형성하는 단계; 및
상기 채널층과 접하면서 서로 이격되도록 소스 전극 및 드레인 전극을 형성하는 단계; 를 포함한다.
이하, 본 발명의 실시 예에 따른 시냅스 트랜지스터의 제조방법을 각 단계별로 상세히 설명한다.
게이트 전극층을 준비하는 단계에서 상기 게이트 전극층은 실리콘 기판상에 게이트 산화 막이 형성되고, 상기 게이트 산화 막 상부에 폴리 실리콘(poly-Si)이 형성된 기판일 수 있다. 이때, 상기 폴리 실리콘은 P 타입 불순물이 도핑 된 P형 폴리 실리콘으로, p+ Si 또는 p++ Si가 사용될 수 있고 100 내지 300 nm의 두께로 형성될 수 있으나 이에 제한된 것 아니다.
상기 게이트 전극층 상에 유전체층을 형성하는 단계에서 상기 유전체층은 졸-겔(sol-gel)법, 원자층증차법(ALD: Atomic Layer Deposition), 화학적기상증착 법(CVD: Chemical Vapor Deposition) 또는 스퍼터링(sputtering)의 방법으로 증착될 수 있다.
이때, 상기 유전체층은 20 nm 내지 300 nm의 두께로 형성하는 것이 바람직할 수 있다. 이는 상기 유전체층을 통해 소자의 전력 소모를 줄이는 동시에 동작속도를 향상시키기 위한 것으로, 만약, 상기 유전체층이 20 nm미만인 경우, 누설전류가 증가하게 되어 트랜지스터 스위칭 특성이 발현되지 않는 문제가 발생될 수 있고, 상기 유전체층이 300 nm를 초과하는 경우, 구동전압이 커지고, 동작속도가 느려지는 문제가 발생될 수 있다. 이때, 상기 유전체층은 Si3N4, SiO2 및 Al2O3 중 어느 하나일 수 있으나, 유전 상수가 상대적으로 커 소형화에 유리한 Al2O3인 것이 보다 바람직하다.
상기 유전체층상에 알루미늄(Al)을 증착 하여 알루미늄(Al) 나노 입자를 형성하는 단계에서 상기 알루미늄(Al) 나노 입자는 상기 유전체층상에 알루미늄(Al)을 수 나논 두께로 증착시켜 형성될 수 있다. 알루미늄을 얇은 두께로 증착 하는 과정에서 알루미늄(Al)의 응집 특성으로 박막형태가 아닌 입자형태로 형성될 수 있다.
이때, 상기 알루미늄(Al)은 2 내지 8 nm의 두께로 증착 하는 것이 바람직하고, 4 내지 6 nm로 증착 하는 것이 더욱 바람직하다.
이는 형성된 알루미늄(Al) 나노 입자를 통해 스파이크 특성이 나타나도록 하기 위함으로, 만약, 상기 알루미늄(Al)의 증착두께가 2 nm 미만일 경우, 알루미늄(Al) 증착에 의해 나타나는 스파이크 특성이 미비해 시냅스 소자 로서의 역할을 제대로 수행하지 못하는 문제가 발생될 수 있고, 만약, 상기 알루미늄(Al)의 증착두께가 8 nm를 초과하는 경우, 상기 알루미늄(Al)이 나노 입자가 아닌 박막에 가까운 형태로 증착되 상기 알루미늄(Al)에 의해 소스 전극 및 드레인 전극이 전기적으로 연결되어 쇼트(short)현상이 발생되고 궁극적으로 트랜지스터 소자로서 기능이 상실되는 문제가 발생될 수 있다.
본 발명의 실시 예에 따른 시냅스 트랜지스터의 제조방법은 상기 알루미늄(Al) 나노 입자상에 산화물반도체 박막을 형성한 후, 포토리소그라피 공정을 통해 알루미늄(Al) 나노 입자 및 산화물반도체를 포함하는 채널층을 형성하는 단계를 포함한다.
이때, 상기 산화물 반도체는 IGZO(Indium Gallium Zinc Oxide), ZnO(Zinc Oxide), IZTO(Induim Zinc Tin Oxide), ZGTO(Zinc Gallium Tin Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Induim Oxide) 및 ZGO(Zinc Galluim Oxide)으로 이루어지는 군으로부터 선택되는 1종일 수 있으나, 트랜지스터의 성능 및 신뢰성을 높이기 위해, 전자 이동도, 문턱전압이하 스윙(subthreshold swing, SS), 및 온 오프 비(on/off ratio)가 높아 전기적 특성이 우수하며 안정성이 높은 IGZO(Indium Gallium Zinc Oxide)인 것이 보다 바람직하다.
또한, 상기 산화물 반도체 박막은 sol-gel법으로 제조될 수 있으나 이에 제한된 것은 아니며, 박막을 제조하는 증착 법이 사용될 수 있다.
상기 산화물 반도체 박막은 5 내지 100 nm의 두께로 형성하는 것이 바람직하며, 20 내지 50nm의 두께로 형성하는 것이 더욱 바람직하다.
이는 소자의 특성 및 신뢰성을 향상시키기 위한 것으로, 만약 상기 산화물 반도체 박막의 두께가 20 nm 미만일 경우, 누설전류가 발생해 소자구동이 어려운 문제가 발생될 수 있고, 상기 산화물 반도체 박막의 두께가 50 nm를 초과하는 경우, 작동전압이 매우 높아지는 문제가 발생될 수 있다.
본 발명의 제조방법은 상기 산화물 반도체 박막 형성 후, 포토리소그라피 공정을 통해 알루미늄(Al) 나노 입자 및 산화물반도체를 포함하는 채널층을 형성한다.
본 발명의 실시 예에 따른 시냅스 트랜지스터의 제조방법은 상기 채널층과 접하면서 서로 이격되도록 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
이때 상기 소스 전극 및 드레인 전극은 포토리소그래피 공정 또는 리프트 오프 공정을 통해 상기 게이트 전극층상에 형성된 유전체층상에 서로 이격되도록 위치하며, 상기 소스 전극 및 드레인 전극 각각이 채널층의 양단에 접하도록 형성될 수 있다.
예를 들어, P+ Si상에 Al2O3 유전체층 및 IGZO 박막을 순차적으로 적층 한?廢?, 포토레지스트를 도포하고 노광 및 현상으로 상기 IGZO 박막의 양 끝을 제거하여 IGZO 채널층을 형성한 후, 마스크를 이용하여 상기 IGZO 박막이 제거되어 노출된 상기 Al2O3 유전체층상에 알루미늄(Al)을 증착 하여, 소스 전극 및 드레인 전극을 형성할 수 있다.
이때, 상기 소스 전극 및 드레인 전극은 스퍼터링(sputtering), 펄스레이저증착 법(PLD, Pulsed Laser Deposition), 열 증착 법 (Thermal Evaporation), 전자빔증착 법(Electron-beam Evaporation) 등과 같은 물리기상증착 법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착 법(MBE, Molecular Beam Epitaxy) 또는 화학적 증착 법(CVD, Chemical Vapor Deposition)을 이용하여 50 nm 내지 300nm의 두께로 형성될 수 있다.
또한, 상기 소스 전극 및 드레인 전극은 ITO(induim Tin Oxide), IZO(Induim Zinc Oxide), 몰리브덴, 구리, 알루미늄, 크롬, 텅스텐, 탄탈륨 및 이들의 합금으로 이루어진 군으로부터 선택되는 1종으로 형성될 수 있으나 이에 제한된 것은 아니다. 다만, 상기 소스 전극 및 드레인 전극은 금속 박막으로 형성되는 것인 보다 바람직하다.
이하, 실시 예 및 실험 예를 통해 본 발명을 상세하게 설명한다.
단, 하기 실시 예 및 실험 예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기의 실시 예에 의해 한정되는 것은 아니다.
<실시 예 1> Al-IGZO 시냅스 트랜지스터의 제조(1)
하기 단계를 통해 본 발명의 시냅스 트랜지스터를 제조하였다.
단계 1: 525±25 μm 두께의 실리콘 기판상에 붕소(boron)이 0.005 Ω·m농도로 도핑 된 p+ si을 게이트 전극층 및 기판을 준비하였다.
단계 2: 상기 게이트 전극층상에 스핀코터를 이용하여 질소분위기에서 Al2O3 용액을 3000 rpm 속도로 40초 동안 증착 하여 50nm 두께의 Al2O3 유전체층을 형성하였다.
단계 3: 상기 Al2O3 유전체층을 열 증착기(Thermal evaporator)에 넣고, 약 10-6 Torr의 진공 분위기에서 열 증착을 진행하여 알루미늄(Al)을 2 nm 두께로 증착 하여 알루미늄(Al) 나노 입자를 형성하였다.
단계 4: 상기 알루미늄(Al) 나노 입자상에 스핀코터를 이용하여 질소분위기에서 IGZO용액을 3000 rpm 속도로 40초 동안 증착 하여 10 nm 두께의 IGZO(Indium Gallium Zinc Oxide) 산화물반도체 박막을 형성하였다. 이후, 스핀코터를 이용하여 질소분위기에서 감광제(photoresist) 용액을 3000 rpm의 속도로 40초 동안 증착 하고 중앙에 마스크를 올리고 UV Ozone 처리 후 현상액, HCl 및 아세톤을 이용하여 상기 산화물반도체 박막 양끝단을 에칭하여, 알루미늄(Al) 나노 입자 및 IGZO 산화물반도체를 포함하는 채널층을 형성하였다.
단계 5: 상기 채널층상에 쉐도우 마스크(shadow mask)를 형성한 후 열 증착기(Thermal evaporator)를 이용하여 알루미늄(Al)을 약 10-6 Torr의 진공 분위기에서 열 증착 하여 상기 채널층 양측에 각각 50nm 두께의 알루미늄(Al) 소스 전극 및 드레인 전극을 형성한 후 200 ℃로 후 열처리를 실시하여 Al-IGZO 시냅스 트랜지스터를 제조하였다.
<실시 예 2> Al-IGZO 시냅스 트랜지스터의 제조(2)
상기 실시 예 1의 단계 3에서 알루미늄(Al) 나노 입자의 두께를 4 nm로 달리하는 것을 제외하고는 실시 예 1과 동일한 방법으로 수행하여 Al-IGZO 시냅스 트랜지스터를 제조하였다.
<실시 예 3> Al-IGZO 시냅스 트랜지스터의 제조(3)
상기 실시 예 1의 단계 3에서 알루미늄(Al) 나노 입자의 두께를 6 nm로 달리하는 것을 제외하고는 실시 예 1과 동일한 방법으로 수행하여 Al-IGZO 시냅스 트랜지스터를 제조하였다.
<실시 예 4> Al-IGZO 시냅스 트랜지스터의 제조(4)
상기 실시 예 1의 단계 3에서 알루미늄(Al) 나노 입자의 두께를 8 nm로 달리하는 것을 제외하고는 실시 예 1과 동일한 방법으로 수행하여 Al-IGZO 시냅스 트랜지스터를 제조하였다.
<실시 예 5> Al-IGZO 시냅스 트랜지스터의 제조(5)
상기 실시 예 1의 단계 3에서 알루미늄(Al) 나노 입자의 두께를 10 nm로 달리하는 것을 제외하고는 실시 예 1과 동일한 방법으로 수행하여 Al-IGZO 시냅스 트랜지스터를 제조하였다.
<비교 예 1> IGZO 트랜지스터의 제조 (1)
하기 단계를 통해 본 발명의 시냅스 트랜지스터를 제조하였다.
단계 1: 525±25 μm 두께의 실리콘 기판상에 붕소(boron)이 0.005 Ω·m농도로 도핑 된 p+ si을 게이트 전극층 및 기판을 준비하였다.
단계 2: 상기 게이트 전극층상에 스핀코터를 이용하여 질소분위기에서 Al2O3 용액을 3000 rpm 속도로 40초 동안 증착 하여 50nm 두께의 Al2O3 유전체층을 형성하였다.
단계 3: 상기 Al2O3 유전체층상에 스핀코터를 이용하여 질소분위기에서 IGZO용액을 3000 rpm 속도로 40초 동안 증착 하여 10 nm 두께의 IGZO(Indium Gallium Zinc Oxide) 산화물반도체 박막을 형성하였다. 이후, 스핀코터를 이용하여 질소분위기에서 감광제(photoresist) 용액을 3000 rpm 속도로 40 초 동안 증착 하고 중앙에 마스크를 올리고 UV Ozone 처리 후 현상액, HCl 및 아세톤을 이용하여 상기 산화물반도체 박막 양끝단을 에칭하여, IGZO 산화물반도체를 포함하는 채널층을 형성하였다.
단계 4: 상기 채널층상에 쉐도우 마스크(shadow mask)를 형성한 후 열 증착기(Thermal evaporator)를 이용하여 알루미늄(Al)을 약 10-6 Torr의 진공 분위기에서 열 증착 하여, 상기 채널층 양측에 각각 50nm 두께의 알루미늄(Al) 소스 전극 및 드레인 전극을 형성한 후 200 ℃로 후 열처리를 실시하여 IGZO 시냅스 트랜지스터를 제조하였다.
<실험 예 1> 주사전자현미경(SEM)을 통한 트랜지스터의 단면 관찰
본 발명의 실시 예에 따라 제조된 시냅스 트랜지스터의 채널층을 확인하기 위하여 이하의 실험을 수행하였다.
비교 예 1 및 실시 예 3에 의해 제조된 트랜지스터의 단면을 전자현미경(Scanning Electron Microscope, SEM)을 이용하여 관찰하였으며, 이의 결과를 도 3(a) 및 도 3(b)에 나타내었다.
도 3(a) 및 도 3(b)에 나타난 바와 같이, 비교 예 1에 의해 제조된 트랜지스터의 경우, Al2O3 유전체층상에 IGZO 산화물반도체만 형성된 반면, 실시 예 3에 의해 제조된 트랜지스터의 경우, Al2O3 유전체층상에 알루미늄(Al) 및 IGZO 산화물반도체를 포함하는 층이 형성된 것을 알 수 있으며, 특히 알루미늄(Al)이 입자의 형태로 형성되어 있음을 알 수 있다.
이를 통해 본 발명의 실시 예3에 의해 제조된 시냅스 트랜지스터의 경우, 알루미늄(Al) 나노 입자 및 IGZO 산화물반도체를 채널층에 포함하는 것을 알 수 있다.
<실험 예 2> AFM을 통한 트랜지스터 소자의 표면 관찰
본 발명의 실시 예에 따라 제조된 시냅스 트랜지스터의 채널층의 표면을 확인하기 위하여 이하의 실험을 수행하였다.
비교 예 1 및 실시 예 3에 의해 제조된 트랜지스터의 표면을 원자힘현미경(atomic force microscope, AFM)을 이용하여 관찰하였으며, 이의 결과를 도 4(a) 및 도 4(b)에 나타내었다.
도 4(a) 및 도 4(b)에 나타난 바와 같이, 비교 예 1에 의해 제조된 트랜지스터의 경우, 표면 거칠기 값(Ra)이 0.11nm으로 매우 매끄러운 표면을 갖는 반면, 실시 예 3에 의해 제조된 트랜지스터의 경우 표면 거칠기 값(Ra)이 1.59로, 거친 표면을 갖는 것을 알 수 있다.
이를 통해 본 발명의 실시 예 3에 의해 제조된 시냅스 트랜지스터의 경우, 보다 거친 표면을 갖는 채널층이 형성되었을 알 수 있다.
<실험 예 3> XPS를 통한 알루미늄 형태 비교
본 발명의 실시 예에 따라 제조된 시냅스 트랜지스터의 알루미늄(Al) 나노 입자의 형성여부를 확인하기 위하여 이하의 실험을 수행하였다.
비교 예 1 및 실시 예 3에 의해 제조된 트랜지스터를 엑스선 광전자 분광기(X-ray photoelectron spectroscopy, XPS)를 이용하여 알루미늄(Al) 원소의 결합 에너지를 측정하였으며, 이의 결과를 도 5에 나타내었다.
도 5에 나타난 바와 같이, 비교 예 1에 의해 제조된 트랜지스터의 경우, Al2O3 유전체층에 의해 나타난 산화물 형태의 알루미늄 신호만 확인되었다. 반면, 실시 예 3에 의해 제조된 트랜지스터의 경우 산화물 형태의 알루미늄과 함께 금속형태의 알루미늄(Al) 신호가 확인되는 것을 알 수 있다.
이를 통해, 본 발명의 실시 예 3에 의해 제조된 시냅스 트랜지스터의 경우, 알루미늄(Al) 나노 입자가 형성된 것을 알 수 있다.
<실험 예 4> 알루미늄(Al) 두께에 따른 트랜지스터 소자의 전기적 특성 비교(1)
본 발명의 실시 예에 따라 제조된 시냅스 트랜지스터의 히스테리시스(hysteresis) 특성을 확인하기 위하여 Keithley 2636B 소스 미터 반도체 측정기를 이용하여 전류-전압 특성을 측정하였다.
상기 실험으로 얻은 히스테리시스 곡선 그래프를 도 6에 나타내었으며, 상기 그래프를 통해 히스테리시스 윈도우의 크기를 비교 분석하였다.
히스테리시스 윈도우란 전압-전류 그래프에서 히스테리시스 곡선의 전압 폭(△Vth)을 의미하며, 이는 소자의 스위칭 특성을 나타낸다. 기억 소자를 작동할 때, 정보의 읽기 과정에서 유전체 캐패시터에 저장되어 있던 전하가 전압의 변화로 나타나 증폭기에 의해서 인식되기 때문에, 특히 '0'과'1'의 두 상태의 읽기 과정에서의 전압 변화가 증폭기가 감지할 수 있을 정도로 충분히 커야 한다.
도 6에 나타난 바와 같이, 비교 예 1 및 실시 예 1 내지 3에 의해 제조된 트랜지스터에서 히스테리시스 윈도우는 각각 약 200 mV, 400 mV, 600 mV 및 800 mV로 나타났다. 즉, 알루미늄(Al) 나노 입자를 포함하지 않은 트랜지스터(비교 예 1)의 경우 보다 알루미늄(Al) 나노 입자를 포함한 트랜지스터(실시 예 1 내지 3)의 경우 히스테리시스 윈도우가 큰 것을 알 수 있으며, 알루미늄(Al) 나노 입자를 포함하는 경우, 상기 알루미늄(Al) 나노 입자의 크기가 증가할수록 히스테리시스 윈도우가 커지는 것을 알 수 있다. 이는 게이트 전압 인가 시 알루미늄(Al) 나노 입자가 IGZO에 축적된 전자를 포획하거나 방출하는 역할을 수행하기 때문이다.
이를 통해, 알루미늄(Al) 나노 입자를 포함하는 경우가 그렇지 않은 경우보다 스위칭 특성이 우수하며, 또한, 알루미늄(Al) 나노 입자의 크기가 증가할수록 스위칭 특성이 우수함을 알 수 있다.
<실험 예 5> 알루미늄(Al) 두께에 따른 트랜지스터 소자의 전기적 특성 비교(2)
본 발명의 실시 예에 따라 제조된 시냅스 트랜지스터의 단일 펄스I전압(pulse amplitude) 인가 시의 PSC 특성을 확인하기 위하여 이하의 실험을 수행하였다.
비교 예 1 및 실시 예 1 내지 3에 의해 제조된 트랜지스터의 게이트 전극층으로 -5 V의 크기의 펄스 전압(pulse amplitude)를 약 100 ms동안 1개의 pulse를 인가하였으며, 이에 따라 측정된 드레인 전류 값을 도 7에 나타내었다.
도 7에 나타난 바와 같이, 비교 예 1 및 실시 예 1 내지 3에 의해 제조된 트랜지스터에서의 드레인 전류의 변화율(△ID)은 각각 약 15, 18, 20 및 53 nA로 나타났다.
이를 통해, 알루미늄(Al) 나노 입자를 포함하지 않은 트랜지스터(비교 예 1)의 경우 보다 알루미늄(Al) 나노 입자를 포함한 트랜지스터(실시 예 1 내지 3)의 경우 PSC 특성이 우수하며, 알루미늄(Al) 나노 입자를 포함하는 경우, 상기 알루미늄(Al) 나노 입자의 크기가 증가할수록 PSC 특성이 우수한 것을 알 수 있다.
<실험 예 6> 알루미늄(Al) 두께에 따른 트랜지스터 소자의 전기적 특성 비교(3)
본 발명의 실시 예에 따라 제조된 시냅스 트랜지스터의 연속 펄스I전압(pulse amplitude) 인가 시의 PSC 특성을 확인하기 위하여 이하의 실험을 수행하였다.
비교 예 1 및 실시 예 1 내지 3에 의해 제조된 트랜지스터의 게이트 전극층으로 -5 V의 크기의 펄스 전압(pulse amplitude)를 약 40 ms동안 인가하는 것을 700이상 반복하고 이에 따라 측정된 드레인 전류 값을 도 8에 나타내었다.
도 8에 나타난 바와 같이, 알루미늄(Al) 나노 입자를 포함하지 않은 트랜지스터(비교 예 1)의 경우 보다 알루미늄(Al) 나노 입자를 포함한 트랜지스터(실시 예 1 내지 3)의 경우 PSC 변화율이 컸으며, 알루미늄(Al) 나노 입자를 포함하는 경우, 상기 알루미늄(Al) 나노 입자의 크기가 증가할수록 PSC 변화율이 증가함을 알 수 있다.
연속 펄스 인가에 따른 PSC 변화율은 장기 기억 저장 능력을 나타내며, 즉, PSC 변화율이 클수록 장기기억 특성이 우수한 것을 나타낸다. 이에, 알루미늄(Al) 나노 입자를 포함하지 않은 트랜지스터(비교 예 1)의 경우 보다 알루미늄(Al) 나노 입자를 포함한 트랜지스터(실시 예 1 내지 3)의 경우 장기기억 특성이 우수하며, 알루미늄(Al) 나노 입자를 포함하는 경우, 상기 알루미늄(Al) 나노 입자의 크기가 증가할수록 장기기억 특성이 우수한 것을 알 수 있다.
<실험 예 7> 알루미늄(Al) 증착 두께에 따른 알루미늄(Al) 나노 입자의 크기 비교
알루미늄(Al) 증착 두께에 따른 알루미늄(Al) 나노 입자의 크기를 확인하기 위하여, 실시 예 1 내지 5에 의해 제조된 시냅스 트랜지스터의 단면을 투과전자현미경(TEM)을 통해 관찰하였으며, 그 결과를 하기 표 1에 나타내었다.
알루미늄(Al) 증착 두께 알루미늄(Al) 나노 입자의 평균 장 반경
실시 예 1 2 21
실시 예 2 4 32
실시 예 3 6 41
실시 예 4 8 50
실시 예 5 10 -
상기 표 1에 나타낸 바와 같이, 알루미늄(Al)을 각각 2, 4, 6 및 8 nm의 두께로 증착했을 때 형성된 알루미늄 나노 입자의 평균 장반경은 각각 21, 32, 41 및 50 nm임을 알 수 있으며, 알루미늄(Al)을 10 nm로 증착했을 경우는 나노 입자끼리 서로 응집(agglomeration)되어 실질적으로 입자의 형태를 띄지 않았다.
이에, 본 발명의 실시 예에 따른 시냅스 트랜지스터를 제조할 경우, 2 내지 8 nm의 두께로 알루미늄(Al)을 증착 하는 것이 보다 바람직할 수 있다.

Claims (10)

  1. 게이트 전극층;
    상기 게이트 전극층상에 위치하는 유전체층;
    상기 유전체층상에 위치하며, 알루미늄(Al) 나노 입자 및 산화물반도체를 포함하는 채널층; 및
    상기 유전체층 및 채널층과 접하도록 위치하며, 서로 이격되어 있는 소스 전극 및 드레인 전극; 을 포함하는 시냅스 트랜지스터.
  2. 제1항에 있어서,
    상기 알루미늄(Al) 나노 입자는 평균 20 내지 50 nm의 장반경을 갖는 것을 특징으로 하는 시냅스 트랜지스터.
  3. 제1항에 있어서,
    상기 알루미늄(Al) 나노 입자는 상기 유전체와 접하도록 위치하는 것을 특징으로 하는 시냅스 트랜지스터.
  4. 제1항에 있어서,
    상기 산화물반도체 및 상기 알루미늄(Al) 나노 입자는 상기 유전체와 접하도록 위치하는 것을 특징으로 하는 시냅스 트랜지스터.
  5. 제1항에 있어서,
    상기 산화물반도체는 20 내지 50 nm의 두께를 갖는 것을 특징으로 하는 시냅스 트랜지스터.
  6. 제1항에 있어서,
    상기 산화물 반도체는 IGZO(Indium Gallium Zinc Oxide)인 것을 특징으로 하는 시냅스 트랜지스터.
  7. 게이트 전극층을 준비하는 단계;
    상기 게이트 전극층 상에 유전체층을 형성하는 단계;
    상기 유전체층상에 알루미늄(Al)을 증착 하여 알루미늄(Al) 나노 입자를 형성하는 단계;
    상기 알루미늄(Al) 나노 입자상에 산화물반도체 박막을 형성한 후, 포토리소그라피 공정을 통해 알루미늄(Al) 나노 입자 및 산화물반도체를 포함하는 채널층을 형성하는 단계; 및
    상기 채널층과 접하면서 서로 이격되도록 소스 전극 및 드레인 전극을 형성하는 단계; 를 포함하는 시냅스 트랜지스터의 제조방법.
  8. 제7항에 있어서,
    상기 알루미늄(Al)은 2 내지 8 nm의 두께로 증착 하는 것을 특징으로 하는 시냅스 트랜지스터의 제조방법.
  9. 제7항에 있어서,
    상기 산화물반도체 박막은 20 내지 50 nm의 두께로 형성하는 것을 특징으로 하는 시냅스 트랜지스터의 제조방법.
  10. 제7항에 있어서,
    상기 산화물 반도체는 IGZO(Indium gallium zinc oxide)인 것을 특징으로 하는 시냅스 트랜지스터의 제조방법.
KR1020190014668A 2019-02-08 2019-02-08 시냅스 트랜지스터 및 이의 제조방법 KR102170605B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190014668A KR102170605B1 (ko) 2019-02-08 2019-02-08 시냅스 트랜지스터 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190014668A KR102170605B1 (ko) 2019-02-08 2019-02-08 시냅스 트랜지스터 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20200103139A true KR20200103139A (ko) 2020-09-02
KR102170605B1 KR102170605B1 (ko) 2020-10-27

Family

ID=72450055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190014668A KR102170605B1 (ko) 2019-02-08 2019-02-08 시냅스 트랜지스터 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102170605B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035953A (zh) * 2021-02-08 2021-06-25 清华大学 一种无机耐高温突触晶体管及其制备方法
KR102330851B1 (ko) * 2020-09-08 2021-11-24 국민대학교산학협력단 시냅틱 트랜지스터 및 이의 제조 방법
CN113964221A (zh) * 2021-10-12 2022-01-21 闽都创新实验室 一种电子突触器件及其制作方法
KR20220050559A (ko) * 2020-10-16 2022-04-25 포항공과대학교 산학협력단 광학 시냅스 소자 및 그 제조방법
KR20230016950A (ko) * 2021-07-27 2023-02-03 충북대학교 산학협력단 산화물 이중 층 기반 ｉｇｚｏ 멤트랜지스터 및 이의 제조방법
KR20230026276A (ko) * 2021-08-17 2023-02-24 서울대학교산학협력단 3차원 시냅스 소자 스택 및 이를 이용한 3차원 적층형 시냅스 어레이 및 3차원 시냅스 소자 스택의 제조 방법
KR20240061917A (ko) 2022-11-01 2024-05-08 부산대학교 산학협력단 박막 트랜지스터 기반 snn의 회로적 구조
CN118159106A (zh) * 2024-03-13 2024-06-07 天津大学 一种基于无机/有机异质介电层的感存算一体晶体管器件及其制备方法
US12132110B2 (en) 2020-09-08 2024-10-29 Kookmin University Industry Academy Cooperation Foundation Synaptic transistor with long-term and short-term memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법
KR20140144388A (ko) * 2013-06-10 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR20150079528A (ko) * 2009-06-30 2015-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20180115995A (ko) 2017-04-14 2018-10-24 명지대학교 산학협력단 멤캐패시터를 이용한 트랜지스터 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150079528A (ko) * 2009-06-30 2015-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법
KR20140144388A (ko) * 2013-06-10 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR20180115995A (ko) 2017-04-14 2018-10-24 명지대학교 산학협력단 멤캐패시터를 이용한 트랜지스터 소자 및 그 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102330851B1 (ko) * 2020-09-08 2021-11-24 국민대학교산학협력단 시냅틱 트랜지스터 및 이의 제조 방법
US12132110B2 (en) 2020-09-08 2024-10-29 Kookmin University Industry Academy Cooperation Foundation Synaptic transistor with long-term and short-term memory
KR20220050559A (ko) * 2020-10-16 2022-04-25 포항공과대학교 산학협력단 광학 시냅스 소자 및 그 제조방법
CN113035953A (zh) * 2021-02-08 2021-06-25 清华大学 一种无机耐高温突触晶体管及其制备方法
KR20230016950A (ko) * 2021-07-27 2023-02-03 충북대학교 산학협력단 산화물 이중 층 기반 ｉｇｚｏ 멤트랜지스터 및 이의 제조방법
KR20230026276A (ko) * 2021-08-17 2023-02-24 서울대학교산학협력단 3차원 시냅스 소자 스택 및 이를 이용한 3차원 적층형 시냅스 어레이 및 3차원 시냅스 소자 스택의 제조 방법
CN113964221A (zh) * 2021-10-12 2022-01-21 闽都创新实验室 一种电子突触器件及其制作方法
CN113964221B (zh) * 2021-10-12 2023-09-05 闽都创新实验室 一种电子突触器件及其制作方法
KR20240061917A (ko) 2022-11-01 2024-05-08 부산대학교 산학협력단 박막 트랜지스터 기반 snn의 회로적 구조
CN118159106A (zh) * 2024-03-13 2024-06-07 天津大学 一种基于无机/有机异质介电层的感存算一体晶体管器件及其制备方法

Also Published As

Publication number Publication date
KR102170605B1 (ko) 2020-10-27

Similar Documents

Publication Publication Date Title
KR102170605B1 (ko) 시냅스 트랜지스터 및 이의 제조방법
US20210098611A1 (en) Dual-gated memtransistor crossbar array, fabricating methods and applications of same
Baek et al. Ferroelectric field‐effect‐transistor integrated with ferroelectrics heterostructure
CN110518117B (zh) 一种二维材料异质结的忆阻器及其制备方法
US20060231889A1 (en) Two-terminal solid-state memory device and two-terminal flexible memory device based on nanocrystals or nanoparticles
US9147615B2 (en) Ambipolar synaptic devices
KR20180029559A (ko) 금속 나노시트 기반의 시냅스 트랜지스터 및 이의 제조방법
KR102167125B1 (ko) 크로스바 메모리 구조를 이용한 뉴로모픽 소자
Praveen et al. Top electrode dependent resistive switching in M/ZnO/ITO memristors, M= Al, ITO, Cu, and Au
CN109659434B (zh) 忆阻器及其制作方法
US20150236029A1 (en) Junction field-effect floating gate quantum dot memory switch
Park et al. Programmable synapse‐like MoS2 field‐effect transistors phase‐engineered by dynamic lithium ion modulation
Bégon-Lours et al. Analog resistive switching in BEOL, ferroelectric synaptic weights
Park et al. A pentagonal 2D layered PdSe 2-based synaptic device with a graphene floating gate
KR20240010269A (ko) 시냅스 소자 및 이의 제조 방법
CN112447831B (zh) 提升铁电晶体管性能的器件结构及制备方法
Saini et al. Resistive switching behavior of TiO2/(PVP: MoS2) nanocomposite bilayer hybrid RRAM
Park et al. Ferroelectric tunnel junctions: promise, achievements and challenges
KR20210084398A (ko) 멤리스터 소자 및 이의 제조방법
KR102473622B1 (ko) 뉴로모픽 컴퓨팅 시스템에 사용되는 플래시 메모리 장치
CN113013257A (zh) 一种无隧穿氧化层的纳米线型突触晶体管及其制备方法
KR100744959B1 (ko) 유기 반도체 소자 및 그 제작 방법
Dayal et al. Correlation between oxygen vacancies and neuromorphic properties of pulsed laser-deposited bismuth iron oxide artificial synapses
JP2020087937A (ja) 電子デバイス、及び、集積回路
Park Non-volatile Ferroelectric Memory Transistors Using PVDF and P (VDF-TrFE) Thin Films

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant