CN115084363A

CN115084363A - 一种铁电半导体结型神经形态忆阻器件及其制备方法

Info

Publication number: CN115084363A
Application number: CN202210609606.XA
Authority: CN
Inventors: 王天宇; 孟佳琳; 何振宇; 陈琳; 孙清清; 张卫
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2022-05-31
Filing date: 2022-05-31
Publication date: 2022-09-20

Abstract

本发明公开一种铁电半导体结型神经形态忆阻器件及其制备方法。该铁电半导体结型神经形态忆阻器件包括：衬底，其为高掺杂硅片；阻挡层，形成在衬底上，设有凹槽，使底部的高掺杂硅片露出作为底电极；铁电层，形成在凹槽中，与底电极相接触；顶电极，形成在铁电层上，其延伸方向与底电极的延伸方向正交，通过调节施加在顶电极的电压的大小和正负，实现神经形态计算中所需的电导权重逐级调节过程：在顶电极施加正向电压时，铁电层中的铁电畴极化方向翻转向下，器件处于低电阻的状态；施加较小的正向电压时，铁电层中铁电畴发生不完全翻转，器件处于中间电阻状态；施加负向电压时，铁电层中的铁电畴极化方向发生翻转，器件处于高电阻的状态。

Description

一种铁电半导体结型神经形态忆阻器件及其制备方法

技术领域

本发明涉及半导体技术领域，具体涉及一种铁电半导体结型神经形态忆阻器件及其制备方法。

背景技术

新兴的非易失性存储器件在下一代存储与计算系统中扮演着重要角色，包括阻变存储器、相变存储器、铁电存储器等。然而，低功耗、高密度的需求对新型存储器提出了更高的要求。其中，阻变存储器和相变存储器面临着功能材料的缺陷导致的工作电流较大的问题，功耗难以得到进一步降低。传统的铁电存储器需要较厚的铁电层，限制了器件尺寸的进一步微缩与集成。因此，开发不依赖于电流和缺陷进行工作的新型高性能小尺寸存储器刻不容缓。

铁电半导体结型忆阻器可以利用铁电畴翻转实现器件电导的调节，整个工作过程无需依靠缺陷调节。通过控制铁电层的薄膜质量，使得薄膜中几乎没有缺陷的存在，工作电流可以控制在较低的范围内同时具有优异的开关比，对于存储器功耗的降低具有天然的优势。另一方面，神经形态电子同时具有存储与计算的能力，可以避免信息在存储单元与计算单元之间频繁的读取和移动，可以从结构上降低系统的功耗。因此，利用铁电半导体结型忆阻器实现神经形态计算，在低功耗计算方面具有明显优势。

随着摩尔定律的发展，电子器件的尺寸不断向亚纳米级(sub-nm)靠近，而传统的硅半导体材料面临着短沟道效应与载流子迁移率降低等问题，需要研究新型材料解决相关问题。二维材料作为一种新型半导体材料，仅有几个原子层的厚度，便可展现出优异的半导体特性，具有应用于下一代集成电路系统的潜力。为了构建下一代铁电半导体结型忆阻器，需要采用纳米厚度的二维铁电薄膜作为功能层。

发明内容

本发明公开一种铁电半导体结型神经形态忆阻器件，包括：衬底，其为高掺杂硅片；阻挡层，形成在所述衬底上，设有凹槽，使底部的高掺杂硅片露出作为底电极；铁电层，形成在所述凹槽中，与所述底电极相接触；顶电极，形成在所述铁电层上，其延伸方向与所述底电极的延伸方向正交，通过调节施加在所述顶电极的电压的大小和正负，实现神经形态计算中所需的电导权重逐级调节过程：在所述顶电极施加正电压时，所述铁电层中的铁电畴极化方向翻转向下，器件处于低电阻的状态；施加较小的正电压时，所述铁电层中铁电畴发生不完全翻转，器件处于中间电阻状态；施加负电压时，所述铁电层中的铁电畴极化方向发生翻转，器件处于高电阻的状态。

本发明的铁电半导体结型神经形态忆阻器件中，优选为，所述铁电层为In₂Se₃铁电薄膜。

本发明的铁电半导体结型神经形态忆阻器件中，优选为，所述铁电层的上表面与所述阻挡层的上表面齐平。

本发明的铁电半导体结型神经形态忆阻器件中，优选为，所述铁电层的厚度为1nm～20nm。

本发明的铁电半导体结型神经形态忆阻器件中，优选为，所述底电极，包括相互连接的第一接触区和第一测试区，所述第一接触区用于与铁电层的接触，所述第一测试区用于扎针测试；所述顶电极，包括相互连接的第二接触区和第二测试区，所述第二接触区用于与铁电层的接触，所述第二测试区用于针扎测试。

本发明还公开一种铁电半导体结型神经形态忆阻器件制备方法，包括以下步骤：在高掺杂硅片衬底上形成阻挡层；对所述阻挡层进行光刻、刻蚀形成凹槽，使凹槽底部的高掺杂硅片衬底表面露出，作为底电极；利用机械剥离的方法形成铁电层，并将其转移至所述凹槽中，使铁电层与所述底电极相接触；在所述铁电层上形成顶电极，使所述顶电极的延伸方向与所述底电极的延伸方向正交，通过调节施加在所述顶电极的电压的大小和正负，实现神经形态计算中所需的电导权重逐级调节过程：在所述顶电极施加正电压时，所述铁电层中的铁电畴极化方向翻转向下，器件处于低电阻的状态；施加较小的正电压时，所述铁电层中铁电畴发生不完全翻转，器件处于中间电阻状态；施加负电压时，所述铁电层中的铁电畴极化方向发生翻转，器件处于高电阻的状态。

本发明的铁电半导体结型神经形态忆阻器件制备方法中，优选为，所述铁电层为In₂Se₃铁电薄膜。

本发明的铁电半导体结型神经形态忆阻器件制备方法中，优选为，所述铁电层的上表面与所述阻挡层的上表面齐平。

本发明的铁电半导体结型神经形态忆阻器件制备方法中，优选为，所述铁电层的厚度为1nm～20nm。

有益效果：

(1)构建的铁电半导体型忆阻器可以打破传统的空位缺陷型忆阻器的工作机制，利用铁电畴的极化翻转实现低功耗存储功能，在功耗降低方面具有天然的优势。

(2)采用二维层状In₂Se₃铁电材料作为功能层，能在纳米尺寸甚至亚纳米级尺寸下进行工作，提高了器件的集成能力，为高密度小尺寸的神经形态忆阻器的发展提供了可能。

(3)从多方面实现功耗的降低，一方面从器件自身的工作机制出发，依靠铁电半导体结的极化翻转实现，另一方面从电路的工作模式出发，构建了存算一体的神经形态计算模式，无需数据在存储单元与计算单元间频繁移动，全方位地对器件的功耗进行改进优化。

附图说明

图1是铁电半导体结型神经形态忆阻器件制备方法流程图。

图2～图5是铁电半导体结型神经形态忆阻器件制备方法各阶段的结构示意图。

图6是铁电半导体结型神经形态忆阻器件结构俯视图。

图7是铁电半导体结型神经形态忆阻器件工作原理示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。

图1是铁电半导体结型神经形态忆阻器件制备方法流程图。如图1所示，铁电半导体结型神经形态忆阻器件制备方法包括以下步骤：

在步骤S1中，准备4英寸的p型高掺硅片(掺硼，R<0.005Ω·cm)用作铁电半导体结型忆阻器件的衬底100。

在步骤S2中，利用磁控溅射法生长10nm厚的SiO₂薄膜作为阻挡层101，如图2所示。溅射功率为90W，腔室气压为5mTorr，通入气体为氩气和氧气，Ar/O的气流量比例控制在30:12。阻挡层材料还可以是Al₂O₃，Si₃N₄等；生长工艺优选为磁控溅射法，可选范围为磁控溅射法、原子层沉积法、等离子增强化学的气相沉积法等；通入气体流量优选为Ar:O＝30:12，范围可取30:4、30:8、30:12、30:16等。

在步骤S3中，利用EBL电子束曝光系统定义底电极的工作区域，包括相互连接的第一接触区和第一测试区，第一接触区用于与铁电层的接触，第一测试区用于扎针测试区域。将非工作区域用光刻胶进行保护。优选地，第一接触区呈矩形，长度优选为8μm、10μm等，宽度优选为1μm、2μm、3μm、4μm等；第一测试区呈正方形，边长可取60μm、70μm、80μm、90μm、100μm等；

利用RIE刻蚀系统对光刻胶未保护区域进行刻蚀，采用SF₆作为刻蚀气体，腔体压强控制在5Pa～20Pa，功率控制在100W～250W，刻蚀时间20s～50s。在阻挡层101上刻蚀出深度约为10nm的凹槽，使凹槽底部的高掺杂硅衬底100的表面露出，作为底电极，如图3所示。刻蚀气体还可以是CF₄，CF₃H，BCl₂等含氟或氯基的气体。

在室温下利用丙酮对样品浸泡0.5小时～3小时，以去除起到保护作用的光刻胶，随后利用乙醇和水清洗干净样品，利用氮气枪吹干样品。

在步骤S4中，利用机械剥离的方法获得10nm厚的In₂Se₃铁电薄膜，随后将In₂Se₃铁电薄膜转移至底电极的第一接触区上作为铁电层102，并使之与底电极相接触。本实施例中铁电层的厚度优选为10nm，从而使得铁电层上表面与阻挡层上表面齐平，如图4所示。但是本发明不限定于此，铁电层的厚度可取1nm～20nm。

在步骤S5中，如图5和图6所示，利用电子束曝光系统定义顶电极的工作区域，使顶电极的延伸方向与底电极的延伸方向正交。顶电极区域同样分为2个部分，包括相互连接的第二接触区和第二测试区，第二接触区用于与铁电层的接触，第二测试区用于针扎测试。第二接触区呈矩形，长度优选为8μm、10μm等，宽度优选为1μm、2μm、3μm、4μm等；第二测试区呈正方形，边长可取60μm、70μm、80μm、90μm、100μm等；

利用电子束蒸发在定义的顶电极区域生长30nm～100nm厚的Al，形成顶电极103。顶电极的材料也可以是Au、Pt、Pd、Ni、Co等。然后将多余的光刻胶利用丙酮去除，获得铁电半导体结型忆阻器件。

如图5所示，铁电半导体结型神经形态忆阻器件包括：衬底100，其为高掺杂硅片；阻挡层101，形成在衬底100上，设有凹槽，使底部的高掺杂硅片100露出作为底电极；铁电层102，形成在凹槽中，与底电极相接触；顶电极103，形成在铁电层102上，其延伸方向与底电极的延伸方向正交，

通过调节施加的电压大小，可以实现神经形态计算中所需的电导权重逐级调节过程，为器件应用于神经形态计算奠定了基础。具体工作机理如下：

如图7所示，借助In₂Se₃材料的铁电特性，在顶电极施加正向电压时，铁电层中的铁电畴极化方向翻转向下，器件处于低电阻的状态；在顶电极施加较小的正向电压时，铁电层中铁电畴发生不完全翻转，器件处于中间电阻状态；在顶电极施加负向电压时，铁电层中的铁电畴极化方向发生翻转，器件处于高电阻的状态。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims

1.一种铁电半导体结型神经形态忆阻器件，其特征在于，

包括：

衬底，其为高掺杂硅片；

阻挡层，形成在所述衬底上，设有凹槽，使底部的高掺杂硅片露出作为底电极；

铁电层，形成在所述凹槽中，与所述底电极相接触；

顶电极，形成在所述铁电层上，其延伸方向与所述底电极的延伸方向正交，

通过调节施加在所述顶电极的电压的大小和正负，实现神经形态计算中所需的电导权重逐级调节过程：在所述顶电极施加正电压时，所述铁电层中的铁电畴极化方向翻转向下，器件处于低电阻的状态；施加较小的正电压时，所述铁电层中铁电畴发生不完全翻转，器件处于中间电阻状态；施加负电压时，所述铁电层中的铁电畴极化方向发生翻转，器件处于高电阻的状态。

2.根据权利要求1所述的铁电半导体结型神经形态忆阻器件，其特征在于，

所述铁电层为In₂Se₃铁电薄膜。

3.根据权利要求1所述的铁电半导体结型神经形态忆阻器件，其特征在于，

所述铁电层的上表面与所述阻挡层的上表面齐平。

4.根据权利要求1所述的铁电半导体结型神经形态忆阻器件，其特征在于，

所述铁电层的厚度为1nm～20nm。

5.根据权利要求1所述的铁电半导体结型神经形态忆阻器件，其特征在于，

所述底电极，包括相互连接的第一接触区和第一测试区，所述第一接触区用于与铁电层的接触，所述第一测试区用于扎针测试；所述顶电极，包括相互连接的第二接触区和第二测试区，所述第二接触区用于与铁电层的接触，所述第二测试区用于针扎测试。

6.一种铁电半导体结型神经形态忆阻器件制备方法，其特征在于，

包括以下步骤：

在高掺杂硅片衬底上形成阻挡层；

对所述阻挡层进行光刻、刻蚀形成凹槽，使凹槽底部的高掺杂硅片衬底表面露出，作为底电极；

利用机械剥离的方法形成铁电层，并将其转移至所述凹槽中，使铁电层与所述底电极相接触；

在所述铁电层上形成顶电极，使所述顶电极的延伸方向与所述底电极的延伸方向正交，

7.根据权利要求6所述的铁电半导体结型神经形态忆阻器件制备方法，其特征在于，

所述铁电层为In₂Se₃铁电薄膜。

8.根据权利要求6所述的铁电半导体结型神经形态忆阻器件制备方法，其特征在于，

所述铁电层的上表面与所述阻挡层的上表面齐平。

9.根据权利要求6所述的铁电半导体结型神经形态忆阻器件制备方法，其特征在于，

所述铁电层的厚度为1nm～20nm。