CN1870291A - 异质结双极晶体管及其制造方法 - Google Patents

异质结双极晶体管及其制造方法 Download PDF

Info

Publication number
CN1870291A
CN1870291A CNA200610074156XA CN200610074156A CN1870291A CN 1870291 A CN1870291 A CN 1870291A CN A200610074156X A CNA200610074156X A CN A200610074156XA CN 200610074156 A CN200610074156 A CN 200610074156A CN 1870291 A CN1870291 A CN 1870291A
Authority
CN
China
Prior art keywords
base
bipolar transistor
layer
heterojunction bipolar
collector layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200610074156XA
Other languages
English (en)
Inventor
村山启一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1870291A publication Critical patent/CN1870291A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明揭示一种异质结双极晶体管及其制造方法，对外部基极区下的集电极区进行离子注入，并且在其上部的外部基极区上设置电容膜(110)。

Description

异质结双极晶体管及其制造方法
技术领域
本发明涉及用作高频模拟元件的异质结双极晶体管及异质结双极晶体管的制造方法。
背景技术
在发射极中采用带隙大的半导体的异质结双极晶体管(Hetero-junctionBipolar Transistor：HBT)作为便携电话等中用的高频模拟元件已付诸实用。尤其是发射极采用InGaP的InGaP/GaAs HBT，其温度依赖性小，作为高可靠性器件，预计其使用方法今后越来越多。
近年来，InGaP的InGaP/GaAs类HBT的用途扩大，即使限于便携电话发送放大器，也在研究不仅作为已有CDMA制式的终端发送部功率器件、而且作为GSM制式的该器件付诸实用。
将已有的HBT用作高输出晶体管时，将HBT作为1个单元并联5个～100个左右的HBT。然而，由于工作状态偏差、热分布偏差等，多个HBT中温度升高的程度产生差异。这时，温度高的HBT的发射极电流增大，进而使温度升高，最后发生热失控并损坏。输出越大，这种趋势越显著，在面向输出大的GSM的HBT中，尤其成问题。
作为一般应对措施，采取在各HBT的基极输入端子配置稳流电阻以改善工作均匀性的手段。
然而，单纯配置稳流电阻时，由于高频输入信号通过稳流电阻，高频特性降低。
作为其应对措施，有例如美国专利第5,608,353号说明书中公开的方法：在每一HBT单元形成仅RF输入通过的电容(MIM电容)，利用高频输入信号通过电容输入，使高频特性不降低。
然而，作为此方法的另一问题，可举出：使用的MIM电容的面积大，而且需要复杂的布局，使芯片面积显著增大。
将SiN＝200nm用作普通MIM电容膜时，对发射极规模为120μm2的HBT形成规模为100×100μm左右的电容。
作为对此课题已有的一种解决方法，有例如日本国专利公开2004-111941号公报公开的方法：利用HBT内部具有C、R的结构，改善抗破坏性。下面，简单说明此方法。
这种双极晶体管，包含具有本征基极区和外部基极区的第1半导体层、形成在第1半导体层上并且位于本征基极区上的部分为发射极区的第2半导体层、在第1半导体层的外部基极区上形成的电容膜、以及在第1半导体层上一部分形成在电容膜上并且另一部分连接外部基极区的基极。根据这种结构，输入到基极的高频输入信号通过电容膜到达本征基极区，因而外部基极区的电阻不造成输入信号高频特性变差。由于直流通过外部基极区到达本征基极区，能设计成对直流的电阻大。因此，将基极电阻用作稳流电阻，能使双极晶体管的热稳定性提高。
然而，作为上述具有C、R的结构的课题，可列举：由于在外部基极区形成电容膜和稳流电阻，随着外部基极区面积增大，基极-集电极间电容(Cbc)也增大。
已有技术中，为了输入成高频特性无损耗，将InGaP电容膜取为30nm，介电常数取为11.8时，电容膜面积需要与HBT实质上相同的面积。然而，电容膜的下面存在基极-集电极间电容(Cbc)，所以将HBT部的本征基极区和电容部的外部基极区的面积加在一起，则Cbc倍增。结果，高频特性的指标fmax降低。
下面的公式给出fmax，供参考。
fmax＝(ft/8πCbcRb)1/2
为了解决上述问题，本发明目的在于：既抑制芯片面积增加和高频特性变差，又提高热稳定性，提高抗破坏性。
发明内容
为了达到上述目的，本发明的异质结双极晶体管，在衬底上叠积半导体层而形成，包括：构成部分包含在所述衬底上形成的第1导电型子集电极层、在所述子集电极层上形成的第1导电型集电极层、形成在所述集电极层上并由本征基极区和外部基极区构成的第2导电型基极层、在所述本征基极区上形成的第1导电型发射极层、在所述外部基极区上形成的电容膜、在所述电容膜上形成的上部电极、以及在所述外部基极区上形成的第1基极，并且离子注入所述电容膜的下层的所述子集电极层与所述集电极层。
又，利用离子注入，使所述电容膜的下层的子集电极层与所述集电极层电绝缘。
又为，将所述第1基极形成在离开所述外部基极区的与所述本征基极区的边界一定距离的区域。
又为，在所述外部基极区的与本征基极区的边界附近形成第2基极区，而且在所述第1基极与所述第2基极之间形成所述电容膜。
又为，所述第2基极的下层是非离子注入区。
又为，所述电容膜是第1导电型半导体材料。
又为，所述电容膜将所述发射极层形成得直到所述外部基极区。
又为，所述电容膜是InGaP、AlGaAs。
又为，所述上部电极是对所述发射极层形成肖特基接触的金属。
本发明的异质结双极晶体管的制造方法，在衬底上叠积半导体层而形成异质结双极晶体管，包括以下工序：在所述衬底形成第1导电型子集电极层的工序、在所述子集电极层上形成第1导电型集电极层的工序、在所述集电极层上形成用本征基极区和外部基极区构成的第2导电型基极层的工序、在所述本征基极区上形成第1导电型发射极层的工序、在所述外部基极区上形成电容膜的工序、离子注入所述电容膜的下层的所述子集电极层和所述集电极层的工序、在所述电容膜上形成上部电极的工序、以及在所述外部基极区上形成第1基极的工序。
又为，至少包含离子注入的类型为He或H离子、且加速电压大于等于200keV的离子注入。
又为，包含在所述外部基极区的与本征基极区的边界附近形成第2基极区的工序。
又为，在未离子注入的基极区形成第2基极。
又为，所述发射极层是InGaP、AlGaAs，并且用选择性蚀刻，进行形成所述发射极层的工序。
又为，用Pt或Pd形成所述第1基极和第2基极，并且用热扩散，使其从所述电容膜上扩散到基极层。
又为，将对所述发射极层形成肖特基接触的金属，用作所述上部电极。
附图说明
图1是示出本发明的异质结双极晶体管的结构的图。
图2是示出本发明的异质结双极晶体管的制造方法的工序剖视图。
具体实施方式
用图1、图2详细说明本发明的异质结双极晶体管的实施方式。
图1是示出本发明的异质结双极晶体管的结构的图，图1A示出俯视图，图1B示出图1A的俯视图的A-A’剖视图。图2是示出本发明的异质结双极晶体管的制造方法的工序剖视图，截面位置与图1相同。
如图1所示，异质结双极晶体管基本结构为：在半绝缘性GaAs衬底101上，依次叠积高浓度掺入n型杂质的n+型GaAs子集电极层102、由按低浓度n型掺杂的GaAs组成的500nm的集电极层103、p型掺杂的厚度100nm的GaAs基极层104、按n型掺入杂质的膜厚30nm的In成分比为约48％的In0.48GaP发射极层105。
而且，在发射极层105上，形成按n型掺杂的膜厚200nm的GaAs发射极间隙层106、按n型掺杂的膜厚100nm的InGaAs发射极接触层107。这些叠层结构在子集电极层102上形成2级凸部。
这里，基极层104中存在发射极层105、发射极间隙层106、发射极接触层107的区域，是作为本征基极区对晶体管工作有贡献的区域，其它区域是不作为基极起作用的外部基极区。
外部基极区中，将区域303上形成的发射极层105作为电容膜110，形成电容膜的上部电极202，并且在其它区域的远离本征区的区域304形成第1基极201，使其从发射极层105上扩散到基极层104。
利用离子注入，使区域303、区域304之下的集电极层103与子集电极层102高电阻化或者绝缘。因此，区域303和区域304不作为基极-集电极间电容进行贡献，所以不使高频特性降低。
在电容膜110的上部电极202形成Mo、W、WSi等的、对作为电容膜110的InGaP的接触电阻高的金属，并形成肖特基结。
第1基极201通过使Pt或Pd等从作为发射极层105的InGaP上热扩散，保持欧姆接触。
在作为发射极接触层107的InGaAs上形成作为发射极的WSi204。
去除发射极层105和基极层104，使本征基极区和外部基极区留下。
利用离子注入，使作为HBT起作用的本征区以外的区域的集电极层103、子集电极层102绝缘或者高电阻化。
在外部基极区中将集电极层103和子集电极层102绝缘的区域301形成电容膜110和第1基极201，在外部基极区中不将集电极层103与子集电极层102绝缘的区域302形成第2基极203。
又，在不将集电极层103与子集电极层102绝缘的区域302，形成本征基极区和集电极205。
将从上部电极202输入的高频输入信号通过电容膜110输入到本征基极区，因而无外部基极区的电阻造成高频特性变差，而且通过从第1基极201输入直流，可将外部基极电阻用作稳流电阻，所以能使热稳定性提高。
又，由于利用离子注入，将外部基极区下面的子集电极层102绝缘，因此基极-集电极间寄生电容不增大，高频特性不降低。
通过在本征基极区与电容膜之间形成第2基极203，可减小本征区中的基极电阻。这时，最好第2基极区203下面不进行离子注入。由此，使本征区的基极电阻不增大。
用作为发射极层105的InGaP和AlGaAs形成电容膜110，电容膜110的上部电极202采用对InGaP、AlGaAs形成肖特基结的金属，从而可将发射极层用作电容膜。这时，InGaP或AlGaAs为30nm～50nm薄膜，因而可用非常小的面积形成电容膜110。InGaP可作选择蚀刻，所以作为电容膜，批量生产性良好，是个优点。
作为优点，还可举出通过离子注入能使基极层104高电阻化，所以能减小稳流电阻的面积。
利用多级注入等技术，还可控制基极层电阻。
本发明的实施方式中虽然形成第2基极203，但也可没有第2基极层。
将第2基极203下面的集电极层103、子集电极层102作为非绝缘的区域，但也可在利用离子注入加以绝缘的外部基极区的与本征基极区的边界附近形成第2基极203。
将InGaP用作发射极层，但也可用AlGaAs等其它半导体材料。此外，膜厚等数值也不限定发明范围。
下面，用图1、图2示出本发明异质结双极晶体管的制造方法。
首先，在半绝缘性GaAs衬底101上，依次叠积高浓度掺入n型杂质的n+型GaAs子集电极层102、由按低浓度n型掺杂的GaAs组成的500nm的集电极层103、p型掺杂的厚度100nm的GaAs基极层104、按n型掺入杂质的膜厚30nm的In成分比为约48％的In0.48GaP发射极层105。
而且，在发射极层105上叠积按n型掺杂的膜厚200nm的GaAs发射极间隙层106、按n型掺杂的膜厚100nm的InGaAs发射极接触层107。
对上面的结构，本发明首先在图2A中，利用全面蒸度形成Wsi204，作为发射极金属。
接着，在图2B中，用光刻制板技术和干蚀刻技术蚀刻成为异质结双极晶体管的发射极区的部分以外的发射极(即WSi204)，进而用湿蚀刻技术，去除暴露的发射极接触层107、发射极间隙层106。
这里，将H3PO4∶H2O2∶H2O＝4∶1∶45的混合液用作湿蚀刻液进行GaAs的蚀刻，但此蚀刻液的GaAs对InGaP的选择比为实质上无限大，因而能精度非常高地控制InGaP的残留膜。
接着，在图2C中，形成另一掩模图案，对本征晶体管区以外的区域303进行离子注入，使该部分的集电极层103、子集电极层102电绝缘。
该工序兼作晶体管间的元件分离和电容膜下面的集电极层103、子集电极层102的分离。
注入条件按例如将He离子或H离子以剂量6E13、加速电压大于等于200KeV(例如250KeV)，进行注入。
接着，在图2D中，利用蚀刻，去除本征基极区和外部基极区以外的基极层104、发射极层105和集电极层103。
接着，在图2E中，在外部基极区中远离本征基极区的部分和靠近本征基极区的部分，同时形成第1基极201和第2基极203。这时，采取的方法为：形成Pt/Ti/Pt/Au＝30/50/50/100nm，作为基极，并且利用热扩散，以作为发射极层105的InGaP为中介保持与下面的基极层104接触。
在将子集电极层102绝缘的区域301形成第1基极201，在不将子集电极层102绝缘的区域302形成第2基极203。
接着，在图2F中，外部基极区的第1基极201与第2基极203之间形成作为电容膜的上部电极202的Mo/Ti/Au电极。
Mo是对InGaP形成肖特基接触的金属，因而发射极层的InGaP作为电容膜110起作用。
本实施方式中使用Mo，但只要是对InGaP的肖特基接触金属，则不限于此，例如使用W或WSi等也能取得相同的效果。
接着，在图2G中，省略进一步详细的工序说明，但通过在子集电极层102形成集电极层的工序、形成p-SiN的工序、对HBT的发射极、基极、各电极部和电容上部电极上的绝缘膜进行开口的工序、以及从各电极引出布线的工序后，完成HBT。
利用上述工序，能用小面积制造高频特性良好而且热稳定性良好的异质结双极晶体管。
作为离子注入，虽然用加速电压250KeV注入He离子，但也可用于通过进行低加速电压的B离子注入的2级注入，调整用作稳流电阻的电容膜下面形成的基极层的层电阻值等。
虽然通过从InGaP上进行热扩散，形成外部基极，但也可去除InGaP，对基极层保持直接接触。
虽然将InGaP用作电容膜，但由于InGaP对GaAs的选择性良好，几乎不产生作为电容膜的厚度的偏差，因此能取得重复性非常良好的电容值。
再者，利用多级注入等技术，也可控制基极层电阻。

Claims (16)

1、一种异质结双极晶体管，在衬底上叠积半导体层而形成，其特征在于，包括
在所述衬底上形成的第1导电型子集电极层、
在所述子集电极层上形成的第1导电型集电极层、
形成在所述集电极层上并由本征基极区和外部基极区构成的第2导电型基极层、
在所述本征基极区上形成的第1导电型发射极层、
在所述外部基极区上形成的电容膜、
在所述电容膜上形成的上部电极、以及
在所述外部基极区上形成的第1基极，并且
离子注入所述电容膜的下层的所述子集电极层与所述集电极层。
2、如权利要求1中所述的异质结双极晶体管，其特征在于，
利用离子注入，使所述电容膜的下层的子集电极层与所述集电极层电绝缘。
3、如权利要求1中所述的异质结双极晶体管，其特征在于，
将所述第1基极形成在离开所述外部基极区的与所述本征基极区的边界一定距离的区域。
4、如权利要求1中所述的异质结双极晶体管，其特征在于，
在所述外部基极区的与本征基极区的边界附近形成第2基极区，而且在所述第1基极与所述第2基极之间形成所述电容膜。
5、如权利要求4中所述的异质结双极晶体管，其特征在于，
所述第2基极的下层是非离子注入区。
6、如权利要求1中所述的异质结双极晶体管，其特征在于，
所述电容膜是第1导电型半导体材料。
7、如权利要求1中所述的异质结双极晶体管，其特征在于，
所述电容膜将所述发射极层形成得直到所述外部基极区。
8、如权利要求1中所述的异质结双极晶体管，其特征在于，
所述电容膜是InGaP、AlGaAs。
9、如权利要求1中所述的异质结双极晶体管，其特征在于，
所述上部电极是对所述发射极层形成肖特基接触的金属。
10、一种异质结双极晶体管的制造方法，在衬底上叠积半导体层而形成异质结双极晶体管，其特征在于，包括以下工序：
在所述衬底上形成第1导电型子集电极层的工序、
在所述子集电极层上形成第1导电型集电极层的工序、
在所述集电极层上形成用本征基极区和外部基极区构成的第2导电型基极层的工序、
在所述本征基极区上形成第1导电型发射极层的工序、
在所述外部基极区上形成电容膜的工序、
离子注入所述电容膜的下层的所述子集电极层和所述集电极层的工序、
在所述电容膜上形成上部电极的工序、以及
在所述外部基极区上形成第1基极的工序。
11、如权利要求10中所述的异质结双极晶体管的制造方法，其特征在于，
至少包含离子注入的类型为He或H离子、且加速电压大于等于200keV的离子注入。
12、如权利要求10中所述的异质结双极晶体管的制造方法，其特征在于，包含在所述外部基极区的与本征基极区的边界附近形成第2基极区的工序。
13、如权利要求12中所述的异质结双极晶体管的制造方法，其特征在于，在未离子注入的基极区，形成第2基极。
14、如权利要求10中所述的异质结双极晶体管的制造方法，其特征在于，所述发射极层是InGaP、AlGaAs，并且
用选择性蚀刻，进行形成所述发射极层的工序。
15、如权利要求12中所述的异质结双极晶体管的制造方法，其特征在于，
用Pt或Pd形成所述第1基极和第2基极，并且用热扩散使其从所述电容膜上扩散到基极层。
16、如权利要求10中所述的异质结双极晶体管的制造方法，其特征在于，
将对所述发射极层形成肖特基接触的金属，用作所述上部电极。
CNA200610074156XA 2005-05-26 2006-03-27 异质结双极晶体管及其制造方法 Pending CN1870291A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005153206 2005-05-26
JP2005153206A JP2006332295A (ja) 2005-05-26 2005-05-26 ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN1870291A true CN1870291A (zh) 2006-11-29

Family

ID=37443885

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200610074156XA Pending CN1870291A (zh) 2005-05-26 2006-03-27 异质结双极晶体管及其制造方法

Country Status (3)

Country Link
US (1) US20060267047A1 (zh)
JP (1) JP2006332295A (zh)
CN (1) CN1870291A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611034A (zh) * 2017-09-07 2018-01-19 复旦大学 基于二维半导体材料的双极性晶体管的制备方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US7919830B2 (en) 2008-04-03 2011-04-05 International Business Machines Corporation Method and structure for ballast resistor
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
CN102160145B (zh) 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US20100244105A1 (en) * 2009-03-31 2010-09-30 Kiuchul Hwang Transistors having temperature stable schottky contact metals
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
JP2014099426A (ja) * 2011-03-08 2014-05-29 Panasonic Corp 半導体装置及びその製造方法
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US9461153B2 (en) * 2011-11-16 2016-10-04 Skyworks Solutions, Inc. Devices and methods related to a barrier for metallization of a gallium based semiconductor
US10680077B2 (en) * 2018-06-28 2020-06-09 Xg Microelectronics Inc. Fabrication of heterojunction bipolar transistors with a selectively grown collector/sub-collector

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528756B2 (ja) * 2000-05-12 2004-05-24 松下電器産業株式会社 半導体装置
US7148557B2 (en) * 2002-08-29 2006-12-12 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
US7091099B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
US20060054932A1 (en) * 2004-09-13 2006-03-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device, high-frequency amplifier and personal digital assistant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611034A (zh) * 2017-09-07 2018-01-19 复旦大学 基于二维半导体材料的双极性晶体管的制备方法

Also Published As

Publication number Publication date
US20060267047A1 (en) 2006-11-30
JP2006332295A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
CN1870291A (zh) 异质结双极晶体管及其制造方法
CN101320733B (zh) 半导体器件及其制造方法
JP4676125B2 (ja) トレンチゲート型絶縁ゲートバイポーラトランジスタ
US7446012B2 (en) Lateral PNP transistor and the method of manufacturing the same
JP5613474B2 (ja) 半導体装置
CN100347861C (zh) 异质结双极型晶体管及其制造方法
JP2001326353A (ja) 半導体装置
CN1667836A (zh) 异质结双极型晶体管及其制造方法
CN113571415A (zh) Igbt器件及其制作方法
CN1885555A (zh) 异质结双极晶体管及制造方法
CN1516285A (zh) 带有微波双极晶体管的半导体器件
CN1495901A (zh) 具有基极条和集电极条的功率放大器
JP3905929B2 (ja) 半導体装置
US8410572B2 (en) Bipolar transistor with emitter and/or collector contact structure forming a Schottky contact and method of production
JP4944847B2 (ja) トレンチゲート型絶縁ゲートバイポーラトランジスタ
CN1149648C (zh) 集电极朝上的射频功率晶体管及其制造方法
CN1174492C (zh) 晶体管阵列
CN1828929A (zh) 双极性晶体管及相关的制造方法
CN1738048A (zh) 共射共基放大器,其电路以及制造这种放大器布置的方法
CN1232299A (zh) 半导体器件
CN102412276A (zh) 晶体管及制造晶体管的方法
KR20030077956A (ko) 반도체 장치의 제조 방법
CN115621303A (zh) 一种集成辅助耗尽栅的低功耗rc-igbt器件
CN114093865A (zh) 半导体装置
CN112750902B (zh) 一种高抗短路能力的沟槽栅igbt

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20061129