CN1232299A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN1232299A CN1232299A CN99105780A CN99105780A CN1232299A CN 1232299 A CN1232299 A CN 1232299A CN 99105780 A CN99105780 A CN 99105780A CN 99105780 A CN99105780 A CN 99105780A CN 1232299 A CN1232299 A CN 1232299A
- Authority
- CN
- China
- Prior art keywords
- base
- emitter
- collector
- district
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 239000010410 layer Substances 0.000 claims description 30
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000005253 cladding Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract 2
- 208000005189 Embolism Diseases 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000012535 impurity Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- PWKWDCOTNGQLID-UHFFFAOYSA-N [N].[Ar] Chemical compound [N].[Ar] PWKWDCOTNGQLID-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000007634 remodeling Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0813—Non-interconnected multi-emitter structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Abstract
提供一种包括自对准型多发射极双极晶体管的半导体器件,其中每个集电极－基极隔离长度可以被减小成与集电极－基极击穿电压相连所允许的最小值,在这种双极晶体管中,一个以上发射极/基极形成区和至少一个集电极引线区排列在单独的阵列中,而非本征基区通过基极引线电极连接到具有设置在单独阵列外部的接触栓塞的至少一个基极电极上。因此,可以将集电极电阻、集电极－基极电容和集电极－衬底电容最小化,还可将双极晶体管的元件尺寸最小化。
Description
本发明涉及包含双极晶体管的半导体器件，特别是涉及包含自对准型多发射极双极晶体管的半导体器件的结构。
随着如移动电话或PHS(个人手持式电话系统)这样的移动通信设备或计算机网络的惊人发展，人们热切地寻求高性能和廉价的双极晶体管，以便实现高速和低成本的通信电路。
一种有希望的途径是应用具有由多晶Si(多晶硅)形成的发射极和基极引线电极的自对准型双极晶体管，如Itoh等人在IEEE 1992 BipolarCircuits and Technology Meeting(双极电路和技术会议)会刊的“Optimization of shallow and deep trench isolation structures for ultra-high-speed bipolar LSIs”(用于超高速双极LSI的浅槽和深槽隔离结构的优化)，pp.104-107中所描述的。
图11A示出这种类型的双极晶体管的常规例子(以下称为第一常规实例)的平面布局图，沿图11A的F-F’线所作的其剖面图示于图11B中。
在图11A和11B的第一常规实例中，n+型埋层202被选择形成在p型Si衬底201上，并且n型外延层203形成在该埋层202上，从而在被第一元件隔离膜204包围的区中制成双极晶体管。
非本征基区213、本征基区214和用于引出n+型埋层202的集电极引线区206形成在由第二元件隔离膜205包围的区中。非本征基区213由用多晶Si制成的基极引线电极209引出，而发射区215由也是由多晶Si制成的发射极引线电极212引出。基极引线电极209和发射极引线电极212被第一和第二隔离膜210和211相互隔离。集电极引线区206、发射极引线电极212和基极引线电极209通过相应的一个接触栓塞218a、218b和218c各自连接到集电极布线219a、发射极布线219b和基极布线219c上，所述各接触栓塞穿过层间绝缘膜217而形成。
在图11B中，基极扩散宽度a、集电极-基极极隔离长度b和两个布线之间的分离长度c被设计成工艺因素所允许的相应的最小值。
上述自对准型双极晶体管的结构是考虑下列因素而确定的。
1)为改善双极晶体管的性能，通常使其发射极/基极形成区的面积最小化是有效的。为此，图11B的基极扩散宽度a应被做得尽可能窄，以便使发射极/基极形成区208的尺寸最小化。
2)只要它长于由集电极-基极击穿电压确定的隔离长度，图11B的集电极-基极隔离长度b就应尽可能小，以便减小双极晶体管的寄生电容，并且该长度b通常被设计成工艺因素所允许的最小值。
3)发射极和集电极的电极布线宽度应尽可能宽，以便提高其中流动的导通电流为几mA到几个10mA的自对准型双极晶体管的布线可靠性。
由于这些原因，当发射极布线219b和基极布线219c之间的间隔被设置为具有最小长度c时，基极布线219c的接触栓塞218c不能直接形成在非本征基区213上，并应被定位在第二元件隔离膜205上，以便通过沿第二元件隔离膜205的表面形成的基极引线电极209将其间接地连接到非本征基区213上。
为提高自对准型双极晶体管的高频性能，应使最大振荡频率fmax较高，而该最大振荡频率fmax与基极电阻成反比。因此，在发射极电极的两侧具有两个基极电极的结构常被用于降低基极电阻，代替如图11A和11B所示的具有用于每个发射极、集电极和基极的一个电极的基本结构。此外，具有一个以上发射极/基极形成区的多发射极结构有时被用于增大自对准型双极晶体管的电流容量。
作为第二常规实例，参照图12A和12B简要描述具有多发射极结构的自对准型双极晶体管，该多发射极结构在每个发射极两侧的范围内带有基极电极。图12A示出第二常规实例的多发射极双极晶体管的平面布局图，沿G-G’线所作的其剖面图示于图12B中。
如图12A所示，用于发射极、集电极和基极电极的接触孔从G-G’线的左侧到右侧按集电极-基极-发射极-基极-集电极-基极-发射极-基极-集电极的顺序排列，并且各电极的接触栓塞218a、218b和218c直线对准。
图12B的第二常规实例的每个元件以与图11A和11B的第一常规实例的相应元件类似的方式形成。但是，使图12B中第二元件隔离膜205的集电极-基极隔离长度d宽于图11B的集电极-基极隔离长度b，这是因为为减小基极电阻，设置在第二元件隔离膜205上的每个基极布线219c被设置在集电极布线219a和发射极布线219b之间，而这在图11B的第一常规实例中没有设置。
现在参照图13A和13B简要描述作为第三常规实例的多发射极双极晶体管的另一实例。图13A示出根据第三常规实例的多发射极双极晶体管的平面布局图，而图13B是沿图13A的H-H’线所作的剖面图。
图13A和13B的第三常规实例的结构中省略了图12A和12B的第二常规实例的中心集电极布线和相应元件，该结构要被用于不要求集电极电阻非常低的电路中，并且集电极、基极、发射极、基极、发射极和集电极从图13A的左侧到右侧按此顺序排列。
在此，各电极的接触栓塞218a、218b和218c同样是直线对准的。
由于集电极的电极数从3个减少到2个，可以使根据第三常规实例的多发射极双极晶体管的整个尺寸小于第二常规实例。但是，当每个单独的元件尺寸相同时，图13B的集电极-基极隔离长度d与图12B的集电极-基极隔离长度d相同，仍然比图11B的集电极-基极隔离长度b宽。
如至此为止所述的，多发射极结构被用于提高自对准型双极晶体管的晶体管性能。但是，自对准型双极晶体管的多发射极结构一般伴随有这样的问题，即图12A和12B或图13A和13B中所示的集电极-基极隔离长度d不得不宽于在如图11A和11B所示的基本结构中可以实现的集电极-基极隔离长度b，在该基本结构中对每个发射极、集电极和基极只设置有一个电极。
这一问题不仅妨碍半导体集成电路的高集成度和小型化，而且由于双极晶体管的集电极电阻、集电极-基极电容和集电极-衬底电容的增大使双极晶体管的高频性能变坏。
因此，本发明的主要目的是解决上述问题，并提供一种包括自对准型多发射极双极晶体管的半导体器件，其中可以将每个集电极-基极隔离长度减小为与集电极-基极击穿电压相关时所允许的最小值。
为实现上述目的，在根据本发明的半导体器件中包括的具有多发射极结构的自对准型双极晶体管中，一个以上发射极/基极形成区和至少一个集电极引线区排列在一个单独的阵列中，并且非本征基区通过基极引线电极被连接到至少一个具有设置在该单独的阵列外部的接触栓塞的基极电极上。
因此，可以将集电极-基极隔离长度设置成由集电极-基极击穿电压确定的最小长度，使得能够将集电极电阻、集电极-基极电容和集电极-衬底电容最小化，以及将双极晶体管的元件尺寸最小化。
在考虑下列说明、所附权利要求和附图的情况下，本发明的前述的和另外的目的、特征和优点将变得显而易见，其中相同的参考标号表示相同或相应的部件。在附图中：
图1A示出根据本发明第一实施例的多发射极双极晶体管的平面布局图；
图1B是沿A-A’线所作的图1A的多发射极双极晶体管的剖面图；
图2A是用于说明图1A的多发射极双极晶体管的制造工艺的剖面图；
图2B是用于说明图1A的多发射极双极晶体管的制造工艺的另一剖面图；
图3A是用于说明图1A的多发射极双极晶体管的制造工艺的另一剖面图；
图3B是用于说明图1A的多发射极双极晶体管的制造工艺的再一剖面图；
图4A示出根据本发明第二实施例的多发射极双极晶体管的平面布局图；
图4B是沿B-B’线所作的图4A的多发射极双极晶体管的剖面图；
图5A说明根据本发明第三实施例的多发射极双极晶体管的平面布局图；
图5B是沿C-C’线所作的图5A的多发射极双极晶体管的剖面图；
图6A是用于说明图5A的多发射极双极晶体管的制造工艺的剖面图；
图6B是用于说明图5A的多发射极双极晶体管的制造工艺的另一剖面图；
图7A是用于说明图5A的多发射极双极晶体管的制造工艺的另一剖面图；
图7B是用于说明图5A的多发射极双极晶体管的制造工艺的再一剖面图；
图8A示出根据本发明第四实施例的多发射极双极晶体管的平面布局图；
图8B是沿D-D’线所作的图8A的多发射极双极晶体管的剖面图；
图9A是用于说明图8A的多发射极双极晶体管的制造工艺的剖面图；
图9B是用于说明图8A的多发射极双极晶体管的制造工艺的另一剖面图；
图10A是用于说明图8A的多发射极双极晶体管的制造工艺的另一剖面图；
图10B是用于说明图8A的多发射极双极晶体管的制造工艺的再一剖面图；
图11A示出自对准型双极晶体管的第一常规实例的平面布局图；
图11B是沿F-F’线所作的图11A的双极晶体管的剖面图；
图12A示出第二常规实例的多发射极双极晶体管的平面布局图；
图12B是沿G-G’线所作的图12A的双极晶体管的剖面图；
图13A示出第三常规实例的多发射极双极晶体管的平面布局图；
图13B是沿H-H’线所作的图13A的双极晶体管的剖面图。
现在结合附图描述本发明的实施例。
图1A示出根据本发明第一实施例的多发射极双极晶体管的平面布局图，图1B是沿图1A的A-A’线所作的其剖面图。
在第一实施例中，用于集电极的接触栓塞118a和用于发射极的接触栓塞118b在图1A的线A-A’上从左侧到右侧按集电极-发射极-集电极-发射极-集电极的顺序交替排列，而用于基极的接触栓塞118c没有排列在线A-A’上。对于每个发射极接触栓塞118b，设置一个基极接触栓塞118c，使穿过基极接触栓塞118c和发射极接触栓塞118b的中心的线与A-A’线，即穿过与发射极接触栓塞118b相邻的两个集电极接触栓塞118a的中心的线成直角，集电极布线119a和发射极布线119b之间的间隔及基极布线119c和发射极布线119b之间的间隔都被设定为如前所述由工艺因素限定的最小长度c。
在第一实施例中，每个发射极引线电极112由包括发射极引线多晶Si层112a和发射极引线硅化物层112b的2层膜构成，而每个基极引线电极109的主要部分也由包括基极引线多晶Si层109a和基极引线硅化物层109b的2层膜构成，如图1B所示。类似地，在每个集电极引线区106上形成集电极引线硅化物层116。对于这些发射极、基极和集电极硅化物层112b、109b和116，使用Ti或Co的硅化物。
这里应注意，由于在沿A-A’线排列的任意一对集电极布线119a和发射极布线119b之间在第二元件隔离膜105上没有设置基极布线，因而在第一实施例中可以将集电极-基极隔离长度e最小化成与图11B的第一常规实例的集电极-基极隔离长度b相同的值。
现在参照图2A到3B描述第一实施例的多发射极双极晶体管的制造工艺。
参看图2A，首先使用掩模在p型Si衬底101上有选择地形成n+埋层102，在该埋层102上生长0.4μm到几μm厚的n型外延层103。然后，形成宽浅槽，使之不到达n+埋层102，以便将发射极/基极形成区108和要形成的集电极引线区106分开。然后，形成0.4μm到2μm宽的窄深槽，使之穿过n+埋层102，以便区分晶体管形成区。通过用绝缘材料如氧化膜整个地填充浅的和深的槽来形成第一和第二元件隔离膜104和105。之后，利用例如热氧化方法形成5到30nm厚的第一绝缘膜107，并使用选择离子注入技术形成被掺杂成n+型的集电极引线区106。
接着，如图2B所示，在使用光致抗蚀剂掩模局部去除发射极/基极形成区108上的第一绝缘膜107后，例如通过生长和离子注入或通过使用添加有杂质的生长蒸气进行的淀积，整个地形成10到40nm厚并被掺杂成p型的多晶Si膜。然后，在用由5到20nm的氧化物或氮化物膜形成的第二绝缘膜110覆盖多晶Si膜后，为形成在其中心部分各具有发射极开口108a的基极引线多晶Si层109a，例如用光致抗蚀剂掩模多晶Si膜，并通过各向异性腐蚀对其进行深腐蚀。
然后，如图3A所示，通过B或BF2的离子注入，或通过热扩散引入来自气体的杂质，形成本征和非本征基区114和113。在形成本征基区114后，形成第三绝缘膜111，并利用各向异性腐蚀对其进行深腐蚀，以便沿基极引线多晶Si层109a的侧表面制成侧壁。然后，通过生长和离子注入或使用包括杂质的生长气体进行的淀积，形成10到40nm厚的n+掺杂多晶Si膜，用光致抗蚀剂图形120掩模该膜，并利用各向异性腐蚀对其进行处理，以便形成发射极引线多晶Si层112a。然后，使用光致抗蚀剂掩模，通过各向异性腐蚀有选择地去除集电极引线区106上的第一绝缘膜107。
然后，如图3B所示，例如通过溅射来淀积10到50nm厚的Ti或Co，并在氮或氩-氮气氛下使之与Si反应成硅化物膜，将该膜的无用部分去除，以便分别在基极引线多晶Si层109a、集电极引线区106和发射极引线多晶Si层112a的表面上形成基极引线硅化物层109b、集电极引线硅化物层116和发射极引线硅化物层112b。
然后，形成具有层叠的一种氧化物膜和包括B和P的另一种氧化物膜的层间绝缘膜117，并在层间绝缘膜117的需要位置上凿出接触孔后形成包括阻挡金属的接触栓塞118a到118c。最后，形成Al或Cu的金属膜，并利用各向异性腐蚀将其图形化，以便提供集电极布线119a、发射极布线119b和基极布线119c。
这样，制成了根据第一实施例的图1A和1B的多发射极双极晶体管。
图4A示出根据本发明第二实施例的多发射极双极晶体管的平面布局图，图4B是沿图4A的B-B’线所作的其剖面图。
第二实施例与图1A到3B所示的第一实施例的不同在于，在第二实施例中省去了第一实施例中设置在两个发射极电极之间的中心集电极电极，并且第一实施例的两个基极引线电极109和它们的布线119c被结合成一个基极引线电极109和一个基极布线119c。根据第二实施例的结构最好用于可以允许集电极电阻少量增加的情况，使得能够进一步减小基极电阻、集电极-基极电容和集电极-衬底电容。
进而，作为第二实施例的一种改型，在允许集电极电阻进一步增大时，可以省去图1A到3B的两个外侧集电极电极，保留中心集电极电极不变。在这种情况下，最好也是由覆盖晶体管区的单独的导电膜形成基极引线电极，使之按需要的隔离长度，具有包围与非本征区接触的两个发射极/基极形成区的两个开孔和包围集电极引线区的开孔。
图5A示出根据本发明第三实施例的多发射极双极晶体管的平面布局图，沿C-C’线所作的其剖面图示于图5B中。
在第三实施例中，如图5A所示，两个基极接触栓塞118c设置在该阵列的两端附近。
在第一实施例的图1A的平面布局图中，基极布线119c通过设置在发射极和集电极接触栓塞118a和118b阵列一侧的基极接触栓塞118c与基极引线电极109相连。因此，尽管硅化物层116的电阻率非常低，当发射极长度沿垂直于A-A’线的方向增大时，在非本征基区113距基极接触栓塞118c最远的边缘处仍可能产生电位降。
在第三实施例中，为解决上述问题，在如图5A所示的从C-C’线的左侧到右侧按基极-集电极-发射极-集电极-发射极-集电极-基极的顺序的集电极和发射极接触栓塞118a和118b阵列的两端，设置了两个基极接触栓塞118c。
在第三实施例中，集电极-基极隔离长度e也可以最小化成与图11B的第一常规实例的集电极-基极隔离长度b相同的值。
现在参照图6A到7B描述第三实施例的多发射极双极晶体管的制造工艺。
如图6A所示，首先使用掩模在p型Si衬底101上有选择地形成n+埋层102，在该埋层102上生长0.4μm到几μm厚的n型外延层103。然后，形成宽浅槽，使之不到达n+埋层102，以便将发射极/基极形成区108和要形成的集电极引线区106分开。然后，形成0.4μm到2μm宽的窄深槽，使之穿过n+埋层102，以便区分晶体管形成区。通过用绝缘材料如氧化膜整个地填充浅的和深的槽来形成第一和第二元件隔离膜104和105。之后，利用例如热氧化方法形成5到30nm厚的第一绝缘膜107，并使用选择离子注入技术形成被掺杂成n+型的集电极引线区106。
接着，如图6B所示，在使用光致抗蚀剂掩模局部去除发射极/基极形成区108上的第一绝缘膜107后，例如通过生长和离子注入，或通过使用添加有杂质的生长蒸气进行的淀积，整个地形成10到40nm厚并被掺杂成p型的多晶Si膜。然后，在用由5到20nm的氧化物或氮化物膜形成的第二绝缘膜110覆盖多晶Si膜后，为形成在其内部部分具有发射极开口108a和集电极开口106a的基极引线多晶Si层109a，例如用光致抗蚀剂掩模多晶Si膜，并通过各向异性腐蚀对其进行深腐蚀。
然后，如图7A所示，通过B或BF2的离子注入，或通过热扩散引入来自气体的杂质，形成本征和非本征基区114和113。在形成本征基区114后，形成第三绝缘膜111，并利用各向异性腐蚀对其进行深腐蚀，以便沿基极引线多晶Si层109a的内侧表面制成侧壁。然后，通过生长和离子注入或使用包括杂质的生长气体进行的淀积，形成10到40nm厚的n+掺杂多晶Si膜，用光致抗蚀剂图形120掩模该膜，并利用各向异性腐蚀对其进行处理，以便形成发射极引线多晶Si层112a。然后，使用光致抗蚀剂掩模，通过各向异性腐蚀有选择地去除集电极引线区106上的第一绝缘膜107。
然后，如图7B所示，例如通过溅射来淀积10到50nm厚的Ti或Co，并在氮或氩-氮气氛下使之与Si反应成硅化物膜，将该膜的无用部分去除，以便分别在基极引线多晶Si层109a、集电极引线区106和发射极引线多晶Si层112a的表面上形成基极引线硅化物层109b、集电极引线硅化物层116和发射极引线硅化物层112b。
然后，形成具有层叠的一种氧化物膜和包括B和P的另一种氧化物膜的层间绝缘膜117，并在层间绝缘膜117的需要位置上凿出接触孔后形成包括阻挡金属的接触栓塞118a到118c。最后，形成Al或Cu的金属膜，并利用各向异性腐蚀将其图形化，以便提供集电极布线119a、发射极布线119b和基极布线119c。
这样，以与第一实施例相同的方式制成了第三实施例的图5A和5B的多发射极双极晶体管。
图8A示出根据本发明第四实施例的多发射极双极晶体管的平面布局图，图8B是沿图8A的D-D’线所作的其剖面图。
第四实施例与图5A到7C所示的第三实施例的不同在于，省去了第一实施例中设置在两个发射极电极之间的中心集电极电极。根据第四实施例的结构最好用于可以允许集电极电阻少量增加的情况，以便能够进一步减小基极电阻、集电极-基极电容和集电极-衬底电容。
作为第四实施例的一种改型，在允许集电极电阻进一步增大时，为进一步减小基极电阻、集电极-基极电容和集电极-衬底电容，可以省去图5A到7B的两个外侧集电极电极，保留中心集电极电极不变。
此外，当可以使基极引线电极的电阻率足够低时，通过省去两个基极布线119c的任意一个，可以将基极接触栓塞118c的数量减小到一个。
现在参照图9A到10B描述根据本发明第五实施例的多发射极双极晶体管。
图9A的第五实施例的多发射极双极晶体管具有与根据第一实施例的图1A的多发射极双极晶体管类似的结构。第五实施例与第一实施例的不同在于，第一实施例的由n+型埋层102和n型外延层103构成的集电区被如图9B所示通过离子注入而形成的单独的集电区103a所代替，并因此形成了比第一实施例中被形成为与n+型埋层102接触的集电极引线区106更浅的集电极引线区106a。
近来，利用离子注入n+型杂质直接在p型Si衬底上形成集电区的技术以被用于降低工艺成本。在第五实施例中使用了该技术。根据该技术，不形成n+型埋层，并因此使得当象图12A和12B的第二常规实例那样在发射极和集电极接触栓塞之间形成基极接触栓塞时，集电极电阻不可避免地变得非常高，达100到500Ω的数量级。
根据第五实施例可以抑制集电极电阻的这种增大，在该第五实施例中可以将集电极-基极隔离长度e设定为图11B的最小隔离长度b。
现在参照图10A到10B描述第五实施例的多发射极双极晶体管的制造工艺。
参看图10A，通过注入剂量为5×1013到5×1014的注入能量为500KeV到2MeV的P离子，在p型Si衬底101中形成集电区103a。然后形成宽浅槽，使之不到达集电区103a的底部，以便将发射极/基极形成区108和要形成的集电极引线区106a分开。然后，形成0.4μm到2μm宽的窄深槽，使之穿过集电区103a，以便区分晶体管形成区。通过用绝缘材料如氧化膜整个地填充浅的和深的槽来形成第一和第二元件隔离膜104和105。之后，利用例如热氧化方法形成5到30nm厚的第一绝缘膜107。
接着，如图10B所示，在使用光致抗蚀剂掩模局部去除发射极/基极形成区108上的第一绝缘膜107后，例如通过生长和离子注入或通过使用添加有杂质的生长蒸气进行的淀积，整个地形成10到40nm厚并被掺杂成p型的多晶Si膜。然后，在用由5到20nm的氧化物或氮化物膜形成的第二绝缘膜110覆盖多晶Si膜后，为形成在其中心部分各具有发射极开口108a的条形基极引线多晶Si层109a，例如用光致抗蚀剂掩模多晶Si膜，并通过各向异性腐蚀对其进行深腐蚀。
然后，通过B或BF2的离子注入，或通过热扩散引入来自气体的杂质，形成本征和非本征基区114和113。在形成本征基区114后，形成第三绝缘膜111，并利用各向异性腐蚀对其进行深腐蚀，以便制成基极引线多晶Si层109a的侧壁。然后，通过生长和离子注入或使用包括杂质的生长气体进行的淀积，形成10到40nm厚的n+掺杂多晶Si膜，用光致抗蚀剂图形120掩模该膜，并利用各向异性腐蚀对其进行处理，以便形成发射极引线多晶Si层112a。然后，使用光致抗蚀剂掩模，通过各向异性腐蚀有选择地去除集电极引线区106上的第一绝缘膜107。
然后，例如通过溅射来淀积10到50nm厚的Ti或Co，并在氮或氩-氮气氛下使之与Si反应成硅化物膜，将该膜的无用部分去除，以便分别在基极引线多晶Si层109a、集电极引线区106和发射极引线多晶Si层112a的表面上形成基极引线硅化物层109b、集电极引线硅化物层116和发射极引线硅化物层112b。
然后，形成具有层叠的一种氧化物膜和包括B和P的另一种氧化物膜的层间绝缘膜117，并在层间绝缘膜117的需要位置上凿出接触孔后，形成包括阻挡金属的接触栓塞118a到118c。最后，形成Al或Cu的金属膜，并利用各向异性腐蚀将其图形化，以便提供集电极布线119a、发射极布线119b和基极布线119c。
这样，制成了第五实施例的图9A和9B的多发射极双极晶体管。
如至此为止所述的，在根据本发明的半导体器件中所包括的具有多发射极结构的自对准型双极晶体管中，在单个阵列中排列了一个以上发射极/基极形成区和至少一个集电极引线区，并且利用基极引线电极将非本征基区与具有设置在单个阵列外部的接触栓塞的至少一个基极电极相连。因此，可以将集电极-基极隔离长度设定成由集电极-基极击穿电压确定的最小长度，使得集电极电阻、集电极-基极电容和集电极-衬底电容最小化，并使双极晶体管的元件尺寸最小化。
根据本发明的具体实例，与如图12A和12B中所示的常规例子相比，可以将集电极电阻、集电极-基极电容和集电极-衬底电容分别减小5到10％，约10％和35到45％。
Claims (9)
1．包括具有多发射极结构的自对准型双极晶体管的半导体器件，该双极晶体管包括：
第一导电类型的集电区(102和103)，形成在半导体衬底(101)上，
至少一个集电极引线区(106)，形成在集电区(102和103)中，
一个以上发射极/基极形成区(108)，形成在集电区(102和103)上，
元件隔离膜(105)，形成在集电区(102和103)上，在所述至少一个集电极引线区(106)上和所述一个以上发射极/基极形成区(108)上具有开口，
第二导电类型的基区(113和114)，在所述一个以上发射极/基极形成区(108)的相应的一个中，每个基区形成在集电区(102和103)的表面区域内，
至少一个基极引线电极(109)，形成在元件隔离膜(105)上，在所述一个以上发射极/基极形成区(108)上延伸，从而与相应的一个基区(113)的周边接触，并在所述一个以上发射极/基极形成区(108)的相应一个的中心部分上具有开口，
发射极扩散层(115)，每个扩散层形成在相应的一个基区(114)的中心表面上，
发射极引线电极(112)，每个发射极引线电极形成在相应的一个发射极扩散层(115)上，与其表面接触，并与所述至少一个基极引线电极(109)隔离，
层间绝缘膜(117)，覆盖元件隔离膜(105)、所述至少一个集电极引线区(106)、所述至少一个基极引线电极(109)和发射极引线电极(112)，并具有接触孔，每个接触孔穿过层间绝缘膜(117)，并设置在所述至少一个集电极引线区(106)、所述至少一个基极引线电极(109)和发射极引线电极(112)中相应的一个上，以及
布线(119a、119b和119c)，每个布线在层间绝缘膜(117)上延伸，并通过相应的一个接触孔(118a、118b和118c)与所述至少一个集电极引线区(106)、所述至少一个基极引线电极(109)和发射极引线电极(112)中相应的一个接触；
其特征在于，
所述一个以上发射极/基极形成区(108)和所述至少一个集电极引线区(106)排列在一个单独的阵列中；并且
所述至少一个基极引线电极(109)的每一个延伸到所述单独的阵列的外部，以便通过形成在所述单独阵列外部的相应的一个接触孔(118c)与相应的一个布线(119c)连接。
2．如权利要求1的半导体器件，其特征在于，所述至少一个基极引线电极(109)的至少一部分由层叠的下部多晶硅层(109a)和上部硅化物层(109b)形成。
3．如权利要求1的半导体器件，其特征在于，所述至少一个集电极引线区(106)之一排列在单独阵列中的所述一个以上发射极/基极形成区(108)的两个之间。
4．如权利要求1的半导体器件，其特征在于，在单独阵列的每一端排列所述至少一个集电极引线区(106)之一。
5．如权利要求1的半导体器件，其特征在于，所述至少一个基极引线电极(109)之一由单个导电膜形成，该导电膜在所述一个以上发射极/基极形成区(108)的至少两个上延伸，并具有用于所述一个以上发射极/基极形成区(108)的所述至少两个的每一个的开口。
6．如权利要求1的半导体器件，其特征在于，所述至少一个基极引线电极(109)之一由单个导电膜形成，该导电膜在所述一个以上发射极/基极形成区(108)的至少两个上延伸，并具有为所述一个以上发射极/基极形成区(108)的所述至少两个的每一个而设置的开口，并且所述至少一个集电极引线区(106)的某些部分排列在所述一个以上发射极/基极形成区(108)的所述至少两个之间。
7．如权利要求1的半导体器件，其特征在于，为所述至少一个基极引线电极(109)而设置的一个接触孔(118c)形成在单独阵列的一侧。
8．如权利要求1的半导体器件，其特征在于，为所述至少一个基极引线电极(109)而设置的一个接触孔(118c)形成为与单独阵列的端部连接。
9．如权利要求5的半导体器件，其特征在于，
所述至少一个基极引线电极(109)由单个导电膜形成；并且
只有一个接触孔(118a、118b和118c)形成在该单独导电膜上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10592698A JP3309959B2 (ja) | 1998-04-16 | 1998-04-16 | 半導体装置 |
| JP105926/1998 | 1998-04-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1232299A true CN1232299A (zh) | 1999-10-20 |
Family
ID=14420474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99105780A Pending CN1232299A (zh) | 1998-04-16 | 1999-04-15 | 半导体器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6043553A (zh) |
| EP (1) | EP0951074A3 (zh) |
| JP (1) | JP3309959B2 (zh) |
| KR (1) | KR100297380B1 (zh) |
| CN (1) | CN1232299A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407441C (zh) * | 2003-09-25 | 2008-07-30 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| CN101834135A (zh) * | 2010-04-22 | 2010-09-15 | 上海宏力半导体制造有限公司 | 一种双极型晶体管及其制作方法 |
| CN103296072A (zh) * | 2013-06-25 | 2013-09-11 | 江苏博普电子科技有限责任公司 | 一种提高了BVcbo的双极型晶体管及其生产工艺 |
| US8901703B2 (en) | 2004-05-06 | 2014-12-02 | Nxp, B.V. | Electronic device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW493278B (en) * | 1999-10-21 | 2002-07-01 | Matsushita Electric Ind Co Ltd | Lateral heterojunction bipolar transistor and method of fabricating the same |
| KR100415380B1 (ko) * | 2001-12-05 | 2004-01-16 | 주식회사 케이이씨 | 트랜지스터 및 그 제조 방법 |
| DE102004023193B4 (de) * | 2004-05-11 | 2009-11-19 | Infineon Technologies Ag | Transistoranordnung und Herstellungsverfahren derselben |
| KR20080026133A (ko) * | 2005-06-01 | 2008-03-24 | 엔엑스피 비 브이 | 수직 트랜지스터 및 그 형성 방법 |
| US7821102B2 (en) * | 2006-12-20 | 2010-10-26 | Freescale Semiconductor, Inc. | Power transistor featuring a double-sided feed design and method of making the same |
| EP2458623B1 (en) | 2010-11-26 | 2014-06-25 | Nxp B.V. | Method of Manufacturing a Bipolar Transistor and Bipolar Transistor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57118669A (en) * | 1981-01-16 | 1982-07-23 | Toshiba Corp | Multiemitter type npn transistor |
| EP0193934B1 (en) * | 1985-03-07 | 1993-07-21 | Kabushiki Kaisha Toshiba | Semiconductor integreated circuit device and method of manufacturing the same |
| NL8503408A (nl) * | 1985-12-11 | 1987-07-01 | Philips Nv | Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan. |
| US5387813A (en) * | 1992-09-25 | 1995-02-07 | National Semiconductor Corporation | Transistors with emitters having at least three sides |
| DE69431609T2 (de) * | 1993-04-08 | 2003-06-26 | Koninkl Philips Electronics Nv | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Bipolartransistor |
| JPH0745671A (ja) * | 1993-08-03 | 1995-02-14 | Nec Yamagata Ltd | 半導体装置 |
| JP3228609B2 (ja) * | 1993-08-13 | 2001-11-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1998
- 1998-04-16 JP JP10592698A patent/JP3309959B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-08 US US09/288,089 patent/US6043553A/en not_active Expired - Fee Related
- 1999-04-15 EP EP99107588A patent/EP0951074A3/en not_active Withdrawn
- 1999-04-15 CN CN99105780A patent/CN1232299A/zh active Pending
- 1999-04-16 KR KR1019990013529A patent/KR100297380B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407441C (zh) * | 2003-09-25 | 2008-07-30 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US8901703B2 (en) | 2004-05-06 | 2014-12-02 | Nxp, B.V. | Electronic device |
| CN101834135A (zh) * | 2010-04-22 | 2010-09-15 | 上海宏力半导体制造有限公司 | 一种双极型晶体管及其制作方法 |
| CN103296072A (zh) * | 2013-06-25 | 2013-09-11 | 江苏博普电子科技有限责任公司 | 一种提高了BVcbo的双极型晶体管及其生产工艺 |
| CN103296072B (zh) * | 2013-06-25 | 2016-08-10 | 江苏博普电子科技有限责任公司 | 一种提高了BVcbo的双极型晶体管及其生产工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990083249A (ko) | 1999-11-25 |
| EP0951074A2 (en) | 1999-10-20 |
| EP0951074A3 (en) | 2000-03-22 |
| US6043553A (en) | 2000-03-28 |
| JPH11297707A (ja) | 1999-10-29 |
| KR100297380B1 (ko) | 2001-09-26 |
| JP3309959B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1172377C (zh) | 具有分级基区的横向晶体管,半导体集成电路及制造方法 | |
| CN100375293C (zh) | 具有多晶硅源极接触结构的沟槽mosfet器件 | |
| CN1738057A (zh) | 具有增强的屏蔽结构的金属氧化物半导体器件 | |
| CN1225796C (zh) | 双载子晶体管及其制造方法 | |
| CN1838431A (zh) | 双极性装置 | |
| CN1661811A (zh) | 超薄soi纵向双极型晶体管及其方法 | |
| US7026214B2 (en) | Offset-gate-type semiconductor device | |
| CN1855544A (zh) | 具有屏蔽电极的半导体器件及其方法 | |
| CN1253946C (zh) | 半导体装置及其制造方法 | |
| CN1714451A (zh) | 双晶体管或非器件 | |
| JP2007243140A (ja) | 半導体装置、電子装置および半導体装置の製造方法 | |
| CN1232299A (zh) | 半导体器件 | |
| US6476452B2 (en) | Bipolar/BiCMOS semiconductor device | |
| CN1259729C (zh) | 半导体器件及其制造方法 | |
| JP2001523893A (ja) | 半導体素子と半導体素子の製造方法 | |
| US6858529B2 (en) | Methods of forming contact plugs including polysilicon doped with an impurity having a lesser diffusion coefficient than phosphorus | |
| US5106783A (en) | Process for fabricating semiconductor devices with self-aligned contacts | |
| US7382030B1 (en) | Integrated metal shield for a field effect transistor | |
| CN1828929A (zh) | 双极性晶体管及相关的制造方法 | |
| CN1355934A (zh) | 半导体及其制造方法 | |
| US4992848A (en) | Self-aligned contact technology | |
| EP1039532A2 (en) | Method for manufacturing semiconductor devices of the bipolar type | |
| US7863644B1 (en) | Bipolar transistor and method of forming the bipolar transistor with a backside contact | |
| CN1992339A (zh) | 半导体装置及其制造方法 | |
| CN1157776C (zh) | 形成双极与cmos兼容组件时形成电容器的方法及其装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030705 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030705 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |