NL8503408A - Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan. - Google Patents
Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan. Download PDFInfo
- Publication number
- NL8503408A NL8503408A NL8503408A NL8503408A NL8503408A NL 8503408 A NL8503408 A NL 8503408A NL 8503408 A NL8503408 A NL 8503408A NL 8503408 A NL8503408 A NL 8503408A NL 8503408 A NL8503408 A NL 8503408A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- silicon
- conductivity type
- base
- zones
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052710 silicon Inorganic materials 0.000 claims description 57
- 239000010703 silicon Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 20
- 230000003064 anti-oxidating effect Effects 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 239000003963 antioxidant agent Substances 0.000 claims description 7
- 230000003078 antioxidant effect Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000006229 carbon black Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 92
- 238000002513 implantation Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
- H01L29/66303—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0813—Non-interconnected multi-emitter structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
5HN 11578 , "Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan'1
De uitvinding heeft betrekking op een hoogfrequenttransistor -iret een halfgeleiderlichaam van silicium, bevattende een hooggedoteerd substraat van een eerste geleidingstype, een daarop gelegen, lager gedoteerde epitaxiale laag van het eerste geleidingstype, een in de epi-5 taxiale laag aangebracht laagvormig basisgebied van het tweede tegengestelde geleidingstype en een althans ten dele in de epitaxiale laag verzonken patroon van siliciumoxyde dat het basisgebied in een aantal onderling gescheiden basiszones verdeelt die met elkaar verbonden zijn door op het isolerend patroon gelegen geleidende lagen, waarbij in elke bas is-10 zone ten minste een emitterzone van het eerste geleidingstype is aangebracht.
De uitvinding heeft eveneens betrekking op een werkwijze ter vervaardiging van de inrichting.
Een hoogfrequenttransistor van de beschreven soort is bekend uit 15 de gepubliceerde Japanse octrooiaanvrage (Kokai) No. 56-94770.
Hoogfrequenttransistors worden voor verschillende doeleinden toegepast, in het bijzonder als transistors voor breedband-antennever-sterkers en als zendtransistors. Zij dienen daarbij aan een aantal eisen te voldoen. De belangrijkste hiervan zijn het leveren van een hoge ver-20 sterking binnen een breed frequentiegebied, en een lange levensduur (in het algemeen gepaard gaande met een lage thermische weerstand).
Aan deze eisen kan worden voldaan door een transistcrstruktuur die, naast smalle strookvormige emitterzones, een lage emitter-basis en basis-collectorcapaciteit en tevens een lage thermische weerstand ver-25 toont. Onder thermische veerstand wordt verstaan het maximale temperatuurverschil tussen basiscollectorovergang en koelplaat, gedeeld door het gedissipeerde vermogen.
Deze drie voorwaarden zijn echter tot op zékere hoogte met elkaar in strijd. Uitgaande van een trans is tor s truktuur met een aantal 30 emitterzones of- "vingers" in een gemeenschappelijke basiszone, zal bij gelijkblijvende afstand tussen de emitterzones en bij gelijk emitter-oppervlak een reductie van de breedte (en dus een vermeerdering van het aantal) van de emitterzones leiden tot een groter basisoppervlak, wat - - 8503403 “ $ ΐ ΡΗΝ 11578 2 enerzijds een lagere thermische weerstand, anderzijds echter een hogere basis-collectorcapaciteit oplevert. Men kan dan trachten door verkleining van de afstand tussen de emitterzones het basisoppervlak, en daarmee de basis-collectorcapaciteit te verkleinen doch dit leidt weer tot 5 een stijging van de thermische weerstand. Een bekende methode cm de thermische weerstand te verlagen is het verdelen van de emitterzones over meerdere, onderling gescheiden basiszones. Hierdoor neemt echter de basis-collectorcapaciteit weer toe.
Bij de opbouw van een transistor volgens de eerder genoemde 10 Japanse octrooiaanvrage 56-94770 wordt een laagvormig basisgebied verdeeld in gescheiden bas is zones door een verzonken oxydepatroon. Hierdoor is het mogelijk, de basiszones willekeurig ver uit elkaar te leggen en zodoende, zonder de basiscollectorcapaciteit te verhogen, een lage thermische weerstand te realiseren.
15 Een nadeel van deze transistor is echter, dat de emitter-basis- capaciteit hoog is doordat de, als planaire pn-overgang uitgevoerde, emitter-bas isovergang begrensd wordt door hooggedoteerde basiscontact-zones. Een verder bezwaar is, dat voor het vervaardigen van deze transistor een vrij gecompliceerd procédé nodig is, waarbij onder meer een 20 onderetsstap wordt uitgevoerd. Een dergelijke onderetsstap is dikwijls niet goed reproduceerbaar, hetgeen in het bijzonder bij de in hoog-frequenttransistors toegepaste fijnstruktuur nadelig is.
De uitvinding beoogt onder meer een hoogfrequenttransistor te verschaffen met lage basis-collectorcapaciteit en lage thermische weer-25 stand, waarbij bovendien de emitter-basis-capaciteit zeer laag is gehouden. Voorts beoogt de uitvinding het verschaffen van een werkwijze ter vervaardiging van deze transistor die een zeer goede reproduceerbaarheid garandeert bij een hoge mate van zelfuitrichting.
Een hoogfrequenttransistor van de in de aanhef beschreven 30 soort is volgens de uitvinding daardoor gekenmerkt, dat de geleidende lagen elk een siliciumlaag van het tweede geleidingstype bevatten waarvan althans de rand bedekt is met een zich tot In de basiszone uitstrekkende dunne oxydelaag, en dat de emitterzones zijwaarts door deze dunne oxydelagen worden begrensd.
35 Doordat bij de transistor volgens de uitvinding de emitter- bas isovergang tegen de genoemde dunne oxydelaag aanligt wordt de capaciteit van deze overgang aanzienlijk verlaagd, ook wanneer, volgens een voorkeursuitvoering, naast de emitterzone hooggedoteerde basiscontact- 8503408 ΕΗΝ 11578 3 * ..........._ -Λ — zones zijn aangebracht/ die dan inrners door de genoemde dunne oxydelaag van de anitterzone zijn gescheiden.
Verder geeft het gebruik van siliciumlagen als verbinding tussen de basiszones de mogelijkheid, on de plaats en de dikte van de ge-5 noemde dunne oxydelagen op reproduceerbare wijze vast te leggen door gebruik te maken van de nauwkeurig controleerbare thermische axydatie van de rand van een siliciumhulplaag.
Volgens een verdere voorkeursuitvoering zijn de emitterzones bedekt met siliciumlagen van het eerste geleidingstype, die uit dezelfde 10 siliciumlaag zijn gevormd als de lagen van het tweede geleidingstype die de basiszones onderling verbinden.
De uitvinding heeft voorts betrekking op een zeer geschikte werkwijze ter vervaardiging van een dergelijke hoogfrequenttransistor, welke werkwijze gekenmerkt wordt door de volgende processtappen: 15 - het aanbrengen van een epitaxiale laag van een eerste geleidingstype qp een hooggedoteerd siliciumsubstraat van het eerste geleidingstype, - het aanbrengen van een anti-oxydatiemasker op de epitaxiale laag ter definitie van de basiszones, - het thermisch oxyüeren van het onbedekte deel van de epitaxiale laag 20 ter vorming van een althans ten dele daarin verzonken oxydepatroon, - het na verwijderen van het anti-oxydatiemasker cp de epitaxiale laag en cp het oxydepatroon aanbrengen van achtereenvolgens een eerste siliciumlaag, een eerste anti-oxydatielaag, een tweede siliciumlaag en een tweede anti-oxydatielaag, 25 - het etsen van de tweede anti-cxydatielaag 2 zodanig, dat zij althans ter plaatse van de aan te brengen emitterzones blijft staan, - het wegetsen van de onbedekte delen van de tweede siliciumlaag, - het thermisch oxyderen van de tweede siliciumlaag ter vorming van ge-oxydeerde randdelen daarvan, 30 - het wegetsen van de onbedekte delen van de eerste antiaxydatielaag, - het doteren van de onbedekte, eerste delen van de eerste siliciumlaag net een doteringsstof van het tweede geleidingstype, - het wegetsen van de vrij liggende oxydedelen, - het thermisch oxyderen van het onbedekte silicium en het gelijktijdig 35 vormen van basiscontactzanes door diffusie vanuit de eerste siliciumlaag, - het wegetsen van de onbedekte delen van de anti-oxydatielagen, - het wegetsen van de onbedekte delen van de siliciumlagen, 3503408 λ k ΡΗΝ 11578 4 - het door thermisch oxyderen opvullen van de zo gevormde, zich tot in de epitaxiale laag uitstrekkende groeven in de eerste siliciumlaag, - het implanteren van een doteringsstof van het eerste geleidingstype via de niet-geoxydeerde, tweede delen van de eerste siliciumlaag ter 5 vorming van emitterzones van het eerste geleidingstype die op de geoxy-deerde groeven aansluiten, en - het aanbrengen van basis- en emittercontacten op de genoemde eerste en tweede delen van de eerste siliciumlaag.
De uitvinding zal nu nader worden toegelicht aan de hand van een 10 uitvoeringsvoorbeeld en de tekening, waarin
Figuur 1 schematisch in dwarsdoorsnede een hoogfrequenttransis-tor volgens de uitvinding toont,
Figuur 2 t/m 8 schematisch dwarsdoorsneden in opeenvolgende stadia van vervaardiging van de hoogfrequenttransistor volgens de uit-15 vinding tonen,
Figuur 9 een bovenaanzicht van de transistor toont, en Figuur 10 een dwarsdoorsnede volgens de lijn X-X weergeeft.
De figuren zijn schematisch en niet op schaal getekend. Overeenkomstige delen zijn als regel met dezelfde verwijzingscijfers aange-20 duid. Halfgeleidergebieden van hetzelfde geleidingstype zijn in dwarsdoorsnede als regel in dezelfde richting gearceerd.
Figuur 1 tooont schematisch' in dwarsdoorsnede een hoogfrequenttransistor volgens de uitvinding. De transistor heeft een halfgeleider-lichaam 1 van silicium met een hooggedoteerd substraat 2 van een eerste 25 geleidingstype en een daarop gelegen, lager gedoteerde epitaxiale laag 3 van hetzelfde geleidingstype. In dit voorbeeld zijn zowel het substraat als de epitaxiale laag van het n-geleidingstype. Het zal echter duidelijk zijn dat In plaats daarvan ook een hooggedoteerd p-type substraat met daarop een p-type epitaxiale laag kan worden toegepast.
30 In de epitaxiale laag 3 is een laagvorraig basisgebied (4A,B) van het tweede, tegengestelde (hier dus p-) geleidingstype aangebracht. Verder bevat de transistor een althans ten dele in de epitaxiale laag 3 verzonken patroon 5 van siliciumoxyde, dat het basisgebied (4A,B) in een aantal onderling gescheiden basiszones verdeelt. Deze basiszones zijn met 35 elkaar verbonden door op het isolerende patroon 5 liggende geleidende lagen 6, die in dit voorbeeld gevormd warden door sterk p-type geleidende lagen 7, zie Figuur 1. In elke basiszone is een emitterzone 8 van het eerste geleidingstype (hier dus het n-geleidingstype) aangebracht.
8503408 PHN 11578 5 .........
Λ v
Volgens de uitvinding bevatten de geleidende lagen 7 elk een siliciumlaag van het tweede, hier dus p-, geleidingstype waarvan althans de rand bedekt is met een zich tot in de basiszone (4A,B) uitstrekkende dunne oxydelaag 9, terwijl verder de emitterzone 8 zijwaarts door deze 5 dunne axydelagen 9 worden begrensd.
De basiszones zijn in dit voorbeeld voorzien van hooggedoteerde basiscontactzones 4B, die door het verzonken oxydepatroon 5 begrensd worden en door de dunne axydelagen 9 van de eveneens hooggedoteerde n-type emitterzones zijn gescheiden. Daardoor heeft de transistor volgens de 10 uitvinding, naast een relatief lage basis-collectcrcapaciteit en een relatief lage thermische weerstand, een lage amitter-basiscapaciteit wat de hoogfrequenteigenschappen ten goede kant.
Naast dit elektrische voordeel echter heeft de hoogfrequenttranr sistor volgens de uitvinding het belangrijkste voordeel dat hij op repro-15 duceerbare en betrékkelijk eenvoudige wijze met een minimum aan maske-rings- en uitrichtstappen vervaardigd kan worden.
De vervaardiging van de hoogfrequenttransistor van Figuur 1 zal nu warden beschreven aan de hand van de figuren 2 t/m 8, die schematisch in dwarsdoorsnede de transistor in opeenvolgende stadia van vervaardi-20 ging weergeven, in hetzelfde doorsnijdingsvlak als Figuur 1.
• Uitgegaan wordt (zie Figuur 2) van een hooggedoteerd n-type substraat 2 van silicium met een daarop aangegroeide n-type geleidende epitaxiale laag 3 met een dikte van bijvoorbeeld 2^um en een dotering van ongeveer 1 ohm. cm. Op de laag 3 wordt een anti-axydatiemasker 10 25 aangebracht ter definitie van de basiszones. Dit masker 10 kan bijvoorbeeld bestaan uit een siliciumnitridelaag die meestal nog rust op een zeer dunne, hier niet getekende oxydelaag. Ook andere anti-oxydatielagen, mits selectief etsbaar ten opzichte van s iliciumoxyde, kunnen worden toegepast.
30 Het in vorm etsen van het masker 10 geschiedt op gebruikelijke wijze met behulp van een fotolakmasker, dat tevens kan warden gebruikt an het niet door het masker 10 bedekte sililicium tot (¾) een zékere diepte te etsen teneinde een geheel in de laag 3 verzonken oxydepatroan te realiseren. Dit is echter niet noodzakleijk. Verder kunnen nog aller-35 lei maatregelen warden genomen an het te vormen oxydepatroan zo goed Hogelijk vlak te maken en het optreden van het bekende vogelbek ("birds beak”) effect tegen te gaan. Daar dit alles voor de uitvinding niet van belang is zal een en ander hier niet in detail beschreven worden.
0 8503408 ΡΗΝ 11578 6
φ V
Hierna volgt het thermisch oxyderen van het onbedekte deel van de epitaxiale laag, waarbij een althans ten dele, in dit voorbeeld geheel, daarin verzonken oxydepatroon 5 wordt gevormd, zie Figuur 3. Dit oxyde-patroon heeft een dikte van bijvoorbeeld 1,75^um en wordt verkregen 5 door oxydatie in vochtige zuurstof gedurende 13 uur bij een temperatuur van 1000^C.
Hierna wordt het anti-oxydatiemasker 10 verwijderd, bijvoorbeeld door wegetsen van het siliciumnitride in heet fosforzuur en etsen van het onderliggende oxyde in een gebufferde HF-oplossing. Op de epitaxiale 10 laag 3 en op het oxydepatroon 5 worden nu achtereenvolgens (zie Figuur 3) een eerste siliciumlaag 7, een eerste anti-oxydatielaag 11, een tweede siliciumlaag 12 en een tweede anti-oxydatielaag 13 aangebracht. De lagen 11 en 13 zijn in dit voorbeeld siliciumnitride of nitride-oxydelagen, de siliciumlagen 7 en 12 worden als polykristallijn silicium neergeslagen 15 door decompositie van een gasvormige siliciumverbinding zoals b.v. SIH4 of Si Cl^. Zij worden niet met opzet gedoteerd en gewoonlijk als ongedoteerd anschreven, ofschoon een zwakke n- of p-dotering altijd aanwezig is, In dit voorbeeld heeft de siliciumlaag 7 een dikte van 0,5^um, en de laag 12 een dikte van 0,35^urn, terwijl de anti-oxydatielagen 11 en 13 20 een dikte van 80 nm hebben.
De tweede anti-oxydatielaag 13 wordt nu geëtst zodanig, dat zij althans ter plaatse van de aan te brengen emitterzones blijft staan. Dit kan geschieden met behulp van een oxydemasker 14 (zie Figuur 3). Ofschoon in dit voorbeeld in elke basiszone slechts één emitterzone wordt aange-25 bracht, kunnen natuurlijk ook meerdere emitterzones in één basiszone worden ondergebracht.
Nadat de anti-oxydatielaag 13 is geëtst worden ook de onbedekte delen van de tweede siliciumlaag 12 weggeëtst, waarna door een thermische oxydatie de overgebleven delen van de laag 12 voorzien worden van geöxy-30 deerde randdelen 15, zie Figuur 4. De thermische oxydatie kan bijvoorbeeld plaats hebben in vochtige zuurstof bij een temperatuur van 90Q°C gedurende 9 uur waarbij randdelen 15 met een breedte van ongeveer 0,7^um ontstaan.
De onbedekte delen van de eerste anti-oxydatielaag 11 worden nu 35 weggeëtst, waarna de zo vrijgelegde, eerste delen 7A van de eerste siliciumlaag 7 door Implantatie van bijvoorbeeld boorionen 16 sterk p-gelei- 15 dend worden gemaakt, zie Figuur 5. De dosis is bijvoorbeeld 5x10 ionen 2 per cm en de energie 100 keV.
8503403 EÏÏN 11578 7
Nu worden alle vrijliggende oxydedelen (14 en 15) weggeëtst, waarna het onbedekte silicium thermisch licht geoxydeerd wordt, zie Figuur 6. Hierbij ontstaan de oxydelagen 17 en 18. Tijdens deze bewerking en bij de volgende verhittingsstappen ontstaan de bas iscantactge-5 bieden 4B door diffusie van boor vanuit de laagdelen 7A in de laag 3.
Daarna worden achtereenvolgens de onbedekte delen van de anti-oxydatielagen 11 en 13 en de onbedekte delen van de siliciumlagen 7 en 12 door etsen verwijderd. Daarbij ontstaan in de laag 7 groeven 19 die zich tot in de epitaxiale laag 3 uitstrekken, zie Figuur 7. Door ther- 10 mische oxydatie worden vervolgens deze groeven opgevuld met oxyde, waarbij ook de dikte van de oxydelagen 17 enigszins toeneemt, zie Figuur 8.
Dan worden in de niet gecxydeerde, tweede delen 7B van de eerste siliciumlaag 7 boven de basisgebieden lager gedoteerde p-type basiszones 4A en hoger gedoteerde n-type emitterzones 8 gevormd, waarbij de nrtype 15 dotering zoveel hoger dan de p-type dotering is, dat het deel 7B van de siliciumlaag 7 na de Implantatie een hoge n-type dotering heeft. Alvorens deze implantaties te doen zal men bij voorkeur eerst de anti-oxydatielaag 13 selectief wegetsen, ofschoon dit niet strikt noodzakelijk is, en men ook door de laag 13 heen zou kunnen implanteren. Als doteringsionen wor- 20 den bij voorkeur boor- en arseenionen gebruikt; de doses en implantatie- energie zijn afhankelijk van de gewenste emitter- ei basisdiepten. In dit 15 voorbeeld werd eerst boor bij een energie van 25 keV en een dosis van 10 2 ionen/cm en daarna arseen met een energie van 100 keV en een dosis van 16 2 0 10 ionen/cm geïmplanteerd, gevolgd door annealen bij 990 gedurende 25 60 minuten. Daarbij moet ervoor gezorgd warden dat de diepte van de emit-ter-basisovergang kleiner is dan die van de groeven 19 zodat de emitter-zone door de geaxydeerde groef wordt begrensd. De implantaties kunnen ook in omgekeerde volgorde warden uitgevoerd.
Tenslotte worden cp de siliciumlaagdelen 7B emitter contacten 20, 30 en via contactvensters in de oxydelagen 17 cp de siliciumlaagdelen 7A basiscontacten 21 aangebracht, terwijl het substraat 2 van een collector-contact 22 wordt voorzien, zie Figuur 1. De emitter- en basismetallise-ringen kunnen op gebruikelijke wijze interdigitaal worden aangebracht.
Verschillende varianten zijn mogelijk. Zo kunnen bijvoorbeeld 35delen van de eerste siliciumlaag 7 tevens als emitterballastwaerstand warden gebruikt. In Figuur 9 is een bovenaanzicht van een transistor met dergelijke emitterballastweerstanden R getekend. Figuur 1 is een dwarsdoorsnede langs de lijn I-I, en Figuur 10 is een dwarsdoorsnede langs de 85 0 3 4 8 8
; ‘kI
PHN 11578 8 lijn X-X van de transistor van Figuur 9. In Figuur 9; zijn de ontrekken van de metallisering gestippeld aangeduid; de plaatsen waar de metalli-sering met een siliciumoppervlak contact maakt (de contactvensters) zijn met diagonalen aangeduid. De geoxideerde groeven die het weerstands gebied 5 R omringen kunnen in dezelfde processtap als Figuur 7 worden gevormd; het . deel van de siliciumlaag 7 dat de weerstand R vormt kan tijdens de implan-tatiestap van Figuur 8 met bijvoorbeeld arseen gedoteerd worden.
De uitvinding is niet beperkt tot de gegeven uitvoeringsvoorbeel-den. Zo kunnen in het bijzonder de geleidingstypen (alle tegelijk) worden 10 vervangen door het tegengestelde type. Verder kunnen naar wens andere laagdikten en andere implantatiedoses en energieën worden toegepast en kunnen andere donor- en acceptorionen worden gebruikt. In plaats van aan het eind van het proces, kan ook vóór het aanbrengen van het verzonken oxydepatroon het basisgebied als een oppervlaktelaag van het tweede ge-15 leidingstype in de epitaxiale laag aangebracht, en daarna door het verzonken oxydepatroon in gescheiden basiszones verdeeld worden.
20 25 30 35 85 03 4 0 8
Claims (8)
1. Hoogfrequenttransistor roet een halfgeleiderlidhaam van silicium/ bevattende een hooggedoteerd substraat van een eerste geleidingstype, een daarop gelegen, lager gedoteerde epitaxiale laag van het eerste geleidingstype, een in de epitaxiale laag aangebracht laagvormig basis-5 gebied van het tweede, tegengestelde geleidingstype en een althans ten dele in de epitaxiale laag verzonken patroon van siliciuraoxyde dat het basisgebied in een aantal onderling gescheiden basiszones verdeelt die met elkaar verbonden zijn door op het isolerende patroon gelegen geleidende lagen, waarbij in elke basiszone tenminste een emitterzcne van 10 het eerste geleidingstype is aangebracht, met het kenmerk, dat de geleidende lagen elk een siliciumlaag van het tweede geleidingstype bevatten waarvan althans de rand bedekt is met een zich tot in de basiszone uitstrékkende dunne oxydelaag, en dat de emitterzones zijwaarts door deze dunne oxydelagen warden begrensd.
2. Hoogfrequenttransistor volgens conclusie 1, met het kenmerk, dat de basiszenes voorzien zijn van hooggedoteerde basiscontactzones die door de genoemde dunne oxydelagen van de emitterzones zijn gescheiden en door het verzonken oxydepatroon vorden begrensd.
3. Hoogfrequenttransistor volgens conclusie 1 of 2, roet het ken-20 merk, dat de emitterzones bedekt zijn met siliciumlagen van het eerste geleidingstype die uit dezelfde siliciumlaag zijn gevormd als de genoemde siliciumlagen van het tweede geleidingstype en daarvan gescheiden zijn door groeven die zijn opgevuld met de genoemde dunne oxydelagen.
4. Hoogfrequenttransistor volgens een der voorgaande conclusies, 25 net het kenroark dat de siliciumlagen van het tweede geleidingstype bedekt zijn met een oxydelaag, en via contactvensters in deze oxydelaag verbonden zijn roet me taallagen die de basisaansluiting vormen.
5. Werkwijze ter vervaardiging van een hoogfrequenttransistor volgens een der voorgaande conclusies, gekenmerkt door de volgende proces- 30 stappen: - het aanbrengen van een epitaxiale laag van een eerste geleidingstype op een hooggedoteerd siliciumsubstraat van het eerste geleidingstype, - het aanbrengen van een anti-oxydatiemasker op de epitaxiale laag ter definitie van de basiszones, 35. het thermisch axyderen van het onbedekte deel van de epitaxiale laag ter vorming van een althans ten dele daarin verzonken oxydepatroon, - het na verwijderen van het anti-oxydatiemasker (¾) de epitaxiale laag en qp het oxydepatroon aanbrengen van achtereenvolgens een eerste 85034 OS FHN 11578 10 siliciumlaag, een eerste anti-oxydatielaag, een tweede siliciumlaag en een tweede anti-oxydatielaag, - het etsen van de tweede anti-oxydatielaag 2 zodanig, dat zij althans ter plaatse van de aan te brengen emitterzones blijft staan, 5. het wegetsen van de onbedekte delen van de tweede siliciumlaag, - het thermisch oxyderen van de tweede siliciumlaag ter vorming van ge-oxydeerde randdelen daarvan, - het wegetsen van de onbedekte delen van de eerste anti-oxydatielaag, - het doteren van de onbedekte, eerste delen van de eerste siliciumlaag 10 met een doteringsstof van het tweede geleidingstype, - het wegetsen van de vrij liggende oxydedelen, - het thermisch oxyderen van het onbedekte silicium en het gelijktijdig vormen van basiscontactzones door diffusie vanuit de eerste siliciumlaag, 10. het wegetsen van de onbedekte delen van de anti-oxydatielagen, - het wegetsen van de onbedekte delen van de siliciumlagen, - het door thermisch oxyderen opvullen van de zo gevormde, zich tot in de epitaxiale laag uitstrekkende groeven in de eerste siliciumlaag, - het inplanteren van een doteringsstof van het eerste geleidingstype 20 via de niet-geoxydeerde, tweede delen van de eerste siliciumlaag ter vorming van emitterzones van het eerste geleidingstype die cp de geoxideerde groeven aansluiten, en - het aanbrengen van basis- en emittercontacten op de genoemde eerste en tweede delen van de eerste siliciumlaag. 2B
6. Werkwijze volgens conclusie 5, met het kenmerk, dat na het op vullen van de groeven via de niet-geoxydeerde tweede delen van de eerste siliciumlaag een doteringsstof van het tweede geleidingstype wordt geïmplanteerd ter vorming van de bas is zones.
7. Werkwijze volgens conclusie 5, met het kenmerk, dat na het aan-30 brengen van de epitaxiale laag en vóór het aanbrengen van het anti-oxyda- tiemasker in de epitaxiale laag een laag van het tweede geleidingstype wordt aangebracht, die daarna door het verzonken oxydepatroon in onderling gescheiden basiszones wordt verdeeld.
8. Werkwijze volgens conclusie 5, net het kenmerk, dat tijdens het 35 etsen van de groeven tevens delen van de eerste siliciumlaag gedefinieerd worden die als emitterweerstanden worden gebruikt. 8503408
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8503408A NL8503408A (nl) | 1985-12-11 | 1985-12-11 | Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan. |
| EP86202185A EP0225672B1 (en) | 1985-12-11 | 1986-12-01 | High-frequency transistor and method of manufacturing same |
| DE8686202185T DE3678112D1 (de) | 1985-12-11 | 1986-12-01 | Hochfrequenz-transistor und verfahren zu dessen herstellung. |
| JP61291670A JPS62139357A (ja) | 1985-12-11 | 1986-12-09 | 高周波トランジスタ及びその製造方法 |
| US07/287,510 US4860078A (en) | 1985-12-11 | 1988-12-19 | High-frequency transistor with low internal capacitance and low thermal resistance |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8503408 | 1985-12-11 | ||
| NL8503408A NL8503408A (nl) | 1985-12-11 | 1985-12-11 | Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8503408A true NL8503408A (nl) | 1987-07-01 |
Family
ID=19846998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8503408A NL8503408A (nl) | 1985-12-11 | 1985-12-11 | Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4860078A (nl) |
| EP (1) | EP0225672B1 (nl) |
| JP (1) | JPS62139357A (nl) |
| DE (1) | DE3678112D1 (nl) |
| NL (1) | NL8503408A (nl) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5096842A (en) * | 1988-05-16 | 1992-03-17 | Kabushiki Kaisha Toshiba | Method of fabricating bipolar transistor using self-aligned polysilicon technology |
| US5244822A (en) * | 1988-05-16 | 1993-09-14 | Kabushiki Kaisha Toshiba | Method of fabricating bipolar transistor using self-aligned polysilicon technology |
| US5117271A (en) * | 1990-12-07 | 1992-05-26 | International Business Machines Corporation | Low capacitance bipolar junction transistor and fabrication process therfor |
| DE19632412A1 (de) * | 1996-08-05 | 1998-02-12 | Sifu Hu | Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
| JP3309959B2 (ja) * | 1998-04-16 | 2002-07-29 | 日本電気株式会社 | 半導体装置 |
| KR101340514B1 (ko) * | 2007-01-24 | 2013-12-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3982266A (en) * | 1974-12-09 | 1976-09-21 | Texas Instruments Incorporated | Integrated injection logic having high inverse current gain |
| JPS5526601A (en) * | 1978-01-14 | 1980-02-26 | Semiconductor Res Found | Semiconductor apparatus |
| FR2454698A1 (fr) * | 1979-04-20 | 1980-11-14 | Radiotechnique Compelec | Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede |
| JPS5694770A (en) * | 1979-12-28 | 1981-07-31 | Nec Corp | Transistor |
| US4338138A (en) * | 1980-03-03 | 1982-07-06 | International Business Machines Corporation | Process for fabricating a bipolar transistor |
| US4331708A (en) * | 1980-11-04 | 1982-05-25 | Texas Instruments Incorporated | Method of fabricating narrow deep grooves in silicon |
| US4484211A (en) * | 1981-02-04 | 1984-11-20 | Matsushita Electric Industrial Co., Ltd. | Oxide walled emitter |
| US4333794A (en) * | 1981-04-07 | 1982-06-08 | International Business Machines Corporation | Omission of thick Si3 N4 layers in ISA schemes |
| JPS58110075A (ja) * | 1981-12-23 | 1983-06-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS60235465A (ja) * | 1984-05-08 | 1985-11-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| DE3580206D1 (de) * | 1984-07-31 | 1990-11-29 | Toshiba Kawasaki Kk | Bipolarer transistor und verfahren zu seiner herstellung. |
-
1985
- 1985-12-11 NL NL8503408A patent/NL8503408A/nl not_active Application Discontinuation
-
1986
- 1986-12-01 EP EP86202185A patent/EP0225672B1/en not_active Expired
- 1986-12-01 DE DE8686202185T patent/DE3678112D1/de not_active Expired - Lifetime
- 1986-12-09 JP JP61291670A patent/JPS62139357A/ja active Pending
-
1988
- 1988-12-19 US US07/287,510 patent/US4860078A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0225672B1 (en) | 1991-03-13 |
| DE3678112D1 (de) | 1991-04-18 |
| EP0225672A1 (en) | 1987-06-16 |
| US4860078A (en) | 1989-08-22 |
| JPS62139357A (ja) | 1987-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534367B2 (en) | Trench-gate semiconductor devices and their manufacture | |
| US4140558A (en) | Isolation of integrated circuits utilizing selective etching and diffusion | |
| US4520552A (en) | Semiconductor device with deep grip accessible via the surface and process for manufacturing same | |
| US3959025A (en) | Method of making an insulated gate field effect transistor | |
| US4798810A (en) | Method for manufacturing a power MOS transistor | |
| US4374455A (en) | Method for manufacturing a vertical, grooved MOSFET | |
| US6660591B2 (en) | Trench-gate semiconductor devices having a channel-accommodating region and their methods of manufacture | |
| KR20010006411A (ko) | 트랜치 소스 콘택트를 갖는 측방 확산 ｍｏｓ 트랜지스터 | |
| JPS6226590B2 (nl) | ||
| US4443933A (en) | Utilizing multi-layer mask to define isolation and device zones in a semiconductor substrate | |
| NL8701251A (nl) | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. | |
| US4717689A (en) | Method of forming semimicron grooves in semiconductor material | |
| NL8700541A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden. | |
| US4619036A (en) | Self-aligned low-temperature emitter drive-in | |
| KR960006108B1 (ko) | 폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조 | |
| GB1332931A (en) | Methods of manufacturing a semiconductor device | |
| US4001048A (en) | Method of making metal oxide semiconductor structures using ion implantation | |
| NL8503408A (nl) | Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan. | |
| EP0326211B1 (en) | Semiconductor device and method of manufacturing same | |
| US5248623A (en) | Method for making a polycrystalline diode having high breakdown | |
| US4757027A (en) | Method for fabricating improved oxide defined transistors | |
| US4979010A (en) | VLSI self-aligned bipolar transistor | |
| JPS63500627A (ja) | 埋込酸化物を有する半導体装置の製造 | |
| KR970004847B1 (ko) | 반도체장치 및 그 제조방법 | |
| US3631307A (en) | Semiconductor structures having improved high-frequency response and power dissipation capabilities |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |