JP2004282067A - ハイブリッド型磁性体/半導体スピン素子及びその製造方法 - Google Patents

ハイブリッド型磁性体/半導体スピン素子及びその製造方法 Download PDF

Info

Publication number
JP2004282067A
JP2004282067A JP2004068644A JP2004068644A JP2004282067A JP 2004282067 A JP2004282067 A JP 2004282067A JP 2004068644 A JP2004068644 A JP 2004068644A JP 2004068644 A JP2004068644 A JP 2004068644A JP 2004282067 A JP2004282067 A JP 2004282067A
Authority
JP
Japan
Prior art keywords
spin
semiconductor
magnetic
hybrid
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004068644A
Other languages
English (en)
Inventor
Woo Young Lee
禹 榮 李
Suk Hee Han
▲すく▼ ▲ひー▼ 韓
Joon Yeon Chang
▲ちょん▼ 然 張
Hi Jung Kim
喜 中 金
Han Joo Lee
漢 柱 李
Woong Jun Hwang
雄 俊 黄
Moo Whan Shin
武 煥 申
Young Keun Kim
永 根 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Institute of Science and Technology KIST
Original Assignee
Korea Institute of Science and Technology KIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Institute of Science and Technology KIST filed Critical Korea Institute of Science and Technology KIST
Publication of JP2004282067A publication Critical patent/JP2004282067A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/08Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193Magnetic semiconductor compounds
    • H01F10/1936Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/08Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193Magnetic semiconductor compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Static Random-Access Memory (AREA)
  • Thin Film Transistor (AREA)
  • Thin Magnetic Films (AREA)

Abstract

【課題】 常温で強磁性体からスピン分極されたキャリアを半導体に注入して得られるスピンバルブ効果から、メモリ及び論理素子への応用が可能なスピン注入素子及びスピン電界効果トランジスタを提供する。
【解決手段】半導体基板と、該半導体基板の上面に磁性体により形成されたソース領域と、該ソース領域からスピン分極されたキャリアが注入される、前記半導体基板の上面に形成されたスピンチャンネル領域と、該スピンチャンネル領域を通過したスピンが検出される、前記半導体基板の上面に磁性体により形成されたドレーン領域と、を含むハイブリッド型磁性体/半導体スピン素子である。
【選択図】 図5A

Description

本発明は、ハイブリッド型磁性体/半導体スピン素子に関するものである。
1948年にベル研究所で真空管に替るトランジスタが開発されて以来、シリコンCMOS(complimentary metal oxide semiconductor)技術を基盤とする電子素子技術は、ムーアの法則(マイクロチップに格納し得るデータの量が18ケ月毎に2倍ずつ増加するという法則)によって、目覚ましい発展を遂げてきた。しかし、過去40年間の技術的進歩によって、現在、ムーアの法則に忠実に従う電子素子技術はほぼ飽和状態にあり、今後20年後には、半導体素子のサイズがシリコンの格子常数(約0.54nm)に到達し、事実上素子の作製が不可能になることが予想される。したがって、新しい次世代素子の出現が至急に要求されている。
これに対する代案として、ナノ技術を利用したCMOS技術を深化して、ナノサイズのゲートを有するMOSFET(metal oxide semiconductor field effect transistor)の開発を始めとして、SET(single electron transistor)、並びに量子点(quantum dot)を利用したメモリ及び論理素子の開発が急激に進んでいる。また、最近、高分子を利用した薄膜トランジスタ(thin film transistor)が開発され、多様な論理回路を高分子薄膜により製造することができるということが証明されたことにより、分子操作による多様な分子電子(molecular electronics)素子が開発されている。このような分子電子素子分野は、半導体を基盤とする現在の電子素子技術と異なり、新しい材料を利用して次世代電子素子を開発するためにある。
現在までの半導体電子素子は、電子の二つの特性である電荷及びスピンの間で、スピンを無視してキャリアの電荷(負の電荷を有する電子及び正の電荷を有する正孔)のみを電気場により制御する。シリコン半導体産業の背景には、スピンに依存する電子移動(spin-dependent electron transport)を実現しようとする一部の科学者らの絶えない努力の結果として、電子の電荷と共にスピンの自由度を考慮して電子素子を開発しようとする新しいパラダイムのスピントロニクス(spintronics;spinとelectronicsとの合成語)技術が近来、科学技術界において大きな関心を引いている。これは、既存の電子素子と比較して、スピン電子素子が固有の非揮発性(non-volatility)と共に超高速及び超低電力のような特性を有しているため、今後のナノ技術の発展と共に次世代電子素子の革命的成長を主導することが展望されている。
代表的な例として、再生ヘッドは、1988年に発見された強磁性金属と常磁性金属との積層構造から発生する巨大磁気抵抗(giant magnetoresistance、以下、「GMR」と略称する。)現象を利用したものである。このようなGMR現象は、初めFe/Cr多層薄膜で発見され、超高真空(ultrahigh vacuum、UHV)技術の進歩によって、欠陥のない均一のナノ厚さ(1nm以下)の多層薄膜の製造が可能になったためである。GMR現象が実際の素子に応用されたのは、二つの強磁性金属層間にCuのような非磁性金属層を挿入することにより、各磁性層の磁化を独立して起こすことができるスピンバルブ(spin-valve)構造が開発された以後である。
このようなスピンバルブ構造の場合、挿入された非磁性金属層の厚さが充分に厚いため、隣接する二つの強磁性金属層間の磁気的結合を排除することで、数Oe程度の非常に小さな外部磁界にも敏感に反応し得るという利点がある。GMR現象が発見された以後、スピントロニクス技術において最も著しい進歩の一つは、常温で磁性体/絶縁体/磁性体の薄膜構造から観察されるスピン分極された電子のトンネリング現象(TMR:tunneling magnetoresistance)である。低温でこのようなTMR現象が発見されたのは30年以上も前のことであるが、応用的な側面で非常に重要な常温トンネリング現象は1995年に発見された。
スピントロニクス研究分野の最も大きい関心は、電荷及びスピンの自由度を同時に考慮して、メモリ及び論理用トランジスタを具現することにある。スピン分極された電子を磁性金属から常磁性金属に注入するスピン注入(spin injection)の研究が一部進行している。スピン注入は、スピン蓄積(spin accumulation)のような興味深い現象を発生させるということが報告された。1993年、二つの磁性金属間にAuのような常磁性金属を挿入する構造を有し、一方の磁性金属をスピンソースとして使用して常磁性金属にスピンを注入し、注入されたスピンを他方の磁性金属により検出するスピンスイッチ貯蔵素子として、両極スピントランジスタ(bipolar spin transistor)が製造された。
しかるに、このような従来の金属により構成されたスピントランジスタにおいては、スピン注入現象は実験的に証明されたが、インピーダンスが小さいためメモリ素子として使用することには限界があるという不都合な点があった。
本発明は、このような従来の課題に鑑みてなされたもので、常温で強磁性体からスピン分極されたキャリアを半導体に注入して得られるスピンバルブ効果を用いて、メモリ及び論理素子への応用が可能なスピン注入素子及びスピン電界効果トランジスタ、ならびにそれらを製造する方法を提供することを目的とする。
このような目的を達成するため、本発明に係るハイブリッド型磁性体/半導体スピン素子においては、半導体基板と、該半導体基板上に磁性体により形成されたソース領域と、該ソース領域からスピン分極されたキャリアが注入される、前記半導体基板の上面に形成されたスピンチャンネル領域と、該スピンチャンネル領域を通過したスピンが検出される前記半導体基板の上面に磁性体により形成されたドレーン領域と、を含むことを特徴とする。
また、前記磁性体は、大きなスピン分極を有し、Fe、Co、Ni、FeCo及びNiFe中選択される一つの磁性金属である。またこの磁性体は、GaMnAs、InMnAs、GeMn及びGaMnNのような磁性半導体から選択することができ、または、CrO2のような100%のスピン分極を有する半金属(half metal)であることができる。
また、前記半導体は、Si、GaAs、InAs及びGeから選択される一つであることができる。また、前記スピンチャンネル領域は、SOI(Si on insulator)または化合物半導体の二次元電子ガス層(two dimensional electron gas)により形成することができる。
また、前記ソース領域及びドレーン領域は、適用される素子の形態によって互いに異なる5〜1000nmの範囲の線幅を有し、スピンスイッチングが所定の磁界範囲内で反平行(anti-parallel)になることができる。さらに、前記ソース領域とドレーン領域間の間隔は、10nm〜1μmの範囲であることができる。
本発明に係るハイブリッド型磁性体/半導体スピン素子の製造方法においては、半導体基板にキャリアが移動するチャンネル領域を形成する段階と、前記チャンネル領域の左右の半導体基板の表面をエッチングする段階と、前記チャンネル領域の左右のエッチングされた領域に磁性体によりソース領域及びドレーン領域を形成する段階と、前記磁性体のソース領域及びドレーン領域に磁場を加えながら熱処理を行う段階と、を順次行うことを特徴とする。
また、前記素子は、半導体と磁性体との接触面を大きくし、スピン注入を容易にするため、半導体の表面を10〜500nmの範囲の深さにエッチングした後、ソース領域及びドレーン領域を形成することができる。
また、前記磁性体と半導体間の接触抵抗は、オーム(Ohmic)またはショットキー(Schottky)であることができる。また、磁性体と半導体間に、0.5〜2nmの範囲の厚さのAl23及びAlNのような中間膜を挿入して、トンネリングによるスピン注入を発生させることができる。
また、前記熱処理段階は、磁性体の長軸方向に0.5〜5kOeの磁場を印加しながら、真空雰囲気下で100〜500℃の温度で10〜60分間熱処理を行うことができる。
本発明は、ナノサイズの強磁性体電極を利用する非常に敏感な素子であるので、作製時に高度の清浄度を保つ必要があり、段階毎の移動は迅速でなければならない。
以上説明したように、本発明に係るハイブリッド型磁性体/半導体スピン素子及びその製造方法においては、従来の半導体トランジスタにおけるキャリアの電荷のみを電気場により制御することと異なり、ソース及びドレーンに磁性体を使用し、スピンを半導体に注入して検出することで、キャリアのスピンを利用するメモリ及び論理素子として応用することができるという効果がある。
以下、本発明に係る磁性体/半導体素子の製造方法及びその物理的特性を、実施形態に基づいて説明する。
基板としてN−型シリコンウエハの上面に、まず、シリコン界面での漏洩電流を防止するため、熱酸化方法を用いてシリコンダイオキサイド層(SiO2)を約20nmの厚さに成長させた。このように酸化膜を成長させた後、ダイシングソー(dicing saw)を利用して試片を11.8×11.8mmに切断した。
次いで、外部環境による汚染源を除去するため、表1に示した洗浄工程を施した。すなわち、サンプルを、TCE、アセトン、メタノール及び脱イオン水(DI water)を用いて洗浄した後、H2SO4:H22が4:1の割合で混合された高温の酸性溶液に10分間浸し、残留している表面の有機物質及び金属を完全に除去し、最後に、脱イオン水を用いて10分間洗浄し、窒素ガスを用いて乾燥させた。
次いで、洗浄が終了した後、電極をパターニングするため、CADを利用してマスクの上面に電極をデザインした。すなわち、磁場の方向による電極のスピンバルブ効果を得るため、注入口(source)及び検出口(drain)の線幅をそれぞれ100nmと300nmとに異なるように形成し、長さは20μmに形成した。また二つの電極間の間隔は、100nm〜1μmの範囲にし、スピン電子がシリコン内でどのような挙動を示すかを確認するため、チャンネルの長さを変化させた。
次いで、このように形成されたマスクを用いて、電子線露光装置によりパターニングした。この工程は、一般の写真露光工程とは異なり、露光マスクを用いることなくコンピュータにより制御される電子銃の電子線で多層感光膜上に露光させた後、MIBK:IPA(3:1)溶液を用いて現像した。多層感光膜は、シリコン基板の水分を除去するため、フリーベーキング(free baking)を160℃で2分間行った後、スピンコーターを用いてコポリマー(copolymer)及びPMMA4%を5000rpmで塗布し、170℃でソフトベーキング(soft baking)を3分間行って350nmの厚さを有するように形成した。
感光膜を単一層でなく多層にした理由は、各層を分子量の異なる層で形成し、分子量の少ない下層の感光膜をより広く現像することで、電極を蒸着した後にリフトオフ(lift-off)工程を容易にするためである。
次いで、磁性体電極とシリコンとの接触面を最大にするため、パターニングされた部分をエッチングした。このとき、エッチングは、シリコンダイオキサイド及びシリコンの二つの層を次のような方法により同時に行った。すなわち、シリコンダイオキサイドは、BOE(buffered oxide etchant)を用いて、常温でビーカーに満たしたエッチング溶液を磁石棒により攪拌しながら20nmの湿式エッチングを行った。シリコンは、乾式エッチング(reactive ion etcher)装備を利用してエッチングした。このようなエッチングを行う前に、使用する反応チャンバの清潔を維持するため、酸素とアルゴンガスとの混合気体を用いてチャンバの内部の汚染源を除去した後、エッチング時に使用するSF6ガスを用いて練習用サンプル(dummy wafer)をチャンバの内部に装着してチャンバの雰囲気を調節した。その後、事前準備が完了した後、圧力100mtorr、パワー100Watt、SF6ガスの流量20sccmの条件で、サンプルを40nm及び280nmエッチングした。
このようにエッチング工程が終了した後、DCマグネトロンスパッタリングシステムを用いて強磁性体電極を蒸着した。蒸着前には必ず事前段階として、移動時に発生した自然酸化膜を除去するため、BOE(buffered oxide etchant)溶液に暫く浸した後、きれいに洗浄して真空チャンバに装入した。このように酸化膜を徹底して除去する理由は、シリコンと電極間でスピン電子の注入及び検出が正しく行われるようにするためである。電極の蒸着も、チャンバの汚染源を除去するため、工程前に、1×10-8torr以下の初期真空状態に維持し、約10分間Fe16Co84(スピン分極率:52%)で事前スパッタリング(pre-sputtering)を行った後、本格的な電極の蒸着を行った。すなわち、強磁性電極の磁化容易軸を形成するため、電極の長軸方向に磁石を取付けて、それぞれ55nm及び295nm蒸着した。一方、大気中で電極の表面が酸化することを防止するため、その直上にタンタル(Ta)を5nm積層して保護膜を形成した。強磁性体電極の蒸着は、上記で適用したスパッタリングに限定されず多様な蒸着方法を用いることができる。
このように電極の蒸着が終了すると、パターニング時に用いた感光膜をリフトオフ(lift-off)するため、サンプルをアセトンが満たされた容器に入れて、感光膜が完全に除去されるまで約24時間浸しておく。このとき、強磁性電極は非常に微細なサイズであるため、リフトオフ時に短絡しないように格別の注意を払わなければならない。
図1は、このような工程を経て作製されたスピン注入素子を示す模式図である。図示するように、基板12の上面に、酸化膜13が形成され、ソース及びドレーンとして、幅の異なる二つの電極11、14が形成されている。図2A及び図2Bは、前記工程により作製された実際のスピン素子の写真で、符号21及び22は、磁性体により形成されたソース及びドレーンをそれぞれ示す。図2Bには、五つのソース及びドレーンアレイがTi/Auの接触パッド(contact pad)と共に示されている。
このような素子は、非常に小さいサイズであるため、直接測定することは不可能である。よって、抵抗が非常に小さい導体を充分に大きく作製して電極に接合することで測定できるようにしなければならない。したがって、測定時に加えた印加電圧を消滅させることなく強磁性電極に伝達し得る材料の選定、及び電極とパッド間の最適のオーム(Ohmic)接合を行い得るようにパッドをデザインすることが重要である。この材料として、金(Au)を選択した。しかし、金をシリコン基板上に直接蒸着することは二つの材料間の接合力がよくないため、その間にチタン(Ti)を蒸着することにした。また、接触パッドは、写真露光を利用して形成するため、クロム(Cr)膜が積層されたガラスマスク上にデザインしたパッドを作製した。また、パターニングは、写真露光装備を用いて最適の条件(AZ−5214感光液を試片上に塗布した後、スピンコーターにより4000rpmで回転させた後、75℃のオーブン中で約15分間ベーキングを行う。)で準備された試片に紫外線を約4.5秒間感光させて作製した後、現像液に浸して現像した。このようにパターニングされた試片を充分にきれいに洗浄した後、前述した二つの材料(Ti/Au)を、それぞれ20nm及び200nmの厚さで初期真空度が2×10-6 torrの電子線蒸発蒸着器(e-beam evaporator)により順次蒸着した。このようにパッドを蒸着した後は、パターニングするために塗布した感光液を除去するため、アセトンを用いてリフトオフ(lift-off)を行った。このようにしてスピンバルブ効果を利用したシリコンナノスピン素子を作製した。
本発明に係るオーム(Ohmic)接合された二つのターミナル端子を有する素子は、高インピーダンス素子から発生する問題点を防止することができる。このことを強磁性体電極とシリコン間の垂直型接合を通してオームの挙動を示す素子を作製して特性を調べた。
図3は、強磁性電極と半導体間の接合特性を確認するために測定した電極/シリコン間の電流−電圧特性を示すグラフである。図示するように、ショットキー接合の挙動をなすもので、二つの接合間に何らの汚染源なしに完壁に接合されていることが確認された。また、電極/シリコン間のショットキーバリアによる熱イオンの放出によるショットキーバリアの高さを下記式により計算した。
上式中、−qΦ bは、ショットキーバリアの高さ、A*は、リチャードソン常数をそれぞれ示す。前記式により、バリアの高さとして0.49eVが得られた。電極とシリコンとの接合面が素子においてどのくらい電流−電圧の特性に影響を与えかを調べるため、エッチング工程時、試片を60nmと350nmとに分けて素子を作製した。
図4A〜図4Cは、強磁性電極とシリコン間の接合面の差による電流−電圧の特性及びスピン移動を示す模式図である。図示するように、シリコン表面をエッチングしない場合(図4A)は抵抗が数十MΩで、シリコンの表面を60nmにエッチングした場合(図4B)も数十kΩで抵抗が非常に高い。しかし、シリコンの表面を350nmに充分にエッチングした場合(図4C)は抵抗が数百Ωであった。エッチングを充分にして強磁性電極とシリコン間の接合面を拡大させると、抵抗が顕著に減少することが分かった。しかし、工程上、エッチングを長くすることは、電極の短絡及び反応ガスによる素子の汚染の原因になるおそれがあるため、適切なエッチング条件を確立することが必要である。素子の基板として用いられたシリコンのドーピング濃度及び移動度をホール測定して求めた。
式中、nは電子濃度、VHはホール電圧、μnは電子の移動度をそれぞれ示す。上記式により計算すると、電子濃度は7.1×1016cm-3、比抵抗は約5Ωcm、電子の移動度は948.6cm2/V-secであった。
本発明に係るシリコンナノスピン素子における抵抗の変化の測定は、電極の長軸方向(すなわち、長さ方向)に磁場を加えて変化させたとき、一番目の強磁性体電極(source)からスピン分極された電子をシリコン内に注入し、その情報を失うことなくシリコン内を移動させて二番目の電極(drain)から検出し、これにしたがって変化する電気的な信号の測定を意味する。
図5A及び図5Bは、それぞれ電極の線幅が100nm及び200nmの素子と、100nm及び300nmの素子の磁気抵抗の変化を示すグラフである。図示するように、電極の線幅を100nm(41)及び200nm(42)とした場合、二つの電極の磁化方向が反平行(anti-parallel)を維持する区間が非常に短い(図5A)。一方、電極の線幅が100nm(43)及び300nm(44)の場合、反平行の磁化方向を維持する区間が数十Oe程度に長い(図5B)。これは、線幅が300nmの電極が有する形状磁気異方性による保磁力(coercivity)がこれよりも小さい線幅の電極の保磁力より小さいため、スイッチングが容易に行われることを確認することができる。よって、本発明により作製されたスピン素子からスピンバルブ効果を常温で確認した。
図6は、4〜300Kでの温度変化による磁気抵抗比の変化を示すグラフである。本発明においてスピン素子の磁気抵抗の値は下記式により求めた。
温度変化による磁気抵抗の変化は殆ど発生することなく、常温まで約0.1%程度を維持されていることを確認することができた。
図7は、4Kで測定した磁界による磁気抵抗曲線の変化を示すグラフである。高い磁場の範囲(約20kOe)では、磁場の強さが大きくなるほどシリコンによる磁気抵抗の変化(ordinary magnetoresistance)が大きく現れる。これは、電子がシリコン内を挙動していることを確認する典型的なローレンツ力(Lorentz force)の結果として判断される。
図8は、熱処理前後の磁界による磁気抵抗の変化を示すグラフである。スパッタリング法により蒸着された強磁性電極は、電極の内部に欠陥が存在するため、熱処理後に磁気抵抗の向上が認められた。本実施例においては、電極の長軸方向に磁場を約600Oe加えながら1×10-6 torrの真空雰囲気下で300℃の温度で20分間熱処理を行うことで、熱処理後、磁気抵抗が約80%程度向上した。これは、強磁性電極の内部の欠陥が熱処理により安定した磁区(magnetic domain)を有するためであると判断される。
本発明により製造されたハイブリッド磁性体/半導体素子の一例として、スピントランジスタを図9に示す。前記スピントランジスタのソース101及びドレーン102として磁性体を使用した。スピン分極されたキャリアは、ソース101からチャンネル領域105に注入され、ドレーン102から検出される。チャンネル領域として化合物半導体の二次元電子ガス層(two dimensional electron gas)を利用することもできるが、この場合は、チャンネル領域に注入されたキャリアを外部磁場による抵抗の変化を利用して制御することができる。または、ゲート103の電圧により、チャンネル領域に注入されたスピン分極されたキャリアの歳差運動(precession)を制御することもできる。このような方法によりスピン分極電界効果トランジスタ(spin-polarized field effect transistor;spin FET)を具現した。図中の符号104及び106は、量子井戸構造(quantum well structure)のバリア層(絶縁層)を示したものである。
本発明に係るスピン注入素子を示す模式図である。 本発明により製造された一つのスピン素子を有する素子アレイの写真である。 本発明により製造された複数のスピン素子を有するスピン素子アレイの写真である。 本発明に係る強磁性電極と半導体間の接合特性を確認するために測定した電極/シリコン間の電流−電圧特性を示すグラフである。 本発明に係る強磁性電極とシリコン間の接合面の差による電流−電圧の特性を示すグラフ及びシリコン表面をエッチングせずに電極を形成した場合のスピン移動を示す模式図である。 本発明に係る強磁性電極とシリコン間の接合面の差による電流−電圧の特性を示すグラフ及びシリコン表面を60nmエッチングして電極を形成した場合のスピン移動を示す模式図である。 本発明に係る強磁性電極とシリコン間の接合面の差による電流−電圧の特性を示したグラフ及びシリコン表面を350nmエッチングして電極を形成した場合のスピン移動を示す模式図である。 電極の線幅が100nm及び200nmの素子の場合の磁気抵抗の変化を示すグラフである。 電極の線幅が100nm及び300nmの素子の場合の磁気抵抗の変化を示すグラフである。 本発明に係るスピン注入素子の4〜300Kの範囲の温度変化による磁気抵抗の変化を示すグラフである。 本発明に係るスピン注入素子の4Kで測定した磁界による磁気抵抗曲線の変化を示すグラフである。 本発明に係るスピン注入素子の熱処理前後の磁界による磁気抵抗の変化を示すグラフである。 本発明に係るスピン分極電界効果トランジスタの構造を示す縦断面図である。

Claims (15)

  1. 半導体基板と、
    該半導体基板の上面に磁性体により形成されたソース領域と、
    該ソース領域からスピン分極されたキャリアが注入される、前記半導体基板の上面に形成されたスピンチャンネル領域と、
    該スピンチャンネル領域を通過したスピンが検出される、前記半導体基板の上面に磁性体により形成されたドレーン領域と、
    を含むことを特徴とするハイブリッド型磁性体/半導体スピン素子。
  2. 前記磁性体が、大きなスピン分極を有する磁性金属であり、Fe、Co、Ni、FeCo及びNiFeから選択される一つである、請求項1記載のハイブリッド型磁性体/半導体スピン素子。
  3. 前記磁性体が、GaMnAs、InMnAs、GeMn及びGaMnNから選択される一つである、請求項1記載のハイブリッド型磁性体/半導体スピン素子。
  4. 前記磁性体がCrO2のような100%のスピン分極を有する半金属である、請求項1記載のハイブリッド型磁性体/半導体スピン素子。
  5. 前記半導体がSi、GaAs、InAs及びGeから選択される一つである、請求項1記載のハイブリッド型磁性体/半導体スピン素子。
  6. 前記スピンチャンネル領域がSOIまたは化合物半導体の二次元電子ガス層である、請求項1記載のハイブリッド型磁性体/半導体スピン素子。
  7. 前記ソース領域及びドレーン領域が5〜1000nmの範囲の線幅を有する、請求項1記載のハイブリッド型磁性体/半導体スピン素子。
  8. 前記ソース領域とドレーン領域間の間隔が10nm〜1μmの範囲である、請求項7記載のハイブリッド型磁性体/半導体スピン素子。
  9. 前記ソース領域及びドレーン領域が、互いに異なる線幅を有し、スピンスイッチングが所定の磁界範囲で反平行である、請求項7記載のハイブリッド型磁性体/半導体スピン素子。
  10. 前記ソース領域及びドレーン領域が形成された半導体基板の表面が10〜500nmの範囲の深さにエッチングされている、請求項1記載のハイブリッド型磁性体/半導体スピン素子。
  11. 前記磁性体と半導体間の接触抵抗がオームまたはショットキーである、請求項1記載のハイブリッド型磁性体/半導体スピン素子。
  12. 前記磁性体と半導体間に、0.5〜2nmの範囲の厚さのAl23またはAlNが中間膜として挿入され、それによりトンネリングによるスピン注入が発生する、請求項1記載のハイブリッド型磁性体/半導体スピン素子。
  13. ゲートと、該ゲートの下部に形成された絶縁層と、該絶縁層の左右側に磁性体により形成されたソース領域及びドレーン領域と、前記絶縁層の下部に形成された二次元電子ガス層と、を含み、
    前記ゲートに印加される電圧により、スピン分極されたキャリアの歳差運動を制御するようにスピン分極電界効果トランジスタに適用することを特徴とするハイブリッド型磁性体/半導体スピン素子。
  14. 半導体基板にキャリアが移動するチャンネル領域を形成する段階と、
    前記チャンネル領域の左右の半導体基板の表面を10〜500nmの範囲の深さにエッチングする段階と、
    前記チャンネル領域の左右のエッチングされた領域に磁性体によりソース領域及びドレーン領域を形成する段階と、
    前記磁性体のソース領域及びドレーン領域に磁場を加えながら熱処理を行う段階と、
    を順次行うことを特徴とするハイブリッド型磁性体/半導体スピン素子の製造方法。
  15. 前記熱処理段階が、磁性体の長軸方向に0.5〜5kOeの磁場を加えながら、真空雰囲気下で100〜500℃の温度で10〜60分間熱処理を行う、請求項14記載のハイブリッド型磁性体/半導体スピン素子の製造方法。
JP2004068644A 2003-03-14 2004-03-11 ハイブリッド型磁性体/半導体スピン素子及びその製造方法 Pending JP2004282067A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0016170A KR100511077B1 (ko) 2003-03-14 2003-03-14 하이브리드형 자성체/반도체 스핀소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2004282067A true JP2004282067A (ja) 2004-10-07

Family

ID=32768650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004068644A Pending JP2004282067A (ja) 2003-03-14 2004-03-11 ハイブリッド型磁性体/半導体スピン素子及びその製造方法

Country Status (4)

Country Link
US (1) US7084468B2 (ja)
EP (1) EP1458031A3 (ja)
JP (1) JP2004282067A (ja)
KR (1) KR100511077B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953532B1 (ko) * 2007-10-09 2010-04-21 한국과학기술연구원 나노자성체/자성반도체 하이브리드형 스핀 소자 및 그 제조방법
JP2010238956A (ja) * 2009-03-31 2010-10-21 Tdk Corp スピン伝導デバイス
JP2010239011A (ja) * 2009-03-31 2010-10-21 Tdk Corp スピン注入構造及びそれを用いたスピン伝導デバイス

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1603168B1 (en) * 2003-03-07 2017-01-11 Japan Science and Technology Agency Field-effect transistor with spin-dependent transmission characteristic with half-metal source and drain
JP4469570B2 (ja) * 2003-07-24 2010-05-26 株式会社東芝 磁気抵抗効果素子、磁気ヘッドおよび磁気記録再生装置
US7099122B2 (en) * 2003-12-16 2006-08-29 Seagate Technology Llc Spin polarization enhancement artificial magnet
US7411235B2 (en) * 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
KR100697779B1 (ko) * 2005-03-05 2007-03-20 한국과학기술연구원 Soi기판을 이용한 하이브리드형 자성체/반도체 스핀소자및 그 제조방법
JP4528660B2 (ja) * 2005-03-31 2010-08-18 株式会社東芝 スピン注入fet
US7956608B1 (en) * 2005-06-27 2011-06-07 Northwestern University Method of using group III-V ferromagnetic/non-magnetic semiconductor heterojunctions and magnetodiodes
US7655324B2 (en) * 2005-09-20 2010-02-02 Sridhar Kasichainula Electro-magnetic storage device and method
KR100796281B1 (ko) * 2006-02-28 2008-01-21 서울시립대학교 산학협력단 스핀의존 단전자 트랜지스터
US20080012004A1 (en) * 2006-03-17 2008-01-17 Mears Technologies, Inc. Spintronic devices with constrained spintronic dopant
US7625767B2 (en) * 2006-03-17 2009-12-01 Mears Technologies, Inc. Methods of making spintronic devices with constrained spintronic dopant
WO2008005856A2 (en) 2006-07-07 2008-01-10 The Regents Of The University Of California Spin injection device having semicondcutor-ferromagnetic-semiconductor structure and spin transistor
US8101984B2 (en) * 2006-07-07 2012-01-24 The Regents Of The University Of California Spin injector
US7342244B2 (en) * 2006-07-19 2008-03-11 Tokyo Electron Limited Spintronic transistor
KR100852182B1 (ko) * 2006-08-22 2008-08-13 한국과학기술연구원 자기장 영역의 음·양 접합 구조를 갖는 반도체-자성물질융합 소자
KR100855105B1 (ko) * 2007-06-14 2008-08-29 한국과학기술연구원 수직자화를 이용한 스핀 트랜지스터
US8409463B1 (en) 2007-07-16 2013-04-02 University Of Central Florida Research Foundation, Inc. Aqueous method for making magnetic iron oxide nanoparticles
US9057094B1 (en) 2007-10-25 2015-06-16 University Of Central Florida Research Foundation, Inc. Nanoparticle-mediated methods for antimicrobial susceptibility testing of bacteria
US20090141409A1 (en) * 2007-12-03 2009-06-04 Santos Tiffany S Spin filter spintronic devices
KR100852184B1 (ko) * 2008-05-30 2008-08-13 한국과학기술연구원 자기장 영역의 음·양 접합 구조를 갖는 반도체-자성물질융합 소자
KR100852183B1 (ko) * 2008-05-30 2008-08-13 한국과학기술연구원 자기장 영역의 음·양 접합 구조를 갖는 반도체-자성물질융합 소자
EP2190022B1 (en) * 2008-11-20 2013-01-02 Hitachi Ltd. Spin-polarised charge carrier device
KR101598542B1 (ko) 2009-01-13 2016-02-29 삼성전자주식회사 스핀 전계효과 트랜지스터를 이용한 논리소자
US8766341B2 (en) * 2009-10-20 2014-07-01 The Regents Of The University Of California Epitaxial growth of single crystalline MgO on germanium
US8692343B2 (en) * 2010-04-26 2014-04-08 Headway Technologies, Inc. MR enhancing layer (MREL) for spintronic devices
KR101084019B1 (ko) 2010-05-12 2011-11-16 한국과학기술연구원 상보성 스핀 트랜지스터 논리회로
WO2012159121A2 (en) 2011-05-19 2012-11-22 University Of Central Florida Research Foundation, Inc. Microbe detection via hybridizing magnetic relaxation nanosensors
CN102774806A (zh) * 2012-06-25 2012-11-14 中国科学院上海技术物理研究所 一种锰钴镍氧线列探测器的微台面制作方法
CN109360853B (zh) * 2018-08-15 2022-01-14 杭州电子科技大学 提高二硫化钼锯齿形条带自旋极化率的异质结结构及方法
CN110190182B (zh) * 2019-05-28 2023-07-25 衢州学院 一种超薄自旋阀器件的设计方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465185A (en) * 1993-10-15 1995-11-07 International Business Machines Corporation Magnetoresistive spin valve sensor with improved pinned ferromagnetic layer and magnetic recording system using the sensor
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
US5962905A (en) * 1996-09-17 1999-10-05 Kabushiki Kaisha Toshiba Magnetoresistive element
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
JP2003248909A (ja) * 2002-02-27 2003-09-05 Hitachi Ltd 磁気ヘッド及びそれを備える磁気記録再生装置、並びに磁気メモリ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953532B1 (ko) * 2007-10-09 2010-04-21 한국과학기술연구원 나노자성체/자성반도체 하이브리드형 스핀 소자 및 그 제조방법
JP2010238956A (ja) * 2009-03-31 2010-10-21 Tdk Corp スピン伝導デバイス
JP2010239011A (ja) * 2009-03-31 2010-10-21 Tdk Corp スピン注入構造及びそれを用いたスピン伝導デバイス

Also Published As

Publication number Publication date
US7084468B2 (en) 2006-08-01
KR100511077B1 (ko) 2005-08-30
US20040178460A1 (en) 2004-09-16
KR20040081625A (ko) 2004-09-22
EP1458031A3 (en) 2005-01-26
EP1458031A2 (en) 2004-09-15

Similar Documents

Publication Publication Date Title
JP2004282067A (ja) ハイブリッド型磁性体/半導体スピン素子及びその製造方法
US7276384B2 (en) Magnetic tunnel junctions with improved tunneling magneto-resistance
KR102628591B1 (ko) 체적 단축 자기 결정형 이방성을 갖는 자기층의 스핀 전달 토크 스위칭을 위한 장치 및 방법
US20110063758A1 (en) Spin filter junction and method of fabricating the same
KR102597922B1 (ko) 스핀 전달 토크의 애플리케이션에 의해 스위칭될 수 있는 호이슬러 화합물의 고도로 텍스처링된 박막 형성용 템플레이팅층
JP2005303302A (ja) 磁気トンネル接合素子およびその形成方法
US20040052006A1 (en) Magnetoresistance element and magnetoresistance storage element and magnetic memory
Cobas et al. Graphene-based magnetic tunnel junctions
RU2367057C2 (ru) Способ формирования структур магнитных туннельных переходов для магниторезистивной магнитной памяти произвольного доступа и структура магнитного туннельного перехода для магниторезистивной магнитной памяти произвольного доступа (варианты)
US10811597B2 (en) Magnetoresistive stack/structure and methods therefor
JP2003188360A (ja) 磁気メモリセル
KR100650416B1 (ko) 하이브리드형 자성체/반도체 나노선 스핀소자 및 그제조방법
KR100697779B1 (ko) Soi기판을 이용한 하이브리드형 자성체/반도체 스핀소자및 그 제조방법
Singh et al. Fabrication of magnetic tunnel junctions
RU2394304C2 (ru) Способ формирования структуры магнитного туннельного перехода на основе наноразмерных структур металл-изолятор-металл и структура магнитного туннельного перехода на основе наноразмерных структур металл-изолятор-металл (варианты)
WO2020213596A1 (ja) 量子ビットセル及び量子ビット集積回路
Piotrowski et al. Conductive atomic force microscopy of small magnetic tunnel junctions with interface anisotropy
Rahaman et al. Process-induced magnetic tunnel junction damage and its recovery for the development of spin–orbit torque magnetic random access memory
Cherian et al. Fabrication of Graphene-Inserted Tunneling Device (GiTD) for Emerging Spin Devices
Surampalli et al. Voltage Controlled Interlayer Exchange Coupling and Magnetic Anisotropy Effects in Perpendicular Magnetic Heterostructures
Shi Spin Orbit Torque Driven Magnetic Switching in Three Terminal Magnetic Tunnel Junctions
KR100543265B1 (ko) 터널링 자기저항 소자 및 그 제조방법
Chen Spin Torque and Spin-Dependent Transport in Nanoscale Devices
Pandharpure Process development for integration of CoFeB/MgO-based magnetic tunnel junction (MTJ) device on silicon
Albert The fabrication and measurement of current perpendicular to the plane magnetic nanostructures for the study of the spin transfer effect

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070928

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071031

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090127