KR100953532B1 - 나노자성체/자성반도체 하이브리드형 스핀 소자 및 그 제조방법 - Google Patents

나노자성체/자성반도체 하이브리드형 스핀 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100953532B1
KR100953532B1 KR1020070101363A KR20070101363A KR100953532B1 KR 100953532 B1 KR100953532 B1 KR 100953532B1 KR 1020070101363 A KR1020070101363 A KR 1020070101363A KR 20070101363 A KR20070101363 A KR 20070101363A KR 100953532 B1 KR100953532 B1 KR 100953532B1
Authority
KR
South Korea
Prior art keywords
magnetic
semiconductor
nanomagnetic
group
spin device
Prior art date
Application number
KR1020070101363A
Other languages
English (en)
Other versions
KR20090036281A (ko
Inventor
장준연
구현철
한석희
김원용
서주영
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020070101363A priority Critical patent/KR100953532B1/ko
Publication of KR20090036281A publication Critical patent/KR20090036281A/ko
Application granted granted Critical
Publication of KR100953532B1 publication Critical patent/KR100953532B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 기판 상에 형성된 자성반도체 박막, 상기 자성반도체 박막 상에 형성된 전도 채널, 상기 전도 채널 상에 형성된 절연막, 상기 전도 채널 양쪽에 형성된 상기 절연막의 일부를 제거하여 형성된 전기적 연결 단자 및 상기 절연막이 형성된 상기 전도 채널 상에 형성된 나노자성체 어레이 구조를 포함하는 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자 및 그 제조 방법에 관한 것이다.
본 발명에 의해, 전자의 스핀 특성을 제어함으로써 내부 저항 제어가 가능한 독특한 물성의 자성반도체 스핀소자의 개발이 가능할 것으로 기대된다. 나아가 기존의 CMOS 보다 직접도, 스위칭 속도 및 에너지 측면에서 월등히 우수한 메모리 소자의 개발이 가능할 것이다.
자성반도체, 나노자성체, 스핀, 전도 채널, 볼텍스 구조

Description

나노자성체/자성반도체 하이브리드형 스핀 소자 및 그 제조 방법{Magnetic-Nanoparticles/Magnetic-Semiconductors Hybrid Type Spin Device And Manufacturing Method Thereof}
본 발명은 나노자성체로부터 유발되는 미소자기장에 의해 자성반도체의 캐리어에 영향을 미쳐 전도도를 변화시킴으로써 정보 저장 소자 또는 미소 자기장 생성 및 검출 소자 등에 적용 가능한 자성반도체/나노자성체 하이브리드형 스핀소자에 관한 것으로, 더욱 상세하게는 자성반도체와 나노자성체 어레이 구조를 복합화시켜 상온에서도 스핀과 전하를 동시에 제어할 수 있는 신개념의 자성반도체/나노자성체 하이브리드형 스핀소자에 관한 것이다.
상기 나노자성체란 자성 특성을 지니는 매우 작은 나노 크기(약 1~1000nm 범위)의 입자를 의미하는 것으로, 최근 노광기술(lithography technology)과 같은 Top-down 방식에 의한 나노 구조물 제작 및 공정 기술의 급격한 발달에 의해 나노 크기의 자성체 제작 및 활용이 점차 활발해지고 있다.
예를 들면, 자성체가 나노 크기로 매우 작게 제조되어, 그 크기가 자기 상호 작용 에너지(magnetic exchange energy)와 자기 이방성 에너지(Anisotropy energy)의 상호 균형에 의해 결정되는 자구벽의 두께와 같거나 더 얇을 정도가 되는 경우에는, 한쪽 방향으로 자기력을 갖는 균일한 자기 상태, 즉 단자구 상태(single domain)로 존재할 수 있게 된다.
이러한 나노 크기의 자성체 중 특히 강자성 특성을 갖는 나노 크기의 입자(dot)는 자기 기록 매체의 기본 단위로 제공됨과 동시에 국부적으로 불균일한 미소 자기장을 생성하는데 효과적인 것으로 알려져 있다.
근래에는 특히 비휘발성 메모리나 전자의 스핀 제어 분야에서 상기 나노자성체의 중요도가 점차 높아지는 추세에 있다. 스핀 제어 소자란 전자(electron)가 가진 스핀(spin) 특성을 이용하는 디바이스로서, 전자가 가지는 고전역학적 성질인 전하와 양자역학적 성질인 스핀을 동시에 활용하는 것이 핵심 내용이다.
일반적으로 전자는 고전역학적 특성인 전하 특성과 스핀 특성을 복합적으로 가지고 있지만, 현재의 전자 소자 기술은 전자의 고전역학적 성질인 전하만을 활용하고 있는 것에 그치고 있다. 하지만, 전자의 전하 특성만으로 소자를 구성하는 경우에는 스핀 특성을 이용하는 경우보다 반도체 소자 이용시 많은 에너지가 필요하고 휘발성이 강해 메모리 소자로서 부족하다는 단점이 있으며, 이로 인한 과부하, 다량의 열 발생 등의 문제점도 발생한다.
또한, 게이트 전압으로 캐리어의 흐름을 제어하여 저항을 변화시키는 전하 기반 소자에서는 기술 발전에 따라(무어의 법칙) 소스와 드레인의 간격이 수십 나노미터 단위로 점점 작아지고 게이트 산화물의 두께도 수나노미터 수준으로 작아짐에 따라 누설 전류가 크게 발생하므로 전하만을 이용하는 소자의 개발에는 한계가 나타나는 것이 현실이다.
따라서 스핀 제어 소자를 제작하기 위해서 반도체 내에서 전자의 전하(음의 전하를 가진 전자와 양의 전하를 가진 정공)를 제어하는 기술은 물론이고 전자의 스핀을 효과적으로 제어할 수 있는 기술이 필요하게 되었고 이에 대한 끊임없는 연구가 지속되었고, 이러한 요청에 의해 전자의 전하와 함께 스핀의 자유도를 고려하여 전자 소자를 개발하려는 새로운 연구분야인 스핀트로닉스(spintronics, spin과 electronics의 합성어) 기술이 등장하기에 이르렀다.
스핀트로닉스 기술 분야에서는 전자의 전하 특성 이외에도 스핀 특성을 동시에 제어하려는 시도에 의하여, 스핀트로닉스 소자(spintronic device) 및 자기양자점(magnetic quantum dot)을 이용한 새로운 소자가 최근에 집중 연구되고 있으며, 또한 단자구(single domain) 거동을 하는 스핀 도트 네트워크(spin dot network)를 제조하여 입력 도트(input dot)의 스핀을 제어함으로써 논리 연산을 수행하고 정보 를 전달하는 소자에 대해서도 연구도 계속되고 있다.
이러한 스핀트로닉스 기술 개념으로 구현되는 소자는 전하 제어에만 의존했던 기존의 반도체 소자와 비교하여, 비휘발성(non-volatility), 초고속 특성, 초저 전력 특성 등의 우수한 물성을 나타내기 때문에 향후 나노 기술의 발전과 함께 차세대 전자 소자의 혁명적 성장을 주도할 것으로 전망되고 있다
스핀트로닉스 기술로 구현되는 소자에 이용되는 기술들 중 반도체에 스핀을 주입하는 기술 방식이 특히 주목받고 있는데, 반도체에 스핀을 주입하기 위하여 가장 효과적인 방법으로 제안된 것은 자성반도체를 이용하는 것이다. 특히 2-6족, 3-5족 및 4족 반도체를 이용한 자성반도체들은 스핀 분극 효율이 거의 100%까지 나타나며 스핀 제어 특성이 매우 우수하다.
자성반도체란 일반 반도체 물질에 강자성 특성을 가지는 천이 금속을 소량 도핑하여 얻어지는, 반도체 특성과 강자성 특성을 겸비한 반도체를 의미하는데, 일반적인 반도체 기술이 점점 기술적 한계에 도달하고 다양한 신개념 소자들이 연구되고 있는 현 상황에서 자성반도체는 상당히 주목받고 있다.
지금까지의 스핀트로닉스 기술에 의한 자성반도체는 스핀 제어의 효과가 미미하였으며, 특히 나노 크기의 자성체 어레이 구조를 자성반도체와 하이브리드화시킴으로써 나노자성체의 미소 자기장에 의한 스핀 제어 효과를 보여준 반도체 소자는 지금까지 존재하지 않았다. 이에 따라, 본 발명자들은 기존 반도체 기판 위에 형성되는 자성반도체층과 상기 자성반도체층을 식각 공정하여 얻어지는 소자의 채널 영역, 상기 자성반도체 채널 영역 위에 형성되는 나노자성체로 이루어진, 스핀 제어에 획기적인 효과를 나타내는 신개념의 자성반도체/나노자성체 하이브리드형 스핀 소자를 개발하기에 이르렀다.
본 발명은 기판 상에 형성된 자성반도체 박막, 상기 자성반도체 박막 상에 형성된 전도 채널, 상기 전도 채널 상에 형성된 절연막, 상기 전도 채널 양쪽에 형성된 상기 절연막의 일부를 제거하여 형성된 전기적 연결 단자 및 상기 절연막이 형성된 상기 전도 채널 상에 형성된 나노자성체 어레이 구조를 포함하는 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자를 제공한다.
나아가 본 발명은, 기판 상에 자성반도체 박막을 형성하는 단계;
상기 자성반도체 박막 상에 전도 채널을 형성하는 단계;
상기 전도 채널 위에 절연막을 형성하는 단계;
상기 전도 채널 양쪽에 형성된 상기 절연막의 일부를 제거하여 전기적 연결 단자를 형성하는 단계; 및
절연막이 형성된 상기 전도 채널 위에 나노자성체 어레이 구조를 형성하는 단계;
를 포함하는 자성반도체/나노자성체 하이브리드형 스핀 소자의 제조 방법을 제공한다.
나아가 본 발명은 자성반도체/나노자성체 하이브리드형 스핀 소자에 있어서, 상기 나노자성체에 자기팁(tip)을 접근시켜 상기 나노자성체의 스핀 방향을 제어함으로써 상기 자성반도체/나노자성체 하이브리드형 스핀 소자의 내부 저항을 변화시키는 방법을 제공한다.
나아가 본 발명은 자성반도체/나노자성체 하이브리드형 스핀 소자에 있어서, 각각의 상기 나노자성체 주위에 전류를 인가하여 유발되는 국부 자기장으로 상기 나노자성체의 스핀 방향을 제어함으로써 상기 자성반도체/나노자성체 하이브리드형 스핀 소자의 내부 저항을 변화시키는 방법을 제공한다.
본 발명은 종래에 존재하지 않았던 신개념의 나노스핀소자를 제안하는 것으 로, 자성반도체와 나노자성체 어레이 구조를 복합화하여 나노자성체 어레이로부터 유발되는 국소적이고 불균일한 자기장에 따라 전자의 스핀 특성을 제어함으로써 자성반도체의 저항을 변화시킬 수 있는 스핀소자를 구현할 수 있다.
이로부터 자기적 특성과 반도체 특성을 동시에 겸비하여 소모 전력이 적을 뿐만 아니라, 상온에서 스핀 제어에 의해 반도체의 저항 특성을 조절할 수 있는 독특한 물성을 갖는 자성반도체 스핀소자의 개발이 가능할 것으로 기대된다. 나아가 이러한 나노자성체 어레이 구조와 전도채널로 사용되는 자성반도체의 다양한 조합을 통해 기존의 CMOS 보다도 직접도, 스위칭 속도 및 에너지 측면에서 월등히 우수한 메모리 소자의 개발이 가능할 것이다.
이하 본 발명에 대하여 상세히 설명한다.
본 발명은 나노자성체와 자성반도체를 하이브리드화시켜, 외부 자기장에 대해 큰 지만 분리 에너지(Zeeman splitting energy: 인가 자기장에 대해 스핀 up과 스핀 down 전자로 나뉘어 다른 에너지 상태로 갖는 경향)를 갖는 하이브리드형 스핀 소자를 제안하는 것이 목적이다.
본 발명의 하이브리드형 스핀 소자에 사용되는 상기 강자성 반도체는 2-6족 반도체, 3-5족 반도체 또는 4족 반도체에 천이 금속(Mn, Co, Ni, Fe, Cr 등)을 0.01중량% 이상, 10 중량% 이하로 소량 도핑하여 얻어지는, 반도체 특성과 강자성 특성을 겸비한 자성반도체로서, 그 두께는 10~1,000 nm 범위인 단결정 박막이다. 천이 금속의 도핑량이 10 중량%를 초과하면 천이 금속과 반도체가 결합된 제2상이 나타나게 되어 희박 자성 반도체로서의 기능을 상실하게 되므로 천이 금속의 도핑은 10 중량% 이하로 한정하는 것이 바람직하다.
자성반도체 박막은 주로 분자선성장법(Molecular beam epitaxy, MBE)으로 성장시키나, 금속 유기물 화학 증착법(MOCVD), 스퍼터(Sputter), 전자빔 증착법, 이온주입법(Ion implantation) 등의 방법으로 성장시킬 수도 있다.
기판 상에 자성반도체 박막이 형성되면, 상기 자성반도체 박막에 전도 채널을 형성한다. 이 경우, 고분자 포토레지스트(Negative Photoresist), 바람직하게는 음의 고분자 포토레지스트를 사용하여 채널 영역을 패터닝하고, 상기 고분자 포토레지스트를 마스크로 이용해서 이온 밀링, 반응성 이온 식각(Reactive ion etching, RIE) 또는 ICP RIE 등의 건식 식각법을 통해 채널을 형성하는 포토레지스트 공법을 사용할 수 있다. 여기에서 포토레지스트 공법이란 빛 또는 전자빔을 부분적으로 조사할 경우, 상기 빛 또는 전자빔이 조사된 부분의 분자 사슬 구조가 변화하여, 양(positive)의 레지스트인 경우에는 조사된 부분이 현상액(developer)에서 용해되어 사라지고, 반면 음의 레지스트인 경우에는 조사된 부분이 남고 조사되 지 않은 부분이 용해되는 특성을 가진 물질로서 본 발명이 속하는 기술분야에서는 널리 사용되고 있는 방법이다.
이 때, GaMnN과 같이 자성반도체의 식각 속도가 느려 고분자 포토레지스트가 마스크의 역할을 못할 때에는 상기 자성반도체 박막보다 식각률이 낮은 금속 물질을 하드 마스크로 이용할 수 있으며, 그러한 금속 물질에는 티타늄(Ti) 또는 크롬(Cr)을 사용할 수 있다. 또한, 포토레지스트를 제거하는 용매로는 Acetone계, Toluene계 및 Alcohol계 용매가 사용되는 것이 일반적이다.
상기 전도 채널은 자성반도체, EuS 반도체 등을 사용하여 형성할 수 있으며, 나아가 상기 전도 채널은 서로 다른 밴드갭(band gap)을 갖는 이종반도체를 서로 수직방향으로 배열하여 양자 우물 구조(Quantum Well Structure)가 이루어지도록 적층된 2차원 전자 구름(two dimensional electron gas) 반도체를 사용하여 형성할 수 있다.
상기 양자 우물 구조란, Si, GaAs 기판에 에너지 밴드 갭이 큰 반도체, 에너지 밴드갭이 작은 반도체, 에너지 밴드갭이 큰 반도체를 순차적으로 쌓아 올리고, 그 위에 전하 공급층(Carrier Supply Layer)이 존재하는 구조를 의미한다. 이러한 양자 우물 구조는 밴드갭이 작은 반도체 양쪽에 밴드갭이 큰 반도체가 존재하여 에너지 장벽 역할을 하므로 밴드갭이 작은 반도체 내부로 투입된 전하를 얇은 2차원 공간에 한정함으로써 전하의 손실을 막아줌과 동시에 전하의 이동 속도를 큰 폭으로 증가시켜주는 것으로 알려져 있다.
따라서, 전도 채널에 양자 우물 구조에 의한 2차원 전자 구름 반도체를 이용하는 경우에는 큰 자기장을 가하지 않아도, 전기장만으로 전하의 스핀 제어가 가능해질 수 있다. 전자 우물 구조의 이러한 특성을 이용해서 자성반도체의 상온 이용이 가능해질 것으로 기대되고 있다. 이러한 양자 우물 구조를 갖는 반도체를 2DEG 반도체(2-dimensional electron gas 반도체)라고 하며 고이동도 반도체로 알려져 있다.
상기 전도 채널의 폭은 2,000 nm 이하, 바람직하게는 50 ~ 2,000nm로 형성할 수 있으며, 길이는 2~20 ㎛ 범위에서 형성한다. 전도 채널의 길이는 소자의 크기나 용도에 따라서 달라지므로 크게 제한할 수 있는 것은 아니지만, 그 폭은 제한될 필요성이 있다. 전도 채널의 폭이 2,000 nm를 초과하는 경우에는 나노자성체의 단자구가 불안정해지는 문제점이 발생한다. 50 nm 미만의 전도 채널은 공정상 형성하는데 비용이 다소 많이 들지만, 미세한 소자를 생산하기 위해서는 그 폭이 더 작아도 무방할 것이다.
전도 채널 형성 후, 그 위에 TaO와 같은 절연막을 10~100 nm 두께로 쌓아 상기 전도 채널 및 그 위에 형성되는 금속 나노자성체 어레이 사이를 전기적으로 차 단한다. 이 때, 상기 절연막에는 TaO, Al2O3, Si3N4 등의 물질이 사용될 수 있다.
상기 절연막 형성 후, 통상 반도체 제작 공정에서 많이 사용되는 lift-off 공법을 사용하여 나노자성체 어레이 구조를 형성한다. 상기 lift-off 공법은 고분자 포토레지스트, 바람직하게는 양(positive)의 고분자 포토레지스트에 빛(광식각) 또는 전자빔(전자빔 식각)을 조사하여 개별 나노자성체의 모양을 패터닝하고, 그 위에 자성체 박막을 증착하여 패터닝된 나노자성체 모양에만 자성 박막이 직접 기판과 접촉되고, 나머지 부분은 고분자 레지스트 위에 존재하도록 하는 방법이다.
따라서, 상기 고분자 포토레지스트를 제거할 수 있는 용매에 상기 자성반도체를 넣었을 경우, 상기 고분자 포토레지스트 위에 존재하는 부분들은 고분자 포토레지스트의 제거 과정에서 함께 제거되어 결과적으로 패터닝 부분에만 자성 박막이 존재하는 나노자성체 어레이 구조를 형성할 수 있게 된다.
상기 나노자성체 어레이 구조는 스핀 분극(spin polarization)이 큰 자성 금속 또는 자성 산화물로서 Fe, Co, Ni, FeCo, NiFe, FeCr, CoCr, CoPt, AlNiCo 및 CoSm으로 구성된 그룹으로부터 선택되어진 1종 또는 2종 이상의 금속 자성체와 La(1-x)SrxMnO3(0<x<1) 또는 CrO2를 포함하는 반금속(half metal)물질일 수 있다.
나노자성체 어레이 구조는 형상 자기 이방성을 갖도록 장축 방향 길이가 40~1,000 nm 범위인 직사각형, 타원형 등의 모양을 갖는 자성체들이 한줄로 늘어선 1차원 또는 (m×n)의 2차원 어레이 구조를 갖는다.
나노자성체의 어레이 구조(array structure)는 개별 나노자성체의 자화를 통해 그 자체로서 자기 정보 저장 단위(cell)이나 국부적으로 불균일한 자기력을 발생시키고 검출할 수 있는 매우 독특한 특성을 얻을 수 있도록 해준다. 특히 본 발명과 같은 나노자성체/자성반도체 하이브리드 소자에서는 나노자성체 어레이 구조로부터 유발된 불균일 자기장에 의해 국부적으로 자성반도체의 스핀 상태(up 및 down)에 따라 전자의 분리가 가능하고 동시에 나노자성체에 인접한 표면의 캐리어 전자를 구속하여 에너지 상태를 컨트롤 할 수 있게 된다.
나노자성체의 스핀 제어는 한 개의 자성체에 자기력현미경에 사용되는 자기팁 (tip)을 접근시켜 나노자성체의 자기방향을 조절함으로써 할 수 있다. 또한, 개별 자성체 주위에 전류를 인가하여 그 전류로부터 유발되는 국부 자기장을 이용하여 스핀을 제어할 수도 있다. 도6과 같이 1개 또는 수개의 배열만 바꿀 수도 있고, 도7과 같이 역자성 배열로 자화상태를 조절하여 총 자기장을 0으로 만들 수도 있다.
나아가 상기 나노자성체 어레이 구조가 외부 미소자기장에 의해 뚜렷한 홀 전압(Hall voltage)을 보이는 반도체와 하이브리드화 됨으로써 더욱 우수한 소자의 특성이 기대될 수 있으며, 특히 자성반도체의 저항 변화로부터 새로운 비휘발성 메모리 소자가 구현될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 구체적인 구현예를 보다 상세히 설명한다.
도1은 본 발명에서 제안하는 자성반도체/나노자성체 하이브리드 소자의 모식도이다. 자성반도체 박막을 패터닝하여 형성된 전도 채널(11) 위에 전기적 절연막(12)이 형성되어 있으며, 그 위에 1차원 나노자성체 어레이(13)가 형성되어 있다.
전도 채널의 양쪽에는 전기적 연결 단자를 형성하고 전류를 흘리면, 외부 자기장이 전류에 따라 변화하며 이에 따라 개개의 나노자성체의 자화 상태가 외부 자기장에 의해 도1의 화살표 모양(14)처럼 한쪽 방향으로 자화되는 자기 모멘트가 형성된다. 이 경우, 나노자성체로부터 유발되는 누설자기장(stray field)의 영향으로 자성반도체 내부에서 캐리어로 작용하는 전자(혹은 정공)가 영향을 받게 되고, 이러한 캐리어에 대한 영향에 의해 자성반도체 채널의 전도도(저항)가 변하게 되는 것이다.
도2는 Mn을 5중량% 도핑하여 분자선 성장법으로 100 nm 두께까지 성장시킨 GaMnAs 박막의 저항-온도 곡선(도2-a)과 자기모멘트-온도(도2-b)곡선을 나타낸다. 도2-a의 소자는 온도가 감소하면서 저항이 증가하는 전형적인 반도체 전도 특성을 나타내는 반면, 도2-b의 소자는 120K 이하로 온도가 감소하면 자기모멘트가 서서히 증가하는 강자성 특성을 나타내는, 즉 자기적 특성과 반도체의 특성을 동시에 갖고 있으며 Curie 온도가 약 120K인 자성반도체임을 알 수 있다.
도3은 나노자성체에 관한 도면으로, 도3-a는 40 nm 크기의 원형 2차원 주기적 구조를 갖는 나노자성체 어레이 구조의 주사 전자 현미경 사진이다. 또한, 도3-b는 700×300 nm 크기의 타원형 나노자성체가 한줄로 늘어선 1차원 구조의 사진이다. 전자빔 리쏘그래피(Lithography, 노광), 건식 식각 및 Lift-off 공정에 의하여 다양한 형상과 크기의 1차원 및 2차원 나노자성체 어레이 구조를 제작할 수 있다.
도4는 나노자성체의 자기 상태를 자기력 현미경(Magnetic force microscopy, MFM)으로 관찰한 것이다. 교환 에너지와 이방성 에너지의 적절한 균형에 따라 자구벽의 두께가 결정되고, 이러한 두께보다 작은 크기의 나노자성체는 단자구가 안정한 자기 상태가 되어 자기력 현미경 영상에서 밝고 어두운 뚜렷한 대비로 나타난다. 도4-a는 단자구 자성체의 형상을 나타낸 것이다.
한편, 이보다 자성체의 자기가 크거나 외부 자기장의 조절에 의하여 자기모 멘트가 내부에서 와류 형태로 형성된 것을 볼텍스(vortex)라고 하는데, 나노자성체의 자화 상태를 나노자성체의 크기, 축비(aspect ratio) 및 두께를 조절함으로써, 단자구 상태의 나노자성체를 볼텍스(vortex) 구조로 조절할 수 있다.
나아가 외부 자기장으로 볼텍스-단자구의 가역적인 스윗칭도 가능하게 되는데, 단자구 상태에 비해 누설 자기장이 상대적으로 적은 볼텍스 구조에서는 다른 방향으로의 자기장 누설이 적어지고, 나노자성체로부터 수직 방향으로의 유효 자기장이 형성되어 더욱 효과적인 자성반도체의 저항 제어가 가능해진다.
도 4-b는 이러한 볼텍스 구조의 나노자성체에 대한 자기력 현미경 영상을 나타낸다. 타원형의 나노자성체에서 밝고 어두운 콘트라스트가 1/4(Quadraple contrst)씩 보여는데, 이는 자성체 내에서 와류 자기장이 형성되었음을 알 수 있게 해준다.
이하, 실시예를 통하여 본 발명을 보다 상세히 설명한다. 단, 하기 실시예는 본 발명을 보다 쉽게 이해하기 위하여 제공되는 것일 뿐, 본 발명의 권리범위가 하기의 실시예에 의하여 제한되는 것은 아니다.
(실시예 1)
본 실시예에서는 10×10 ㎟로 절단된 GaAs 기판 위에 분자선 성장법으로 성장시킨 두께 100 ㎚인 GaMnAs 자성반도체막을 사용하였다. 기판 위에 자연적으로 형성된 오염원을 제거하기 위해서, TCE, 아세톤메탄올(Acetone Methanol), DI 워터를 사용하여 순차적으로 세정한 후, H2SO4 : H2O가 4:1 로 혼합된 고온의 산성 용액에 10분동안 담가두어 표면의 유기물질과 잔존 오염원을 완전히 제거한 후, DI 워터를 사용하여 10분동안 세척하고 질소 가스를 사용하여 건조시켰다.
세척된 기판 상에 광식각법으로 전도 채널과 전기 접촉 단자를 패터닝하는데, 본 실시예에서 제작한 전도 채널(도5의 52)의 폭은 1㎛, 길이는 6㎛였다. 전도 채널 위에 약 10 nm의 TaO 절연층을 스퍼터로 증착하고 전도 채널 양쪽에 100 nm 두께의 Au 박막을 증착 후 Lift-off 하여 전기적 연결을 위한 단자를 형성하였다.
마지막으로 전자빔 리쏘법으로 패터닝한 후 전자빔 증착법(e-beam evaporator)으로 25 nm 두께의 CoFe를 증착한 후 다시 Lift-off하여 장축 600 nm, 단축 300 nm, 간격이 100 nm인 1차원 나노자성체 어레이 구조를 자성반도체 전도 채널 위에 형성하였다. 도5는 이러한 방법으로 GaAs 기판(51) 위에 GaMnAs 전도 채널(52)를 식각하고 TaO 절연막을 증착한 다음 나노자성체(53)을 패터닝하여 완성된 본 발명에서 제안하는 소자의 주사 전자 현미경 사진이다.
도6은 전도 채널 위에 형성된 1차원 나노자성체에 외부 자기장을 인가하면서 측정한 자기 이력 곡선(magnetic hysteresis curve)과 자기 이력 곡선에 표기한 각 점에서 나노자성체 어레이 구조의 자화 상태를 자기력 현미경으로 관찰한 것이다.
600 Oe의 자기장을 인가하여 나노자성체의 유발 자기장을 포화시킨 후 인가 자기장을 0으로 제거하여도, 나노자성체의 잔류자화가 그대로 유지(61)되고, 이 때 나노자성체의 자기 상태를 MFM으로 관찰하면 도6-a와 같이 단자구를 갖는 개개 나노자성체의 자화 방향이 한쪽 방향으로 뚜렷이 정렬되어 있는 것을 확인할 수 있다.
만일, 외부 자기장을 음의 방향으로 약 -300 Oe 인가(62)하면 유발 자기장이 약간 감소하는데, 이 때 (도6-b) 14개의 나노자성체 중 한개의 자성체가 자화 반전되어 밝고 어두운 콘트라스트가 반대 방향으로 바뀌었음을 알 수 있다. 또한, -400 Oe의 자기장을 인가(63)하면 나노자성체의 유발 자기장은 거의 0으로 접근하는데, 도6-c에서 볼 수 있듯이 7개의 자성체의 자화가 반전되어 나노자성체의 유발 자기장이 거의 상쇄됨을 알 수 있다.
계속해서 음의 방향으로 자기장을 더 인가(64 및 65)하면 자화 반전된 나노자성체의 수가 점점 증가하여 유발 자기장의 크기는 점차 증가한다. 유발 자기장이 음의 방향으로 포화(66)되면 도6-f와 같이 모든 나노자성체의 자화 반전이 일어나 MFM의 콘트라스트가 도6-a와는 반대경향을 보인다.
이상의 결과로부터 외부 자기장을 인가함에 따라 개개 자성체의 자화거동은 독립적으로 일어나 이로부터 유발되는 개별 자기장은 국부적으로 변화하고 전체 자기장은 개별 자기장의 합으로서 나타남을 알 수 있다.
(실시예 2)
도7은 도6-a와 같이 나노자성체의 자기 방향을 한 방향으로 정렬하고 나서 한개의 자성체에 자기력 현미경에 사용되는 자기팁 (tip)을 접근시키거나 개별 자성체 주위에 전류를 인가하여 그 전류로부터 유발되는 국부 자기장을 이용하여 자성체의 자화 방향을 번갈아 변화시켜 역강자성 배열 (antiferromagnetic ordering)의 자화 배열로 바꾸어 놓은 후, 그 자화 상태를 MFM으로 관찰한 것이다.
이 때, 도6-a의 경우는 모든 나노자성체가 한방향으로 정렬되어 있으므로 이들로부터 유발되는 총자기장은,
Figure 112007072337890-pat00001
와 같이 나노자성체 각각으로부터 유발되는 자기장의 합으로 나타나며, 도 7과 같이 역자성 배열로 자화상태를 조절할 경우 총자기장은 서로 상쇄되어 H tot = 0 이 된다. 0 과 H i 사이의 다양한 유발 자기장 상태가 가능하고 그것에 따라서 자성반도체의 전도도를 변화시킬 수 있다.
또한, 하나의 나노자성체를 이용하여 0 과 H i 두개의 가역적인 자화 상태를 구현하면 이것에 따른 자성반도체의 저항 변화로부터 새로운 비휘발성 메모리 소자를 구현할 수 있다.
(실시예 3)
도8은, 상기 도5의 소자에서 인가 외부 자기장을 전류 방향에 대해 수평 방향(도8-a) 및 수직 방향(도8-b)으로 인가하며 측정한 저항 변화를 나타낸 곡선이다. 여기에서 실선은 자기장을 음에서 양으로, 점선은 양에서 음으로 인가하며 측정한 저항을 의미한다.
이 경우, 전류방향과 평행하게 자기장을 인가한 경우 자기장이 증가함에 따라 저항이 감소하는 음의 자기 저항 변화를 보인 반면, 수직 방향으로 인가한 경우에는 오히려 저항이 높은 자기장에서 증가하는 양의 자기 저항 변화를 보이는 것을 알 수 있다. 이러한 자기 저항 특성은 GaMnAs 자성반도체가 갖는 고유한 2축 자기이방성(biaxial magneto anisotropy)에 의해 나타나는 거동이다.
자성반도체 채널 위에 있는 나노자성체에 따른 자기저항의 변화는 도6에 나타났듯이 ±600 Oe 이내에서 자기 이력 특성을 보이므로 상기 자기장 범위내에서 자기 저항 변화를 세심하게 관찰하였다. 자기장을 수평 방향으로 인가할 때에는 약 ±200 Oe 근방에서 저항의 급격한 변화가 일어나고, 수직 방향으로 인가하는 경우에는 ±600 Oe범위 내에서 저항 곡선의 비대칭이 관찰된다.
수직 방향의 자기장은 타원형 나노자성체의 자화 용이축인 장축(long axis)과 일치하므로 인가 자기장에 대해 도6과 같이 개개 나노자성체가 연속적으로 자화 반전이 일어나며 이로 인하여 발산되는 누설 자기장이 전도 채널에 작용하여 자기 저항 곡선의 비대칭 거동이 나타나는 것으로 판단된다.
반면 수평 방향 자기장은 타원형 나노자성체의 단축(short axis)과 일치하므로 수평 방향은 자화가 어려운 방향이다. 이 경우 200 Oe까지는 나노자성체의 자화반전이 일어나지 않다가 그 이상의 자기장이 인가되면 갑자기 나노자성체의 반전이 일어나 이로부터 저항 곡선의 급격한 변화가 관찰되는 것으로 여겨지고 있다.
도9는 전류방향과 평행 (0°), 30°, 60° 그리고 수직 (90°)한 방향으로 양의 자기장을 인가하면서 측정한 자기 저항을 자기 저항비로서 나타낸 것으로 인가 자기장의 방향과 인가 자기장의 크기에 따라 매우 다양한 저항비를 보인다.
이상의 실시예에서 보듯이 본 발명에서 제안된 나노자성체/자성반도체 하이브리드 소자는 나노자성체로부터 유발되는 국부적인 자기장에 의해 전자의 스핀을 변화시킴으로써 자성반도체의 저항을 변화시킬 수 있음을 보여주었고, 다양한 용도의 소자 형태로 폭넓게 활용될 수 있을 것으로 기대된다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도1은 본 발명에서 제안하는 자성반도체/나노자성체 하이브리드 소자의 모식도.
도2는 Mn을 5중량% 도핑하여 분자선 성장법으로 100 nm 두께까지 성장시킨 GaMnAs 박막의 저항-온도 곡선(도2-a)과 자기모멘트-온도(도2-b)곡선.
도3-a는 40 nm 크기의 원형 2차원 주기적 구조를 갖는 나노자성체 어레이 구조의 주사 전자 현미경 사진이다. 또한, 도3-b는 700×300 nm 크기의 타원형 나노자성체가 한줄로 늘어선 1차원 구조의 사진.
도4는 나노자성체의 자기 상태를 자기력 현미경(Magnetic force microscopy, MFM)으로 관찰한 사진.
도5는 본 발명의 실시예에서 세척된 기판 상에 광식각법으로 전도 채널과 전기 접촉 단자를 패터닝하여 제작한 전도 채널의 사진.
도6은 전도 채널 위에 형성된 1차원 나노자성체에 외부 자기장을 인가하면서 측정한 자기 이력 곡선(magnetic hysteresis curve)과 자기 이력 곡선에 표기한 각 점에서 나노자성체 어레이 구조의 자화 상태를 자기력 현미경으로 관찰한 사진.
도7은 나노자성체의 자기 방향을 한 방향으로 정렬하고 나서 한개의 자성체에 자기력 현미경에 사용되는 자기팁 (tip)을 접근시키거나 개별 자성체 주위에 전류를 인가하여 그 전류로부터 유발되는 국부 자기장을 이용하여 자성체의 자화 방향을 번갈아 변화시켜 역강자성 배열 (antiferromagnetic ordering)의 자화 배열로 바꾸어 놓은 후, 그 자화 상태를 MFM으로 관찰한 사진.
도8은, 소자에서 인가 외부 자기장을 전류 방향에 대해 수평 방향(도8-a) 및 수직 방향(도8-b)으로 인가하며 측정한 저항 변화를 나타낸 곡선.
도9는 전류방향과 평행 (0°), 30°, 60° 그리고 수직 (90°)한 방향으로 양의 자기장을 인가하면서 측정한 자기 저항을 자기 저항비로서 나타낸 그래프.

Claims (16)

  1. 기판 상에 형성된 자성반도체 박막, 상기 자성반도체 박막 상에 형성된 전도 채널, 상기 전도 채널 상에 형성된 절연막, 상기 전도 채널 양쪽에 형성된 상기 절연막의 일부를 제거하여 형성된 전기적 연결 단자 및 상기 절연막이 형성된 상기 전도 채널 상에 형성된 나노자성체 어레이 구조를 포함하는 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자.
  2. 제1항에 있어서, 상기 자성반도체 박막은 반도체 특성과 강자성 특성을 겸비하는 10 ~ 1,000 나노미터 두께의 단결정 박막임을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자.
  3. 제1항에 있어서, 상기 자성반도체는 2-6족 반도체, 3-5족 반도체 및 4족 반도체로 이루어지는 그룹으로부터 선택되어진 1종 또는 2종 이상의 반도체 재료에 Mn, Co, Ni, Fe 및 Cr로 이루어지는 그룹으로부터 선택되어진 1종 또는 2종 이상의 천이 금속을 0.01 중량% 이상, 10 중량% 이하로 도핑하여 얻어지는 희박 자성 반도체 (diluted magnetic semiconductor), EuS 자성반도체 및 2DEG 반도체로 이루어지는 그룹으로부터 선택되어진 1종 또는 2종 이상의 자성반도체임을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자.
  4. 제1항에 있어서, 상기 전도 채널은 폭 2,000 nm 이하, 길이 2 ~20 ㎛인 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자.
  5. 제1항에 있어서, 상기 전도 채널은 서로 다른 밴드갭을 갖는 이종반도체를 수직방향으로 적층하여 양자우물 구조가 이루어지는 2차원 전자 구름 반도체(2DEG 반도체, 2-dimensional electron gas semiconductor) 인 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자.
  6. 제1항에 있어서, 상기 절연막은 TaO, Al2O3 및 Si3N4로 구성되는 그룹으로부터 선택되어진 1종 또는 2종 이상의 물질로 이루어진, 10~ 100 nm 두께의 절연막인 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자.
  7. 제1항에 있어서, 상기 나노 자성체 어레이 구조는, Fe, Co, Ni, FeCo, NiFe, FeCr, CoCr, CoPt, AlNiCo 및 CoSm로 이루어진 그룹으로부터 선택되어진 1종 또는 2종 이상의 금속자성체와, La(1-x)SrxMnO3(0<x<1) 및 CrO2로 구성된 그룹으로부터 선택되어진 1종 또는 2종 이상의 물질로 이루어진 반금속(half metal) 물질의 나노자성체를 포함하는 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자.
  8. 제7항에 있어서, 상기 나노자성체 어레이 구조는 길이가 40 ~ 1,000 nm인 각 자성체들이 한 줄로 늘어선 1차원적 배열 구조 또는 2차원적 배열된 어레이 (array)구조인 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자.
  9. 제7항에 있어서, 상기 나노자성체 어레이 구조의 나노자성체는 단자구 형태 또는 볼텍스(vortex) 형태인 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자.
  10. 기판 상에 자성반도체 박막을 형성하는 단계;
    상기 자성반도체 박막 상에 전도 채널을 형성하는 단계;
    상기 전도 채널 위에 절연막을 형성하는 단계;
    상기 전도 채널 양쪽에 형성된 상기 절연막의 일부를 제거하여 전기적 연결 단자를 형성하는 단계; 및
    절연막이 형성된 상기 전도 채널 위에 나노자성체 어레이 구조를 형성하는 단계;
    를 포함하는 자성반도체/나노자성체 하이브리드형 스핀 소자의 제조 방법.
  11. 제10항에 있어서, 상기 기판 상에 자성반도체 박막을 형성하는 단계는,
    Si 기판 및 GaAs 기판으로 구성되는 그룹에서 선택되어진 1종 또는 2종 이상의 반도체 기판 위에, 분자선성장법, 금속유기물 화학증착법, 스퍼터, 전자빔증착법, 이온주입법으로 구성되는 그룹에서 선택되어진 1 또는 2 이상의 합성 방법으로 2-6족 반도체, 3-5족 반도체 또는 4족 반도체를 합성하는 단계; 및
    상기 합성 방법으로 합성된 2-6족 반도체, 3-5족 반도체 또는 4족 반도체에 Mn, Co, Ni 및 Fe로 구성되는 그룹으로부터 선택되어진 1종 또는 2종 이상의 천이금속을 0.01 중량% 이상, 10 중량% 이하로 도핑하는 단계;
    를 포함하는 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자의 제조 방법.
  12. 제10항에 있어서, 상기 자성반도체 박막 상에 전도 채널을 형성하는 단계는,
    빛 또는 전자빔을 이용한 고분자 레지스트 패터닝 방법으로 채널 영역을 패터닝하는 단계; 및
    이온밀링, 반응성 이온식각 (reactive ion etching, RIE), ICP RIE로 구성되는 그룹으로부터 선택되어진 1종 또는 2종 이상의 건식식각법으로 채널을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자의 제조 방법.
  13. 제10항에 있어서, 상기 자성반도체 박막 상에 전도 채널을 형성하는 단계는,
    티타늄(Ti) 및 크롬(Cr)으로 구성되는 그룹으로부터 선택되어진 1종 또는 2종 이상의 식각률이 낮은 물질들을 사용하여 채널영역을 패터닝하는 단계; 및
    상기 식각률이 낮은 물질들을 마스크로 이용하며 이온밀링, 반응성 이온식각 (reactive ion etching, RIE), ICP RIE로 구성되는 그룹으로부터 선택되어진 1종 또는 2종 이상의 건식식각법으로 채널을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자의 제조 방법.
  14. 제10항에 있어서, 상기 절연막이 형성된 상기 전도 채널 위에 나노자성체 어레이 구조를 형성하는 단계는,
    빛 또는 전자빔을 이용한 고분자 포토레지스트 패터닝 방법에 의해 개별 나노자성체의 모양을 패터닝 하는 단계;
    패터닝된 상기 고분자 포토레지스트상에 자성 박막을 증착하여 패터닝 된 나노자성체 모양에만 자성 박막이 접촉하고 나머지 부분은 고분자 포토레지스트에 의해 자성 박막과 분리되도록 하는 자성 박막의 증착 단계; 및
    고분자 포토레지스트 제거 용매로 고분자 포토레지스트를 제거하는 단계;
    를 포함하는 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자의 제조 방법.
  15. 제1항 내지 제9항 중 어느 한 항에 따른 자성반도체/나노자성체 하이브리드형 스핀 소자의 상기 나노자성체에 자기팁(tip)을 접근시켜 상기 나노자성체의 스핀 방향을 제어함으로써 상기 자성반도체/나노자성체 하이브리드형 스핀 소자의 내부 저항을 변화시키는 방법.
  16. 제1항 내지 제9항 중 어느 한 항에 따른 자성반도체/나노자성체 하이브리드 형 스핀 소자의 각각의 상기 나노자성체 주위에 전류를 인가하여 유발되는 국부 자기장으로 상기 나노자성체의 스핀 방향을 제어함으로써 상기 자성반도체/나노자성체 하이브리드형 스핀 소자의 내부 저항을 변화시키는 방법.
KR1020070101363A 2007-10-09 2007-10-09 나노자성체/자성반도체 하이브리드형 스핀 소자 및 그 제조방법 KR100953532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070101363A KR100953532B1 (ko) 2007-10-09 2007-10-09 나노자성체/자성반도체 하이브리드형 스핀 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070101363A KR100953532B1 (ko) 2007-10-09 2007-10-09 나노자성체/자성반도체 하이브리드형 스핀 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090036281A KR20090036281A (ko) 2009-04-14
KR100953532B1 true KR100953532B1 (ko) 2010-04-21

Family

ID=40761307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101363A KR100953532B1 (ko) 2007-10-09 2007-10-09 나노자성체/자성반도체 하이브리드형 스핀 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100953532B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021459A (ko) * 2002-09-04 2004-03-10 한국과학기술연구원 Ｐｅｍｂｅ로 제조된 상온 자성반도체 및 그 소자
KR20040081625A (ko) * 2003-03-14 2004-09-22 한국과학기술연구원 하이브리드형 자성체/반도체 스핀소자 및 그 제조방법
KR20060105949A (ko) * 2005-04-02 2006-10-12 한국과학기술연구원 하이브리드형 자성체/반도체 나노선 스핀소자 및 그제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021459A (ko) * 2002-09-04 2004-03-10 한국과학기술연구원 Ｐｅｍｂｅ로 제조된 상온 자성반도체 및 그 소자
KR20040081625A (ko) * 2003-03-14 2004-09-22 한국과학기술연구원 하이브리드형 자성체/반도체 스핀소자 및 그 제조방법
JP2004282067A (ja) * 2003-03-14 2004-10-07 Korea Inst Of Science & Technology ハイブリッド型磁性体／半導体スピン素子及びその製造方法
KR20060105949A (ko) * 2005-04-02 2006-10-12 한국과학기술연구원 하이브리드형 자성체/반도체 나노선 스핀소자 및 그제조방법

Also Published As

Publication number Publication date
KR20090036281A (ko) 2009-04-14

Similar Documents

Publication Publication Date Title
Tian et al. Oxide nanowires for spintronics: materials and devices
JP3848622B2 (ja) スピンスイッチおよびこれを用いた磁気記憶素子
KR101623882B1 (ko) 자기 메모리 소자
KR100511077B1 (ko) 하이브리드형 자성체/반도체 스핀소자 및 그 제조방법
US20020014667A1 (en) Method of horizontally growing carbon nanotubes and field effect transistor using the carbon nanotubes grown by the method
US20090146231A1 (en) Magnetic memory device having a C-shaped structure and method of manufacturing the same
Rajapitamahuni et al. Giant enhancement of magnetic anisotropy in ultrathin manganite films via nanoscale 1D periodic depth modulation
AU2005266797B2 (en) Tunable magnetic switch
JP2002074936A (ja) 磁気デバイス
KR100697779B1 (ko) Ｓｏｉ기판을 이용한 하이브리드형 자성체/반도체 스핀소자및 그 제조방법
KR100953532B1 (ko) 나노자성체/자성반도체 하이브리드형 스핀 소자 및 그 제조방법
JP3566148B2 (ja) スピン依存スイッチング素子
CN100550637C (zh) 一种磁性材料逻辑电路及制作方法
KR20040081628A (ko) Ｂｉ 박막 제조방법 및 Ｂｉ 박막을 이용한 소자
Yıldırım et al. Ion-irradiation-induced cobalt/cobalt oxide heterostructures: printing 3D interfaces
Tomoda et al. Magnetoresistance effect of planar-type ferromagnetic tunnel junctions
KR100350794B1 (ko) 탄소나노튜브를 이용한 스핀 밸브 단전자 트랜지스터
US11785859B2 (en) Voltage-controlled magnetoresistance device comprising layered magnetic material and layered ferroelectric material
Wang et al. Magnetization reversal in nanotriangles fabricated by nanosphere lithography
KR100663881B1 (ko) 나노 크기의 수직 전류 인가 메모리 소자 및 그 제조 방법
CN113270489A (zh) 一种自旋场效应晶体管、制备方法以及电路
Ji et al. Domain-wall trapping and control on submicron magnetic wire by localized field
Kim Field-free magnetization switching and induced exchange bias by spin torque in Co0. 7-Ni0. 3-O-Pt phase alloy single layer
Goolaup et al. Magnetic spin states in diamond-shaped Ni/sub 80/Fe/sub 20//Cu/Ni/sub 80/Fe/sub 20/nanomagnetic trilayer
JP3454059B2 (ja) 強磁性体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160414

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170412

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180410

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190408

Year of fee payment: 10