CN100550637C - 一种磁性材料逻辑电路及制作方法 - Google Patents

Abstract

本发明涉及一种磁性材料纳米结构逻辑电路，包括在在衬底上沉积磁性金属层，并刻蚀出电路布线、输入输出信号的电极及引入工作电压的电极；在电路布线中设置磁性金属纳米点接触结构和与之配合的参考电阻，其参考电阻用金属纳米线表述，并且磁性金属纳米点与金属纳米线串联之后，联入恒压电源两端，由电源、磁性金属纳米点接触结构和金属纳米线形成一个环路；金属纳米线，即参考电阻的大小与磁性金属纳米点接触结构的低电阻态的电阻大小相同，金属纳米线的长度l和线宽d符合以下的公式：R＝ρl/td。该制备方法简单，只需一次沉积过程就可以完成整个电路，从而实现了纳米逻辑电路的高效制作。

Description

一种磁性材料逻辑电路及制作方法

技术领域

本发明涉及一种磁性金属纳米结构的逻辑电路及其制作方法，特别涉及一种将点接触结构应用于全磁性金属纳米结构的逻辑电路及制作方法。

背景技术

制作高集成度的逻辑电路一直是人们研究的焦点，特别是采用磁性金属制作的逻辑电路，它利用磁性金属中的磁矩方向的改变实现逻辑操作，而且由于金属材料的高电导、低电阻的特点，可以实现小尺度高密度的电路集成，还能有效地降低系统的热损耗。其中，电路结构的设计与制作是磁性金属逻辑电路的基础和关键。现有利用磁性金属制作逻辑电路的方法主要有两种。一种是直接运用薄膜生长技术沉积磁性金属的纳米薄膜，利用磁性金属的磁电阻效应设计并制作电路，如对比文献1“制作磁记录阅读器的沉积技术(Deposition technology for thinfilm magnetic recording heads reader fabrication)，载于《Thin Solid Films》，2000，Vol.377，705-711所公开”，该方法运用分子束外延系统沉积多层金属纳米薄膜，当通过的电流方向垂直于薄膜平面时，利用巨磁电阻效应引起的电阻变化实现逻辑功能。这种方法的优点是：直接、工艺简单。但缺点也很明显：首先是工序很长，因为这种技术需要沉积多层不同的金属纳米薄膜，利用不同磁性金属磁电阻效应来实现逻辑或存储功能，如附图1所示，薄膜一般超过5层，从而需要很长的制作时间和许多道加工工序；其次这种方法对于薄膜质量的依赖度高，相邻薄膜要求达到外延生长，一旦薄膜中出现缺陷，会严重影响器件功能的实现；另外，由于不同金属的热膨胀系数不同，多层薄膜会因为温度的变化而产生内应力，内应力会引起薄膜的形变，从而影响到电路的稳定性。另一种方法是利用微纳米加工工艺、结合磁控溅射或蒸镀等金属镀膜技术，制作出金属纳米紧缩结构，并形成相应的逻辑电路。在这种方法中，磁性金属的紧缩结构能够钉扎磁畴的畴壁，由于畴壁两侧的自旋磁矩方向相反，可以对应逻辑信号中的“1”和“0”状态，如对比文献2“磁畴壁的逻辑电路(Magnctic Domain-Wall Logic)，载于《Science》2005，Vol.309，1688-1692所公开”。这种制作磁性金属逻辑电路方法的优点是，避免了沉积多层薄膜。但缺点也很明显，由于这种逻辑电路是用磁矩方向来定义逻辑信号的，所以这个电路需要外加磁场驱动，并且需要利用磁力显微镜或磁光克尔(MOKE)效应等光学方法来探测。一方面应用起来成本很高；另一方面不能同现有的CMOS电路制作技术兼容。因此，应用以上两种方法制作磁性金属纳米结构的逻辑电路都存在很大的缺陷。

发明内容

本发明的目的在于：提供一种利用点接触纳米紧缩结构，它能够钉扎住磁畴壁，而当磁畴壁被注入的电流推离点接触位置时，能够引起点接触电阻变化，不同的电阻状态可以对应逻辑信号中的“1”和“0”，从而实现磁性金属纳米结构的逻辑电路；还包括提供一种制作磁性金属纳米结构的逻辑电路的方法，该方法制作的高集成度、高速的纳米逻辑电路能够以电信号来驱动和检测，实现了与现有CMOS电路工艺的兼容，可以广泛应用于微纳电子器件领域。

本发明的目的是这样实现的：

本发明提供的磁性材料纳米结构逻辑电路，包括一带有绝缘层的衬底，在衬底上沉积磁性金属层，利用磁性金属层制作电路布线、输入输出信号的电极及引入工作电压的电极；其特征在于，还包括在电路布线中设置磁性金属纳米点接触结构和与之配合的参考电阻，所述的参考电阻用金属纳米线表述，并且磁性金属纳米点接触结构与金属纳米线串联之后，联入恒压电源两端，由电源、磁性金属纳米点接触结构和金属纳米线形成一个环路；金属纳米线，即参考电阻的大小与磁性金属纳米点接触结构的低电阻态的电阻大小相同，金属纳米线的长度l和线宽d符合以下的公式：R＝ρl/td，其中ρ是所用磁性金属的电阻率，t是沉积金属薄膜的厚度，R是金属点接触结构在低电阻态时的电阻值。

在上述的技术方案中，所述的磁性金属膜材料可以是铁磁金属或合金，如镍(Ni)、铁(Fe)、钴(Co)、坡墨合金(Permalloy)、因瓦合金(Invaralloy)等，也可以是反铁磁金属或合金，如锰(Mn)、铁锰合金(Fe_100-xMn_x：30＜x＜100)、铬锰合金(Cr_100-xMn_x：30＜x＜100)、铜锰合金(Cu_100-xMn_x：30＜x＜100)或过渡金属钇(Y)、镧(La)等，或他们的合金等，所述的磁性金属膜层厚度为几十到几百纳米。

在磁性材料纳米结构逻辑电路中设计磁性金属纳米点接触结构能够在接触位置钉扎住一个磁畴壁，自旋极化电流驱动畴壁运动，可以使点接触电阻在高电阻态与低电阻态间来回转换，配合一个具有固定电阻的金属纳米线作为参考电阻与之相比较，将点接触结构和金属纳米线串联之后，并联入电源两端，点接触和纳米线之间的连接点的电势会因为点接触电阻的改变而发生高低变化，这样的结构可以实现类似CMOS电路中倒相器的功能，这样就可以使高低电阻态转化成可以携带二进制信息的“0”和“1”态。

本发明提供的磁性金属纳米结构的逻辑电路的制作方法，包括以下步骤：

1)选择衬底和清洗：衬底可选用二氧化硅(SiO₂)、氮化硅(Si₃N₄)、金刚石、云母、玻璃、石英或SOI基片，衬底层要求有足够的平整度，至少平整度可达到2μm，粗糙度在纳米量级；其中衬底的厚度约为0.5mm～2mm，面积一般应大于5×5mm；

2)衬底的清洗：采用丙酮、酒精和二次去离子水，按顺序进行三步超声清洗，每步各约3～5分钟，然后用干燥氮气吹干；

3)磁性金属纳米结构的逻辑电路图形设计：图形设计采用图形编辑软件，如GDSII或L-edit等图形设计软件完成，根据磁性金属的种类和纳米电路的逻辑功能设计电路图形，先设计宽度范围在500纳米以下的点接触结构，再根据点接触的宽度和所选取的磁性金属的种类确定作为参考电阻的磁性金属纳米线的宽度和长度，并根据需要设计纳米线和点接触结构在电路中的位置，再设计引入工作电压、输入信号以及可以读取输出信号的电极图形，以此为基础可以设计出所有逻辑功能对应的电路。设计好的电路图形存入电子束曝光机内或聚焦离子束直写系统；

4)采用常规半导体微加工工艺，在步骤1)制作的衬底上旋涂一层电子束抗蚀剂，经前烘，利用存入电子束曝光机或聚焦离子束直写系统的电路图形对衬底进行曝光、显影、定影、清洗和后烘，制得带有电路图形的样品；

5)然后在步骤4)制得的带有电路图形的样品上，进行制备磁性金属电路用的磁性金属膜，所制备的磁性金属膜厚度为10-50nm；

6)将镀膜后的样品放入有机溶剂中，将未曝光区域的金属层随电子束抗蚀剂层一起去除，获得磁性金属纳米结构的逻辑门电路。

在上述的技术方案中，所用的有机溶剂为丙酮，在丙酮溶液中浸泡10分钟左右，或者再辅以超声清洗，将未曝光区域的金属层随电子束抗蚀剂层一起去除。

在上述的技术方案中，所述的制备磁性金属电路用的磁性金属膜方法，包括磁控溅射、电子束蒸发或热蒸发等普通金属镀膜工艺。

在上述的技术方案中，所述的磁性金属膜材料可以是铁磁金属或合金，如镍(Ni)、铁(Fe)、钴(Co)、坡墨合金(Permalloy)、因瓦合金(Invaralloy)等，也可以是反铁磁金属或合金，如锰(Mn)、铁锰合金(Fe_100-xMn_x：30＜x＜100)、铬锰合金(Cr_100-xMn_x：30＜x＜100)、铜锰合金(Cu_100-xMn_x：30＜x＜100)或过渡金属(钇(Y)、镧(La)等)或合金等，所述的磁性金属膜层厚度为几十到几百纳米。

本发明的优点在于

本发明提供的制备磁性金属纳米结构的逻辑电路，利用磁性金属纳米紧缩结构对磁畴壁的控制实现了对于电信号的逻辑处理，能够很容易的与现今CMOS电路相兼容。

本发明提供的制备磁性金属纳米结构的逻辑电路的方法，将磁性金属纳米结构、电路布线、输入输出信号的电极及引入工作电压的电极，只需要一次沉积过程就可以同时完成，从而实现纳米电路的高效制作；同时该方法具有较广阔的应用前景，具有集成度高、成本低、兼容性好的特点，能够在600摄氏度以下正常工作，并且适合多种磁性金属材料纳米结构的逻辑电路的制作；并且该方法制作的电路以全金属结构实现，由于金属材料优异的电导特性使得这种电路能够实现比现今的半导体电路更细的线宽，实现更高的集成度；还有如果在本方法中用反铁磁金属制作这种电路，由于反铁磁金属磁畴间的钉扎作用可以使磁畴壁的运动速度非常快，那么制作的电路可以具有优异的运算速度，达到每秒十亿次，比现今的处理器的运算速度快两个数量级以上。

附图说明

图1、纳米电路中多层金属膜制作的磁记录阅读器示意图

共有9层不同的金属层用来实现磁记录和阅读功能

图2a本发明的一种磁性金属纳米结构的逻辑非门等效电路图

图2b本发明的一种磁性金属纳米结构的逻辑与非门等效电路图

图2c本发明的一种磁性金属纳米结构的逻辑与门等效电路图

图2d本发明的一种磁性金属纳米结构的逻辑或非门等效电路图

图面说明：

磁性金属纳米点接触结构；

参考电阻

具体实施方式

下面结合附图和具体制作方法对本发明的金属纳米结构逻辑电路进行详细的说明

实施例1.

参考图2.a，制作因瓦合金(Invaralloy)纳米结构的逻辑非门电路。

本实施例制作的因瓦合金纳米结构的逻辑非门电路，包括一块带有SiO₂绝缘层的Si衬底，在衬底上沉积30纳米厚的因瓦合金。电路布线中设置有2个磁性金属纳米点接触结构和分别与之串连的参考电阻R，该参考电阻R为磁性金属纳米线，两条支路用相反的顺序并联入电源两端。金属纳米线的电阻大小与磁性金属纳米点接触结构中的低电阻态的电阻大小相同，为421.2欧姆，磁性金属纳米线的长度l为26.4微米和线宽d为400纳米，符合以下的公式：R＝ρl/td，其中ρ是所用因瓦合金的电阻率，t是沉积金属薄膜的厚度30纳米，R是金属点接触结构在低电阻态时的电阻值。

以下是制作上述的因瓦合金纳米结构的逻辑非门电路的具体工艺：

1)基片选取表面具有氧化层的Si片，氧化层为SiO₂作为绝缘层，其厚度为500nm。平整度大约2μm，粗糙度在10纳米；其中衬底的厚度约为0.5mm～2mm，面积一般应大于5×5mm；

2)基片的清洗：采用丙酮、酒精、二次去离子水三步超声清洗，每步各约3～5分钟，然后用干燥氮气吹干；

3)采用495PMMA电子束抗蚀剂，旋涂转速为4000rpm，此时电子束抗蚀剂厚约为200nm，前烘采用180℃热板烘1分钟；

4)磁性金属纳米结构的非门电路图形设计：图形设计采用图形编辑软件，如GDSII或L-edit等图形设计软件完成，根据等效电路图2.a设计电路图形；

5)采用德国RAITH公司出产的RAITH150型电子束曝光机，曝光图形为图3，曝光参数：写场尺寸100μm，加速电压10KV，光阑30μm，工作高度5mm，曝光剂量200μC/cm²。

6)曝光完毕，显影采用MIBK∶IPA(1∶3)显影液显影40秒，定影采用IPA清洗30秒，再用干燥氮气吹干。后烘采用100℃热板烘1分钟。

7)金属镀膜采用高真空磁控溅射设备溅射因瓦合金(Invaralloy)膜(薄膜厚度30nm)，溅射参数：背景真空为5E-5Pa，靶材为因瓦合金靶，工作气体Ar，工作气压1Pa，入射功率50W，反射功率2W，溅射时间5分钟，衬底温度为室温；

8)将镀膜后的样品在丙酮溶液中浸泡10分钟左右，辅以超声清洗，将未曝光区域的金属层随电子束抗蚀剂层一起去除，获得因瓦合金纳米结构的逻辑非门电路。

实施例2.

参考图2.b，制作金属镍纳米点接触结构的逻辑与非门电路的制作.

金属镍纳米点接触结构的逻辑与非门电路，包括石英衬底，在衬底上沉积50纳米厚的金属铁。根据附图2.b设计金属镍纳米点接触结构的逻辑与非门电路图形，与非门电路是两个非门电路并联组合得到的，单个非门电路的图形设计参考实施例1的介绍。电路布线中设置有四组磁性金属纳米点接触结构和分别与之串连的参考电阻R，即磁性金属纳米线，四条支路用两两相反的顺序并联入电源两端。其中金属镍纳米线的长度l为41.4微米和线宽d为400纳米，符合以下的公式：R＝ρl/td，其中ρ是所用金属镍的电阻率，t是沉积金属薄膜的厚度50纳米，R是金属镍点接触结构在低电阻态时的电阻值，为387.5欧姆。

以下是制作上述的金属镍纳米结构的逻辑与非门电路的具体工艺：

1)基片选取切割好的石英片，其厚度为3mm。平整度大约1μm，粗糙度在30纳米，面积一般应大于9×9mm；

2)基片的清洗：采用丙酮、酒精、二次去离子水三步超声清洗，每步各约3～5分钟，然后用干燥氮气吹干；

3)磁性金属的沉积：在清洗好的基片上利用高真空热蒸发镀膜设备沉积磁性金属镍，用高纯金属镍颗粒做为源，背底真空1E-5Pa，加热电流1A，金属层厚度为50纳米。

4)电子束抗蚀剂的涂覆：将沉积完金属的基片放入涂胶台进行电子束抗蚀剂的涂覆，电子束抗蚀剂可采用HSQ负性电子束抗蚀剂，转速3000rpm，电子束抗蚀剂的厚度250nm。涂覆后选择前烘的温度180度及时间1分钟使电子束抗蚀剂的曝光特性固定。

5)电路图形的曝光：将基片放入电子束直写系统中，曝光电压10KV之间进行调节，光阑选值为30微米，选择写场100微米。根据图2.2的电路图设计曝光图形，选择合适曝光剂量300μC/cm²。将曝光后样品从电子束曝光系统中取出，经显影、定影后，最后用氮气将样品吹干。

6)金属电路的获得：将曝光经过显影定影后的样品放入离子刻蚀系统中在氩气氛下用氩离子垂直于基片表面进行刻蚀，工作功率100W和刻蚀时间30分钟，刻蚀掉没有被电子束抗蚀剂掩膜覆盖的金属层。

7)去除电子束抗蚀剂掩膜：刻蚀完成的样品浸入配有浓度5％的HF溶剂中，浸泡约10分钟左右，使电子束抗蚀剂掩膜溶解，得到具有纳米结构的电路。

实施例3.

参考附图2.c，制作反铁磁金属金属锰纳米点接触结构的逻辑与门电路。

金属锰纳米点接触结构的逻辑与门电路，包括一块带有金刚石绝缘层的Si衬底，在衬底上沉积10纳米厚的金属锰。附图2.c为磁性金属纳米结构的逻辑与门电路设计图，与门电路是由一个与非门电路串连一个非门电路组合得到的，与非门电路和非门电路的图形设计参考实施例1和实施例2的介绍。电路布线中设置有六组纳米点接触结构和分别与之串连的金属纳米线，六条支路用两两相反的顺序并联入电源两端。其中金属锰纳米线的长度l为17.4微米和线宽d为200纳米，符合以下的公式：R＝ρl/td，其中ρ是所用金属锰的电阻率，t是沉积金属薄膜的厚度10纳米，R是金属锰点接触结构在低电阻态时的电阻值，为247.4欧姆。

以下是制作上述的反铁磁金属锰纳米结构的逻辑与门电路的具体工艺：

1)基片选取表面表面沉积有金刚石的Si片，金刚石厚度为1微米，平整度大约2μm，粗糙度在50纳米。整个基片厚度大约2mm面积一般应大于5×5mm；

2)基片的清洗：采用丙酮、酒精、二次去离子水三步超声清洗，每步各约3～5分钟，然后用干燥氮气吹干；

3)磁性金属的沉积：在清洗好的基片上利用电子束蒸发真空镀膜设备沉积金属铁，金属源为纯度为99.9999％锰颗粒，背底真空为1E-5Pa，得到的金属膜厚度约为10纳米；

4)制作具有纳米结构的磁性金属逻辑电路：将沉积好磁性金属的基片放入美国FEI公司出品的DB235型聚焦离子束系统中，根据图2.3的电路图，应用聚焦离子束直写工艺刻蚀掉电路设计图形中多余部分的金属层，直接得到电路的金属图形。聚焦离子束的束流采用100pA，电压10kV，离子源为Ga源。

实施例4.

参考图2.d，制作铜锰合金(Cu₅₀Mn₅₀)纳米结构的逻辑或非门电路。

本实施例制作的铜锰合金纳米结构的逻辑或非门电路，包括一块带有氮化硅(Si₃N₄)绝缘层的Si衬底，在衬底上沉积15纳米厚的铜锰合金。电路布线中设置有2个磁性金属纳米点接触结构和分别与之串连磁性金属纳米线，铜锰纳米线的电阻大小与磁性金属纳米点接触结构中的低电阻态的电阻大小相同，两条支路用相反的顺序与另外一根纳米线同时并联入电源两端。磁性金属纳米线的长度l为17.4微米，线宽d为200纳米，符合以下的公式：R＝ρl/td，其中ρ是所用铜锰合金的电阻率，t是沉积铜锰合金薄膜的厚度15纳米，R是铜锰合金点接触结构在低电阻态时的电阻值，为371.5欧姆。

以下是制作上述的铜锰合金纳米结构的逻辑或非门电路的具体工艺：

1)基片选取表面具有氮化硅(Si₃N₄)的Si片，氮化硅(Si₃N₄)作为绝缘层，其厚度为300nm。平整度大约1μm，粗糙度在20纳米；其中衬底的厚度约为0.5mm～2mm，面积一般应大于9×9mm；

2)基片的清洗：采用丙酮、酒精、二次去离子水三步超声清洗，每步各约3～5分钟，然后用干燥氮气吹干；

3)采用495PMMA电子束抗蚀剂，旋涂转速为4000rpm，此时电子束抗蚀剂厚约为200nm，前烘采用180℃热板烘1分钟；

4)磁性金属纳米结构的或非门电路图形设计：图形设计采用图形编辑软件，如GDSII或L-edit等图形设计软件完成，根据等效电路图2.d设计电路图形；

5)采用德国RAITH公司出产的RAITH150型电子束曝光机，曝光图形为图3，曝光参数：写场尺寸100μm.，加速电压10KV，光阑30μm，工作高度5mm，曝光剂量200μC/cm²。

6)曝光完毕，显影采用MIBK∶IPA(1∶3)显影液显影40秒，定影采用IPA清洗30秒，再用干燥氮气吹干。后烘采用100℃热板烘1分钟。

7)金属镀膜采用高真空激光脉冲溅射设备溅射铜锰合金(Cu₅₀Mn₅₀)膜(薄膜厚度15nm)，溅射参数：背景真空为5E-5Pa，靶材为铜锰合金靶，溅射时间3分钟，衬底温度为室温；

8)将镀膜后的样品在丙酮溶液中浸泡10分钟左右，辅以超声清洗，将未曝光区域的金属层随电子束抗蚀剂层一起去除，获得铜锰合金纳米结构的逻辑或非门电路。

Claims (4)

1.一种磁性材料纳米结构逻辑电路，包括一带有绝缘层的衬底，在衬底上沉积磁性金属膜，在磁性金属膜上刻蚀出电路布线、输入输出信号的电极及引入工作电压的电极；其特征在于，还包括在电路布线中设置磁性金属纳米点接触结构和与之配合的参考电阻，所述的参考电阻用金属纳米线表述，并且磁性金属纳米点与金属纳米线串联之后，联入恒压电源两端，由电源、磁性金属纳米点接触结构和金属纳米线形成一个环路；参考电阻的大小与磁性金属纳米点接触结构的低电阻态的电阻大小相同，金属纳米线的长度l和线宽d符合以下的公式：R＝ρl/td，其中ρ是所用磁性金属的电阻率，t是磁性金属膜的厚度，R是金属点接触结构在低电阻态时的电阻值；

所述的磁性金属膜为铁磁金属或铁磁合金，或者是反铁磁金属或反铁磁合金；其中，所述的铁磁金属为镍，所述的磁性金属膜的厚度为50纳米；

所述的或铁磁合金为因瓦合金，所述的磁性金属膜的厚度为50纳米；

所述的反铁磁金属为锰，所述的磁性金属膜的厚度为10纳米；

所述的反铁磁合金为铜锰合金，所述的磁性金属膜的厚度为15纳米。

2.一种磁性金属纳米结构的逻辑电路的制作方法，包括以下步骤：

1)选择衬底和清洗：衬底可选用二氧化硅(SiO₂)、氮化硅(Si₃N₄)、金刚石、云母、玻璃、石英或SOI基片，或者表面有绝缘材料层，衬底层要求有足够的平整度，至少平整度达到2微米，粗糙度在纳米量级；其中衬底的厚度为0.5毫米～2毫米；采用超声清洗干净；

2)磁性金属纳米结构的逻辑电路图形设计：图形设计采用GDSII或L-edit图形编辑软件完成，根据磁性金属的种类和纳米电路的逻辑功能设计电路图形，设计好的电路图形存入电子束曝光机内或聚焦离子束直写系统内；

所述的电路图形还包括：在电路布线中设置磁性金属纳米点接触结构和与之配合的参考电阻，所述的参考电阻用金属纳米线表述，并且磁性金属纳米点与金属纳米线串联之后，联入恒压电源两端，由电源、磁性金属纳米点接触结构和金属纳米线形成一个环路；参考电阻的大小与磁性金属纳米点接触结构的低电阻态的电阻大小相同，金属纳米线的长度l和线宽d符合以下的公式：R＝ρl/td，其中ρ是所用磁性金属的电阻率，t是磁性金属膜的厚度，R是金属点接触结构在低电阻态时的电阻值；

3)采用常规半导体微加工工艺，在步骤1)的衬底旋涂一层电子束抗蚀剂，经前烘，利用存入电子束曝光机或聚焦离子束直写系统的电路图形对衬底进行曝光、显影、定影、清洗和后烘；

4)然后在步骤3)制得的带有电路图形的衬底上，进行制备磁性金属电路用的磁性金属膜，所制备磁性金属膜厚度为10-50纳米；

5)将镀膜后的样品在丙酮溶液中浸泡10分钟，辅以超声清洗，将未曝光区域的磁性金属膜随电子束抗蚀剂层一起去除，获得磁性金属纳米结构的逻辑门电路；

所述的磁性金属膜为铁磁金属或铁磁合金，或者是反铁磁金属或反铁磁合金；其中，所述的铁磁金属为镍，所述的磁性金属膜的厚度为50纳米；

所述的或铁磁合金为因瓦合金，所述的磁性金属膜的厚度为50纳米；

所述的反铁磁金属为锰，所述的磁性金属膜的厚度为10纳米；

所述的反铁磁合金为铜锰合金，所述的磁性金属膜的厚度为15纳米。

3.按权利要求2所述的磁性金属纳米结构的逻辑电路的制作方法，其特征在于，所述的衬底的清洗采用丙酮、酒精和二次去离子水三步超声清洗，每步各3～5分钟，然后用干燥氮气吹干。

4.按权利要求2所述的磁性金属纳米结构的逻辑电路的制作方法，其特征在于，所述的制备磁性金属电路用的磁性金属膜方法为磁控溅射、电子束蒸发或热蒸发工艺。

Images