KR100663881B1

KR100663881B1 - 나노 크기의 수직 전류 인가 메모리 소자 및 그 제조 방법

Info

Publication number: KR100663881B1
Application number: KR1020050026711A
Authority: KR
Inventors: 김광윤; 정원용; 전명길
Original assignee: 한국과학기술연구원
Priority date: 2005-03-30
Filing date: 2005-03-30
Publication date: 2007-01-03
Also published as: KR20060104493A

Abstract

본 발명은 수직 전류 인가(Current Perpendicular to Plane : CPP) 방식의 나노 크기 자기 메모리 소자 및 그 제조 방법에 관한 것으로, 나노 크기의 메모리 소자의 셀 제작시, 건식 식각을 사용하는 대신, 습식 식각을 사용하여 나노 크기의 안정적인 셀을 형성하는데 특징이 있다. 본 발명에서는 특히 열산화 처리된 기판의 열산화막을 일부 식각하고 그 위에 하부 전극을 형성함으로써 절연막의 두께를 줄일 수 있고 또한 습식 식각 시간을 감소시킨다. 따라서, 전자빔 리지스트의 손상이 감소되고, 하부 전극의 접착력이 증가할 뿐만 아니라 하부 전극을 평탄하게 하여 안정적으로 나노 크기의 셀을 증착할 수 있다.

자기저항, 수직 전류 인가, 열산화막 식각, 습식 식각

Description

나노 크기의 수직 전류 인가 메모리 소자 및 그 제조 방법{NANO SIZED MAGNETIC MEMORY WITH CURRENT PERPENDICULAR TO PLANE AND FABRICATION METHOD FOR THE SAME}

도 1은 본 발명에 따른 나노 크기 메모리 소자의 전체적인 구성도.

도 2a 및 도 2b는 열산화 처리된 Si 웨이퍼의 열산화막 일부를 식각한 후 하부 전극을 형성한 단면도 및 원자 현미경(AFM) 사진.

도 3a 및 도 3b는 열산화 처리되지 않은 Si 웨이퍼의 열산화막 일부를 식각하지 않고 하부 전극을 형성한 단면도 및 원자 현미경(AFM) 사진.

도 4는 하부 전극 주위에 절연막(passivation layer)을 형성한 단면도.

도 5는 습식 식각에서 나노 크기의 셀을 유지하도록 해주는 Pt층(protection layer) 형성을 단면도.

도 6은 소자가 형성될 공간을 불산을 이용하여 절연막을 습식 식각한 후의 단면도.

도 7은 스핀 밸브 구조를 증착하고 상부 전극을 형성한 후의 단면도.

도 8a 및 도 8b는 본 발명의 실시예에 따른 CoFe(30Å)/Cu(100Å)/CoFe(120Å)구조의 자성 박막층이 형성된 자기 메모리의 R-H 곡선과 I-R 곡선을 도시한 그래프.

*** 도면의 주요부분에 대한 부호의 설명 ***

1:기판 2:열산화막

3:하부 전극 4:절연막

5:보호층 6:자성 박막층

7:상부 전극

본 발명은 나노 크기의 수직 전류 인가 자기 메모리 및 그 제조 방법에 관한 것이다.

현재 대부분의 반도체 메모리 제조업체들은 차세대 기억소자의 하나로서 강자성체 물질을 이용한 자기 메모리의 개발에 적극 참여하고 있다. 자기 메모리 소자는 강자성 박막을 다층으로 형성하여 각 박막층의 자화방향에 따른 저항 변화를 감지함으로써 데이터를 읽고 쓸 수 있는 소자이다. 이 자기 메모리 소자는 자성 박막 고유의 특성에 의해 고속 동작, 저전력 및 고집적이 가능할 뿐만 아니라 플래쉬 메모리와 같이 비휘발성 메모리로 동작할 수 있다.

이와 같은 자기 메모리 소자의 경우 자계에 의하여 단위 셀을 구성하는 강자성체의 자화 상태를 변화시키거나, 전류를 인가하여 강자성체의 자화 상태를 변화시키는 전류 인가 자기 저항 소자가 있다.

인가된 전류에 의하여 강자성체의 자화 상태를 반전시키는 방법은 인가된 전 류의 방향에 따라 비자성체를 사이에 둔 두 강자성체의 자화 상태가 평행 또는 반평행(antiparallel)으로 변화되어 자기 저항이 달라지게 된다. 이러한 효과는 강자성층에 주입되는 스핀 분극 전자(spin polarized electron)에 기인한다. 두 강자성체 중 하나는 고정층(pinned layer)으로서 인가 전류에 상관없이 자화 상태가 일정 방향으로(unidirectional) 고정되어 있고, 다른 하나는 자유층(free layer)으로서 인가 전류에 따라 자화 상태가 반전된다. 상기 고정층의 자화 상태를 고정시키기 위하여 별도의 반강자성층(antiferromagnetic layer)이 사용되기도 한다.

이와 같은 전류 인가에 따른 자화 반전 방식은 강자성체층의 표면에 대하여 전류가 인가되는 방향에 따라 수평 방식(Current In Plane : CIP)과 수직 방식(Current Perpendicular to Plane : CPP)으로 분류할 수 있다.

CPP 방식의 경우 박막 면에 평행하게 전류를 흘리는 CIP 방식 보다 자기저항 특성이 우수하고, 또한 CPP 구조를 통과한 전류는 CIP 방식에서 발생하는 새어흐름(shunting) 효과가 없어 감지된 모든 전자가 소자의 모든 층을 통과하게 하므로 현상과 이론이 잘 일치하고, 분석이 비교적 용이하다는 장점이 있으며, 소자 크기를 줄일 수 있어 응용상의 이점이 있다.

나노 크기의 CPP 방식의 자기 메모리 소자를 제작하는 방법은 일반적으로 시편 전체에 원하는 구조물들, 예를 들어 하부 전극 및 절연막을 증착한 후에 소자(junction) 부분만을 전자빔 리지스트(E-beam resist : ER)로 보호하고 나머지 전체를 이온 밀링(ion milling)이나 이온 에칭(RIE)을 이용하여 식각하는 방법이 많이 사용되고 있다. 이와 같은 건식 식각 방식의 제조 공정에서는 하부전극을 거대자기저항(GMR) 박막층과 함께 증착한 후, 이온 밀링을 통해 하부전극과 거대자기저항 소자부분을 형성하는데, 다음과 같은 문제점이 있다. 즉, 전자빔 리소그라피는 PMMA(polymethylmethacrylate)나 ZEP과 같은 전자빔 감광물질에 전자빔을 주사하여 화학결합을 끊어 현상액에 녹아나오도록 만드는 방식이므로, 감광물질 내부에서 전자빔이 산란하여 주변부에도 영향을 미치기 때문에 감광조건이 정확히 잡히지 않은 상태에서는 전자빔을 주사한 부분보다 더 넓게 주사되어 소자 크기를 줄이는데 한계가 있다. 또 다른 문제점으로 이온 에칭 공정 시 발생하는 감광물질의 손상문제가 있다. 즉, 이온 에칭 공정은 아르곤 이온이 매우 강한 에너지로 패터닝 된 박막에 충돌하여 물리적인 에너지로 충돌 부분을 튕겨내기 때문에 전자빔 감광물질과 같은 고분자 물질에 충돌할 경우 성질을 변화시켜 이후 제거가 잘 되지 않는 단점이 있다.

따라서, 상술한 단점을 극복할 수 있는 새로운 방식의 제조 공정 및 새로운 구조의 자기 메모리의 필요성이 대두되고 있다.

따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 창출한 것으로, 공정상의 문제점에 따른 소자 크기의 한계를 극복할 수 있고 또한 소자의 제조를 안정적으로 수행할 수 있는 새로운 수직 전류 인가 방식의 나노 크기 자기 메모리 제조 방법 및 구조를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명은 표면에 열산화막이 있는 기판을 준비하고, 상기 기판의 열산화막의 하부 전극이 형성될 위치에서 상기 열산화막을 식각하고, 상기 열산화막의 식각된 부위에 하부 전극을 형성하고, 상기 하부 전극 상부에 절연막을 형성하고, 상기 절연막의 상부에 보호층을 형성하고, 상기 보호층의 일부분을 건식 식각하여 나노 크기의 개구부를 형성하고, 상기 개구부 하부의 절연막을 습식 식각하여 자성 박막층이 형성될 홀을 형성하고, 상기 홀에 다층의 자성 박막층을 형성하고, 상기 자성 박막층 상부에 상부 전극을 형성하는 단계를 포함하는 나노 크기의 수직 전류 인가 자기 메모리 제조방법을 제공한다.

상기 기판의 열산화막은 1500Å ~ 2000Å의 두께이며, 상기 열산화막의 식각 두께는 1000Å ~ 1500Å인 것이 바람직하다.

또한, 본 발명은 표면에 열산화막이 있고 상기 열산화막의 일부분이 식각되어 있는 기판과, 상기 열산화막의 식각되어 있는 부분에 형성된 하부 전극과, 상기 하부 전극 상부에 형성되며 자성박막층이 형성될 홀을 구비하는 절연막과, 상기 절연막 상부에 형성되는 보호층과, 상기 절연막의 홀에 형성된 다층의 자성박막층과, 상기 자성박막층 상부에 형성된 상부 전극을 포함하는 나노 크기의 수직 전류 인가 자기 메모리를 제공한다.

본 발명에서는 소자의 형성시, 습식 식각과 더불어 리프트 오프(lift-off) 공정에 의하여 자기 박막층 형성용 내부 홀을 형성하고 상기 홀 내부에 자기 박막층을 형성함으로써 기존의 건식 식각시 이온 에칭에서의 문제점을 제거한다. 또한, 하부 전극을 기판위의 열산화막 위에 형성하기 전에 상기 열산화막을 미리 식각한 후 그 위에 하부 전극을 형성함으로써, 후속적으로 형성되는 절연막의 두께를 감소시킬 수 있다. 따라서, 나노 크기의 자기 박막층을 형성할 공간을 얻기 위하여 불산 등을 이용하여 상기 절연막을 습식 식각하는 후속 공정에서 습식 식각이 길어지는 것을 방지할 수 있다. 이에 따라, 감광물질의 손상을 줄일 수 있고, 안정적으로 나노 크기의 셀을 형성할 수 있게 된다.

이하, 첨부된 도면을 참조하여 습식 식각을 이용한 나노 크기의 메모리 셀 및 그 제조 방법을 상세하게 설명한다.

도 1은 본 발명에 따른 나노 크기 메모리 소자의 전체적인 구조를 보인 사시도이다. 기판(1) 상부면에는 열산화막(2)이 형성되어 있다. 상기 열산화막(2)의 일부분은 하부 기판 방향으로 식각되어 있고, 이 부분에 하부 전극(3)이 형성되어 있다. 따라서, 하부 전극(3)의 아랫면은 상기 열산화막(2)의 상부면 보다 아래 쪽에 위치하게 된다. 상기 하부 전극(3)의 상부에는 절연막(passivation layer)(4)이 형성되어 있고, 상기 절연막(4) 상부에는 보호층(protection layer)(5)이 형성되어 있다. 상기 절연막(4) 및 보호층(5)의 중앙 일부분에는 내부로 홀이 형성되어 있으며, 이 홀 안에는 강자성층 등을 포함하는 자기 박막층(6)이 형성된다. 이러한 자기 박막층(6)은 강자성층/비자성층/강자성층, 강자성층/비자성층/강자성층/반강자성층 등의 다층 구조를 가진다. 본 발명에 있어서 자기 박막층을 구성하는 다층의 박막들은 여러 가지 층들의 조합이 있을 수 있으며, 특정 구조에 한정되지 않는다. 상기 자기 박막층은 스핀밸브(spin valve)형 또는 유사 스핀밸브(pseudo spin valve)형의 구조물이 될 수 있다. 상기 자기 박막층(6) 상부에는 상부 전극(7)이 형성되어 있다. 또한 자기저항비의 증가를 위해서는 강자성층/산화물층/강자성층/반강자성층의 기본 구조를 갖는 터널링 자기저항 구조를 사용할 수 있다. 그리고, 이러한 구조물에는 자성 다층박막 구조뿐만 아니라, 금속 및 산화물 양자점, 일차원 나노 wire, 이차원 나노 튜브 구조물에도 이용될 수 있으며, 이것은 새로운 개념의 나노 소자 제조에 적용될 수 있는 구조이다.

도 2a는 열산화 처리된 기판 상에 하부 전극을 형성 단계를 도시한 단면도이다. 도시된 바와 같이 열산화 처리로 상부 표면에 열산화막(2)이 형성된 기판(Si 웨이퍼)(1)에 하부 전극(3)이 형성되어 있다. 상기 하부 전극(3)을 형성하기 위하여 먼저 포토리지스트(미도시)를 패터닝한 후, 상기 열산화막(2)을 1000Å ~ 1500Å정도로 식각한 다음, 식각된 부분에 하부 전극(3)을 증착한다. 이와 같이 열산화막(2)을 식각함으로써 하부 전극(3)이 열산화막 표면 보다 아래 쪽으로 낮게 형성되어, 후속적으로 형성되는 절연막의 두께를 줄일 수 있다.

절연막의 두께가 줄어 들게 되면, 자기 박막층 형성을 위한 공간을 얻는데 필요한 절연막의 습식 식각 공정에 있어서 식각 시간을 줄일 수 있어 공정상의 이점을 얻을 수 있다. 또한, 습식 시간이 감소되므로 자기 박막층 형성용 공간을 얻기 위하여 미리 형성되는 전자빔 리지스트의 습식 식각에 따른 손상을 감소시킬 수 있다.

또한, 하부 전극이 식각된 열산화막 내부에 형성되므로, 하부 전극이 더욱 평탄하게 형성되며 하부 전극의 접착력을 증가시켜 나노 크기의 자기 박막층을 증착할 때 안정적인 형성이 가능하다.

도 2b는 열산화막(2)을 식각한 후 하부 전극(3)이 증착된 기판 상면의 AFM 사진이다. 도 2b의 AFM 사진은 하부 전극을 증착 할 시 평탄하게 하부 전극을 형성하는 것을 보여주고 있다. 참고로, 도 3a 및 도 3b에 열산화막이 식각되지 않은 채로 하부 전극이 형성되어 있는 기판의 단면 구조 및 기판 상면의 AFM 사진을 도시하였다. 도 3b의 AFM 사진은 하부 전극을 증착 할 시 아치형 형태의 증착을 보여주고 있다.

도 4는 절연막 형성 후의 기판 단면을 보여준다. 절연막(4)은 상부 전극과 하부 전극 사이의 접지를 막기 위하여 형성한다. 이 절연막(4)의 두께는 하부 전극(3)의 두께에 좌우된다. 본 발명에서는 상술한 바와 같이 기판의 열산화막의 두께를 줄여 결과적으로 기판 표면 위로 돌출된 하부 전극의 두께를 줄임으로써 상기 절연막의 두께를 감소시킬 수 있다. 따라서, 후속적인 습식 식각 공정의 안정성을 향상시킨다. 상기 절연막(4)으로는 SiO₂를 사용하였으나, 반드시 이에 한정되는 것은 아니다.

도 5는 보호층이 형성된 기판의 단면을 도시한다. 상기 보호층(5)은 습식 식각 공정에서 절연막(4)이 식각되어 언더컷(undercut)이 형성되더라도 나노 크기의 셀이 유지되도록 하며, 보호층으로서 Pt를 사용할 수 있으나 반드시 이에 한정되는 것은 아니다. 상기 Pt 보호층(5)은 포토리지스트 공정으로 패터닝 한 후 증착에 의하여 형성할 수 있다.

상기 보호층의 두께는 100Å~ 300Å의 범위가 바람직하다. 보호층의 두께가 너무 얇으면 나노 크기의 셀의 형성에서 보호막으로서 유지가 어렵게 되고, 이와 반대로 두께가 너무 두꺼우면 후속적인 건식 식각을 통한 개구부 형성시 이온 에칭에 따른 감광물질의 손상이 발생되므로 상기 범위와 같은 적절한 두께가 필요하다.

상기 보호층에는 상기 절연막 내부에 자성 박막층이 형성될 수 있도록 개구부를 형성한다. 도 6은 나노 크기의 자성박막이 증착될 내부 홀(8)을 형성한 후의 모습을 보이고 있다. 상기 홀(8)의 형성 과정은, 먼저 전자빔(e-beam) 리소그래피 공정을 수행하여 상기 보호층(5)을 이온 에칭하여 나노 크기로 개구부를 형성하고, 그 다음 불산 등의 식각 물질을 사용하여 상기 개구부를 통하여 상기 절연막(4)을 습식 식각하는 공정이 포함된다.

이때, 상기 습식 식각 시간은 자성 박막층이 형성되는 셀 크기에 따라 좌우 된다. 500 nm 이하 크기의 셀을 습식 식각 할 경우 90초 ~ 150초의 범위로 하여 적정한 시간을 정한다. 습식 식각 시간을 짧게 할 경우, 완전하게 절연막(4)을 식각할 수 없어 자성 박막층이 하부 전극(3)과 상부 전극(7)을 연결 할 수 없다. 또한 습식 식각 시간을 길게 할 경우, 감광물질(미도시)과 하부 전극의 손상이 발생하고 절연막절연막언더컷이 너무 과도하게 형성되어 보호층(5)이 무너져 내리는 문제점이 있다.

도 7은 최종적으로 자기 박막층(6)을 증착하고 상부 전극(7) 형성한 후의 단면 구조를 보이고 있다. 포토리소그래피 공정으로 패터닝을 수행한 후, 접촉 저항을 줄이기 위하여 인시츄(in-situ) 공정을 채택하여, 상기 자기 박막층(6)과 상부 전극(7)을 증착하여 형성하는 것이 바람직하다.

이하에서는 본 발명의 구체적인 실시예를 설명한다.

실시예.

전류인가 자기스위칭 (current induced magnetization switching : CIMS) 소자의 대표적인 자기 박막 구조로서, CoFe(30Å)/Cu(100Å)/CoFe(120Å)의 스핀밸브 구조물에 대하여 본 발명에 따른 공정을 수행하여 200 nm x 300 nm 크기의 수직구조 메모리 셀을 제조하였다.

도 8a는 제조된 메모리 셀의 자기저항 곡선을 보인 그래프로서, 전형적인 유사 스핀밸브의 특성을 따르고 있는 자기저항 곡선을 보여준다.

또한, 200 nm x 300 nm 크기의 CPP 셀은 도 8b에서 보여주듯이 I-R 곡선이 얻어짐을 알 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따르면 안정적인 나노 크기의 수직 전류 인가 자기 메모리를 제조할 수 있다. 특히, 건식 식각에 의한 소자 제조에 있어서 재현성의 문제가 해결될 수 있으며, 다양한 재료의 나노 크기의 특성을 안정적으로 측정할 수 있기에 나노 자기식 메모리, 자기센서 등에 응용될 수 있을 것이다.

Claims

표면에 열산화막이 있는 기판을 준비하고,

상기 기판의 열산화막의 하부 전극이 형성될 위치에서 상기 열산화막을 식각하고,

상기 열산화막의 식각된 부위에 하부 전극을 형성하고,

상기 하부 전극 상부에 절연막을 형성하고,

상기 절연막의 상부에 보호층을 형성하고,

상기 보호층의 일부분을 건식 식각하여 나노 크기의 개구부를 형성하고,

상기 개구부 하부의 절연막을 습식 식각하여 자성 박막층이 형성될 홀을 형성하고,

상기 홀에 다층의 자성 박막층을 형성하고,

상기 자성 박막층 상부에 상부 전극을 형성하는 단계를 포함하는

나노 크기의 수직 전류 인가 자기 메모리 제조방법.
제1항에 있어서, 상기 기판의 열산화막은 1500Å ~ 2000Å의 두께이며, 상기 열산화막의 식각 두께는 1000Å ~ 1500Å인 것을 특징으로 하는 나노 크기의 수직 전류 인가 자기 메모리 제조방법.
제1항에 있어서, 상기 절연막은 SiO₂로 형성된 것을 특징으로 하는 나노 크기의 수직 전류 인가 자기 메모리 제조방법.
제1항에 있어서, 상기 보호층은 Pt로 형성된 것을 특징으로 하는 나노 크기의 수직 전류 인가 자기 메모리 제조방법.
제1항에 있어서, 상기 보호층의 개구부는 전자빔 리소그래피로 식각하여 형성되며, 상기 절연막의 홀은 불산을 이용하여 습식 식각하여 형성되는 것을 특징으로 하는 나노 크기의 수직 전류 인가 자기 메모리 제조방법.
제 1항에 있어서, 상기 자성 박막층의 형성 및 상기 상부 전극의 형성은 인시츄(in-situ) 공정으로 진행하는 나노 크기의 수직 전류 인가 자기 메모리 제조방법.
제 1항에 있어서, 상기 보호층의 두께는 100Å~ 300Å의 범위인 것을 특징으로 하는 나노 크기의 수직 전류 인가 자기 메모리 제조방법.
제 1항에 있어서, 상기 습식 식각은 90초 ~ 150초의 범위로 진행되는 것을 특징으로 하는 나노 크기의 수직 전류 인가 자기 메모리 제조방법.
표면에 열산화막이 있고 상기 열산화막의 일부분이 식각되어 있는 기판과,

상기 열산화막의 식각되어 있는 부분에 형성된 하부 전극과,

상기 하부 전극 상부에 형성되며 자성박막층이 형성될 홀을 구비하는 절연막과,

상기 절연막 상부에 형성되는 보호층과,

상기 절연막의 홀에 형성된 다층의 자성박막층과,

상기 자성박막층 상부에 형성된 상부 전극을 포함하는

나노 크기의 수직 전류 인가 자기 메모리.
제9항에 있어서, 상기 절연막은 SiO₂로 형성된 것을 특징으로 하는 나노 크기의 수직 전류 인가 자기 메모리.
제9항에 있어서, 상기 보호층은 Pt로 형성된 것을 특징으로 하는 나노 크기의 수직 전류 인가 자기 메모리.
제9항에 있어서, 상기 자성 박막층은 스핀 밸브 구조인 것을 특징으로 하는 나노 크기의 수직 전류 인가 자기 메모리.